CN108664115B - 一种降低电源在冷备份模式下功率抖动的方法 - Google Patents
一种降低电源在冷备份模式下功率抖动的方法 Download PDFInfo
- Publication number
- CN108664115B CN108664115B CN201810515964.8A CN201810515964A CN108664115B CN 108664115 B CN108664115 B CN 108664115B CN 201810515964 A CN201810515964 A CN 201810515964A CN 108664115 B CN108664115 B CN 108664115B
- Authority
- CN
- China
- Prior art keywords
- phase
- pfc
- output
- omega
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 239000004020 conductor Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000026058 directional locomotion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc-Dc Converters (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种降低电源在冷备份模式下功率抖动的方法,其特征在于,包括以下步骤:S1:PFC电流环采用PI控制,环路输出经过上下限幅,给PFC占空比;S2:PFC环路输出下限设置为小于0的负值;该负值参与到下一次PI计算;S3:该负值经过一个下限0发送给PFC发波,使PFC发波最小为0占空比。
Description
技术领域
本发明属于电源功率波动调控技术领域,具体涉及一种降低电源在冷备份模式下功率抖动的方法。
背景技术
电源是向电子设备提供功率的装置,也称电源供应器,它提供计算机中所有部件所需要的电能。电源功率的大小,电流和电压是否稳定,将直接影响计算机的工作性能和使用寿命。
计算机电源是一种安装在主机箱内的封闭式独立部件,它的作用是将交流电通过一个开关电源变压器换为5V,-5V,+12V,-12V,+3.3V等稳定的直流电,以供应主机箱内系统版,软盘,硬盘驱动及各种适配器扩展卡等系统部件使用。通俗来讲就是,一个电源坏了,另一个备份电源代替其供电。可以通过为节点和磁盘提供电池后援来增强硬件的可用性。HP支持的不间断电源(UPS),如HP PowerTrust,可提防瞬间掉电。磁盘与供电电路的连接方式应使镜像副本分别连接到不同的电源上。根磁盘与其相应的节点应由同一电源电路供电。特别是,群集锁磁盘(当重组群集时用作仲裁器)应该有冗余电源,或者,它能由群集中节点之外的电源供电。HP代表可提供关于群集的电源、磁盘和LAN硬件布局方面的详细信息。目前许多磁盘阵列和其他架装系统含有多个电源输入,它们应部署为设备上的不同电源输入连接到带有两个或三个电源输入的独立电路设备上,这样,一般情况下,只要出现故障的电路不超过一个,系统就能继续正常运行。因此,如果群集中的所有硬件有2个或3个电源输入,则要求至少有三个独立的电路,以确保群集的电路设计中没有单点故障。发电机能把机械能转换成电能,干电池能把化学能转换成电能。发电机、电池本身并不带电,它的两极分别有正负电荷,由正负电荷产生电压(电流是电荷在电压的作用下定向移动而形成的),电荷导体里本来就有,要产生电流只需要加上电压即可,当电池两极接上导体时为了产生电流而把正负电荷释放出去,当电荷散尽时,也就荷尽流(压)消了。干电池等叫做电源。通过变压器和整流器,把交流电变成直流电的装置叫做整流电源。能提供信号的电子设备叫做信号源。晶体三极管能把前面送来的信号加以放大,又把放大了的信号传送到后面的电路中去。晶体三极管对后面的电路来说,也可以看做是信号源。整流电源、信号源有时也叫做电源。
为了提高在低负载下电源模块的实际使用效率,将电源的工作模式由Active+Active设置成Active+Standby模式,尽可能降低Standby下的待机功率,一般要求在5W以下,但是在实际测试时使用功率计测试发现待机功耗并不是一个恒定值,在0-12W之间波动。
电源进入standby模式后采用PFC电路间歇工作模式,这种方式在电路工作时功率较大,间歇时功率为0,但平均功率仍然很小,按能量积分计算平均功耗约为3.2W。但实际测试在该模式下PFC母线输出电压约有6V波动,输入电流随电路工作时有电流,电路间歇时没有电流,导致功率波动很明显。此为现有技术的不足之处。
因此,针对现有技术中的上述缺陷,提供设计一种降低电源在冷备份模式下功率抖动的方法;以解决现有技术中的上述缺陷,是非常有必要的。
发明内容
本发明的目的在于,针对上述现有技术存在的缺陷,提供设计一种降低电源在冷备份模式下功率抖动的方法,以解决上述技术问题。
为实现上述目的,本发明给出以下技术方案:
一种降低电源在冷备份模式下功率抖动的方法,其特征在于,包括以下步骤:
S1:PFC电流环采用PI控制,环路输出经过上下限幅,设置PFC占空比;
S2:PFC环路输出下限设置为小于0的负值;该负值参与到下一次PI计算;
S3:该负值经过一个下限0发送给PFC发波,使PFC发波最小为0占空比。
作为优选,所述步骤S1中的PFC电流环为电荷泵锁相环,该电荷泵锁相环包括有鉴频鉴相器(PFD)、电荷泵(CP)、低通滤波器(LPF)、压控振荡器(VCO)、反馈分频器(1/N);输入相位和输出相位之间能够保持恒定。
作为优选,当反馈分频器的分频系数设置为N时,锁相环可以对参考时钟ωref进行N倍频。
作为优选,当输入相位发生突变时,闭环系统的输出在环路带宽范围内跟随输入相位的变化。
作为优选,鉴频鉴相器比较输入参考时钟ωref和反馈分频器时钟ωfb之间的相位,得到UP和DN信号,UP和DN信号控制电荷泵充放电。
作为优选,当ωref超前ωfb时,UP信号打开上拉通路对低通滤波器LPF充电,使压控振荡器的控制信号VC的电位升高,改变压控振荡器的输出频率,反馈分频器的输出频率作相应的调整,促使ωfb的相位逐渐赶上ωref的相位,最终达到二者的频率相同、相位相同,整个系统达到稳态,即进入锁定。
作为优选,当ωref滞后ωfb时,DN信号打开下拉通路对低通滤波器LPF放电,使压控振荡器的控制信号VC的电位下降,改变压控振荡器的输出频率,反馈分频器的输出频率作相应的调整,促使ωref的相位逐渐赶上ωfb的相位,最终达到二者的频率相同、相位相同,整个系统达到稳态,即进入锁定。
作为优选,所述步骤S2中,PI的输出=KI*上一次PI输出结果+KP*本次输入量。
本技术方案的原理为:PFC电流环采用PI控制,环路输出经过上下限幅,设置PFC占空比。PFC环路输出直接下限一个不小于0就给到发波了。在完全空载甚至冷备份载更轻时,PFC占空比需要保持在一个接近零的值,PI的输出=KI*上一次PI输出结果+KP*本次输入量。因为直接把PI输出限制到最小为0而不是负值,结果下一次计算PI的输出=KI*0+KP*本次输入量。这样随着PFC电压跌落到给定值,PFC驱动会从0占空比直接跳到一个比较大的占空比,因为负载很轻近乎没有,PFC电压会迅速上升。然后经过一段时间发0占空比,电压再跌落回给定值。当PFC驱动发波时,输入功率较大,当PFC驱动为0时,输入功率几乎为0。
本发明的有益效果在于,在空载或冷备份时,PFC发波在接近0的附近波动,不会出现占空比有较大变化。工作模式不会进入到尝试间歇模式。PFC电压及输入功率也能保持稳定。此外,本发明设计原理可靠,结构简单,具有非常广泛的应用前景。
由此可见,本发明与现有技术相比,具有突出的实质性特点和显著地进步,其实施的有益效果也是显而易见的。
附图说明
图1是实施例3中电荷泵锁相环的电路原理图。
具体实施方式
下面通过具体实施例对本发明进行详细阐述,以下实施例是对本发明的解释,而本发明并不局限于以下实施方式。
实施例1:
本发明提供的一种降低电源在冷备份模式下功率抖动的方法,其特征在于,包括以下步骤:
S1:PFC电流环采用PI控制,环路输出经过上下限幅,设置PFC占空比;
S2:PFC环路输出下限设置为小于0的负值;该负值参与到下一次PI计算;
S3:该负值经过一个下限0发送给PFC发波,使PFC发波最小为0占空比。
实施例2:
所述步骤S2中,PI的输出=KI*上一次PI输出结果+KP*本次输入量;其中KI为积分调节系数,KP为比例调节系数。
实施例3:
所述步骤S1中的PFC电流环为电荷泵锁相环,该电荷泵锁相环包括有鉴频鉴相器(PFD)、电荷泵(CP)、低通滤波器(LPF)、压控振荡器(VCO)、反馈分频器(1/N);输入相位和输出相位之间能够保持恒定。
当反馈分频器的分频系数设置为N时,锁相环可以对参考时钟ωref进行N倍频。
当输入相位发生突变时,闭环系统的输出在环路带宽范围内跟随输入相位的变化。
鉴频鉴相器比较输入参考时钟ωref和反馈分频器时钟ωfb之间的相位,得到UP和DN信号,UP和DN信号控制电荷泵充放电。
当ωref超前ωfb时,UP信号打开上拉通路对低通滤波器LPF充电,使压控振荡器的控制信号VC的电位升高,改变压控振荡器的输出频率,反馈分频器的输出频率作相应的调整,促使ωfb的相位逐渐赶上ωref的相位,最终达到二者的频率相同、相位相同,整个系统达到稳态,即进入锁定。
当ωref滞后ωfb时,DN信号打开下拉通路对低通滤波器LPF放电,使压控振荡器的控制信号VC的电位下降,改变压控振荡器的输出频率,反馈分频器的输出频率作相应的调整,促使ωref的相位逐渐赶上ωfb的相位,最终达到二者的频率相同、相位相同,整个系统达到稳态,即进入锁定。
以上公开的仅为本发明的优选实施方式,但本发明并非局限于此,任何本领域的技术人员能思之的没有创造性的变化,以及在不脱离本发明原理前提下所作的若干改进和润饰,都应落在本发明的保护范围内。
Claims (1)
1.一种降低电源在冷备份模式下功率抖动的方法,其特征在于,包括以下步骤:
S1:PFC电流环采用PI控制,环路输出经过上下限幅,设置PFC占空比;
S2:PFC环路输出下限设置为小于0的负值;该负值参与到下一次PI计算;
S3:该负值经过一个下限0发送给PFC发波,使PFC发波最小为0占空比;
所述步骤S1中的PFC电流环为电荷泵锁相环,该电荷泵锁相环包括有鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、反馈分频器;输入相位和输出相位之间能够保持恒定;
当反馈分频器的分频系数设置为 N 时,锁相环可以对参考时钟ωref进行 N 倍频;
当输入相位发生突变时,闭环系统的输出在环路带宽范围内跟随输入相位的变化;
鉴频鉴相器比较输入参考时钟ωref和反馈分频器时钟ωfb之间的相位,得到UP和DN信号,UP和DN信号控制电荷泵充放电;
当ωref超前ωfb时,UP信号打开上拉通路对低通滤波器充电,使压控振荡器的控制信号VC的电位升高,改变压控振荡器的输出频率,反馈分频器的输出频率作相应的调整,促使ωfb的相位逐渐赶上ωref的相位,最终达到二者的频率相同、相位相同,整个系统达到稳态,即进入锁定;
当ωre f滞后ωfb时,DN信号打开下拉通路对低通滤波器放电,使压控振荡器的控制信号VC的电位下降,改变压控振荡器的输出频率,反馈分频器的输出频率作相应的调整,促使ωref的相位逐渐赶上ωfb的相位,最终达到二者的频率相同、相位相同,整个系统达到稳态,即进入锁定;
所述步骤S2中,PI的输出=KI*上一次PI输出结果+KP*本次输入量;其中KI为积分调节系数,KP为比例调节系数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810515964.8A CN108664115B (zh) | 2018-05-25 | 2018-05-25 | 一种降低电源在冷备份模式下功率抖动的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810515964.8A CN108664115B (zh) | 2018-05-25 | 2018-05-25 | 一种降低电源在冷备份模式下功率抖动的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108664115A CN108664115A (zh) | 2018-10-16 |
CN108664115B true CN108664115B (zh) | 2020-08-18 |
Family
ID=63777880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810515964.8A Active CN108664115B (zh) | 2018-05-25 | 2018-05-25 | 一种降低电源在冷备份模式下功率抖动的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108664115B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101710695A (zh) * | 2009-12-03 | 2010-05-19 | 艾默生网络能源有限公司 | 不间断电源中开关管的逐波限流方法及装置 |
CN103580042A (zh) * | 2012-07-25 | 2014-02-12 | 艾默生网络能源有限公司 | 功率因数校正pfc电路自动均衡母线电压的方法及装置 |
CN106160449A (zh) * | 2015-04-27 | 2016-11-23 | 力博特公司 | 一种电路控制方法及设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6868503B1 (en) * | 2002-01-19 | 2005-03-15 | National Semiconductor Corporation | Adaptive voltage scaling digital processing component and method of operating the same |
CN101685969B (zh) * | 2008-09-25 | 2012-10-10 | 艾默生网络能源系统北美公司 | 多路无桥pfc电路的控制方法 |
US20100332857A1 (en) * | 2009-06-30 | 2010-12-30 | Vogman Viktor D | Reducing power losses in a redundant power supply system |
CN103138751B (zh) * | 2011-11-25 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 锁相环 |
CN104796136B (zh) * | 2014-01-17 | 2018-01-26 | 苏州芯动科技有限公司 | 锁相环时钟数据恢复器用电荷泵装置 |
CN104600979B (zh) * | 2014-12-17 | 2017-07-18 | 中国人民解放军国防科学技术大学 | 一种抗单粒子瞬变的加固电荷泵结构 |
-
2018
- 2018-05-25 CN CN201810515964.8A patent/CN108664115B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101710695A (zh) * | 2009-12-03 | 2010-05-19 | 艾默生网络能源有限公司 | 不间断电源中开关管的逐波限流方法及装置 |
CN103580042A (zh) * | 2012-07-25 | 2014-02-12 | 艾默生网络能源有限公司 | 功率因数校正pfc电路自动均衡母线电压的方法及装置 |
CN106160449A (zh) * | 2015-04-27 | 2016-11-23 | 力博特公司 | 一种电路控制方法及设备 |
Also Published As
Publication number | Publication date |
---|---|
CN108664115A (zh) | 2018-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7106040B1 (en) | Adaptive voltage scaling power supply for use in a digital processing component and method of operating the same | |
KR100458910B1 (ko) | 다수의 에너지원을 이용한 전력충전장치 | |
US8823416B2 (en) | Use of PLL stability for islanding detection | |
EP3079038A2 (en) | Power peak shaving system | |
TWI639080B (zh) | 一種用於一處理器之調節電壓之方法及設備 | |
CN112398141A (zh) | 用于提供电源接口的设备和方法 | |
TWI285302B (en) | Logic system with adaptive supply voltage control | |
US6590949B1 (en) | Circuit and method for compensating a phase detector | |
US6914490B2 (en) | Method for clock generator lock-time reduction during speedstep transition | |
Sun et al. | An all-digital fused PLL-buck architecture for 82% average V dd-margin reduction in a 0.6-to-1.0-V cortex-M0 processor | |
JP5790313B2 (ja) | 電力平準化装置 | |
Kwak et al. | A self-adjustable clock generator with wide dynamic range in 28 nm FDSOI | |
Sun et al. | A combined all-digital PLL-buck slack regulation system with autonomous CCM/DCM transition control and 82% average voltage-margin reduction in a 0.6-to-1.0 V cortex-M0 processor | |
JP3494037B2 (ja) | 圧電トランスの駆動回路 | |
CN108664115B (zh) | 一种降低电源在冷备份模式下功率抖动的方法 | |
US11909403B2 (en) | Low power apparatus and method to multiply frequency of a clock | |
TW202215200A (zh) | 統合的保持及喚醒箝位之設備及方法 | |
KR20040057673A (ko) | 독립적 제어구조를 갖는 엔 플러스 1 모듈형 무정전전원장치 | |
Wang et al. | A 450-mV Single-Fuel-Cell Power Management Unit With Switch-Mode Quasi-${\rm V}^ 2$ Hysteretic Control and Automatic Startup on 0.35-$\mu $ m Standard CMOS Process | |
Dancy et al. | A reconfigurable dual output low power digital PWM power converter | |
TW201014131A (en) | Capacitance switching electric pump device | |
US8432201B1 (en) | Phase-locked loop (PLL) circuit | |
WO2021262742A1 (en) | Method and circuits to provide higher supply voltage for analog components from lower supply voltages | |
Tretz et al. | An all digital frequency-locked loop immune to hysteresis effects for power management of multicore processors | |
Kumar et al. | Multiple sinusoidal signal integrators and unintentional islanding controlled pv-bes system at unbalanced grid conditions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20200722 Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd. Address before: 450000 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601 Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |