CN108616466B

CN108616466B - 信道并行均衡方法及装置

Info

Publication number: CN108616466B
Application number: CN201810438125.0A
Authority: CN
Inventors: 王有政; 冯小溪; 赵少骅; 齐廷宇; 陈伊滢
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2018-05-09
Filing date: 2018-05-09
Publication date: 2020-12-01
Anticipated expiration: 2038-05-09
Also published as: CN108616466A

Abstract

本发明实施例提供一种信道并行均衡方法及装置，该方法包括：根据每一路当前轮次并行数据及对应路的当前轮次权值系数，滤波获得每一路当前轮次并行数据对应路的当前轮次输出数据；根据每一路当前轮次并行数据及对应路的当前轮次输出数据更新当前轮次权值系数的变化量，获得下一轮次权值系数。本发明实施例通过根据每一路当前轮次并行数据及对应路的当前轮次权值系数，滤波获得每一路当前轮次并行数据对应路的当前轮次输出数据；根据每一路当前轮次并行数据及对应路的当前轮次输出数据更新当前轮次权值系数的变化量，获得下一轮次权值系数。由于信道并行均衡能同时对多路并行数据进行处理，相对于针对单路数据处理的信道串行均衡提高了处理效率。

Description

信道并行均衡方法及装置

技术领域

本发明实施例涉及信号处理领域，更具体地，涉及一种信道并行均衡方法及装置。

背景技术

在通信系统的信息传输过程中，传输信号的失真是无法避免的，而传输信号的失真主要体现为码间串扰。随着传输速率的不断提高以及调制方式阶数的不断增加，通信系统的失真会更加严重。因此需要校正通信系统的传递函数，使传递函数接近无失真传输条件，减少传输信号发生的畸变。通常采用信道均衡方法来减小传输信号的失真，信道均衡方法能够校正通信信道的不理想特性，减少由于通信信道的不理想特性造成的码间串扰。相关技术中，通常采用串行均衡方法，由于该方法是针对单路串行数据提出的，处理速度较低，当信号传输速率较高时，难以满足处理需求。

发明内容

为了解决上述问题，本发明实施例提供一种克服上述问题或者至少部分地解决上述问题的信道并行均衡方法及装置。

根据本发明实施例的第一方面，提供一种信道并行均衡方法，该方法包括：

根据每一路当前轮次并行数据及对应路的当前轮次权值系数，滤波获得每一路当前轮次并行数据对应路的当前轮次输出数据；

根据每一路当前轮次并行数据及对应路的当前轮次输出数据更新当前轮次权值系数的变化量，获得下一轮次权值系数。

本发明实施例提供的方法，通过根据每一路当前轮次并行数据及对应路的当前轮次权值系数，滤波获得每一路当前轮次并行数据对应路的当前轮次输出数据；根据每一路当前轮次并行数据及对应路的当前轮次输出数据更新当前轮次权值系数的变化量，获得下一轮次权值系数。由于信道并行均衡能同时对多路并行数据进行处理，相对于针对单路数据处理的信道串行均衡提高了处理效率。

根据本发明实施例第二方面，提供了一种信道并行均衡装置，该装置包括：均衡滤波模块和权值更新模块；均衡滤波模块的输出端与权值更新模块的输入端连接，权值更新模块的输出端与均衡滤波模块的输入端连接；

均衡滤波模块用于根据每一路当前轮次并行数据及对应路的当前轮次权值系数，滤波获得每一路当前轮次并行数据对应路的当前轮次输出数据；并将当前轮次输出数据发送至权值更新模块；

权值更新模块用于根据每一路当前轮次并行数据及对应路的当前轮次输出数据更新均衡滤波模块中的当前轮次权值系数的变化量，获得下一轮次权值系数。

根据本发明实施例的第三方面，提供了一种信道并行均衡设备，包括：

至少一个处理器；以及

与处理器通信连接的至少一个存储器，其中：

存储器存储有可被处理器执行的程序指令，处理器调用程序指令能够执行第一方面的各种可能的实现方式中任一种可能的实现方式所提供的信道并行均衡方法。

根据本发明实施例的第四方面，提供了一种非暂态计算机可读存储介质，非暂态计算机可读存储介质存储计算机指令，计算机指令使计算机执行第一方面的各种可能的实现方式中任一种可能的实现方式所提供的信道并行均衡方法。

应当理解的是，以上的一般描述和后文的细节描述是示例性和解释性的，并不能限制本发明实施例。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。

图1为本发明实施例的一种信道并行均衡方法的流程示意图；

图2为本发明实施例的一种获取下一轮次权值系数方法的流程示意图；

图3为本发明实施例的一种信道并行均衡装置的结构示意图；

图4为本发明实施例的一种信道并行均衡装置的FPGA结构示意图；

图5为本发明实施例的一种信道并行均衡设备的结构示意图。

具体实施方式

下面结合附图和实施例，对本发明实施例的具体实施方式作进一步详细描述。以下实施例用于说明本发明实施例，但不用来限制本发明实施例的范围。

目前对于信号均衡的算法包括：最小均方算法(LMS)、递归最小二乘算法(RLS)、盲均衡算法(CMA)和双模式盲均衡算法(DD-CMA)等。合适的均衡算法可以减小通信系统的误码率，反之，由于信道均衡是一个自适应过程，自适应过程是基于误差不断进行更新计算的过程，若均衡算法不合适，则自适应过程中误差并未减小反而不断增大，会导致使用均衡算法后通信系统的误码率比使用前的误码率更高。由于目前的信道均衡方法均是针对单行数据进行处理，而随着信息量的不断增大以及信息传输速率不断增高，通信系统会采用数据并行进入的方式进行信息传输。因此，为了在硬件资源有限的情况下，提高信道均衡的效率，本发明实施例提供一种信道并行均衡方法，该方法可应用于高速通信系统中的信道接收端。参见图1，包括：

101、根据每一路当前轮次并行数据及对应路的当前轮次权值系数，滤波获得每一路当前轮次并行数据对应路的当前轮次输出数据。

在步骤101前可先接收到多路并行数据。在对并行数据进行处理的过程中，是采用分轮次对并行数据进行处理的方式，每次对一个轮次的并行数据进行处理。在对一个轮并行数据进行处理的过程中，是采用分路对并行数据进行处理的方式，即同时从多路分别对每一路并行数据进行处理，在对每一路并行数据都处理完成后，即对当前轮次并行数据处理完成。例如对于并行数据X₁(n)，X₂(n)，X₃(n)，…，X_i(n)…X_I(n)，共分为n个轮次，每个轮次对I路进行处理。每一路并行数据都有对应路的权值系数，基于每一路的并行数据及权值系数，可以滤波获得每一路的输出数据，该输出数据即为信道并行均衡的输出结果。应当说明的是，每一路并行数据、每一路权值系数及每一路输出数据是一一对应的。任一路的任一轮次输出数据具体可采用如下方式获得：

Y_i(k)＝W_i(k)^TX_i(k) (1)

式中，Y_i(k)为第k轮次、第i路的输出数据，W_i(k)为第k轮次、第i路的权值系数，X_i(k)为第k轮次、第i路并行数据，k和i为大于1的自然数。

102、根据每一路当前轮次并行数据及对应路的当前轮次输出数据更新当前轮次权值系数的变化量，获得下一轮次权值系数。

在获得当前轮次并行数据对应的当前轮次输出数据后，对当前轮次权值系数进行更新，更新后得到的新的权值系数即为下一轮次权值系数。可以理解的是，当前轮次权值系数是在对上一轮次并行数据进行均衡后，基于上一轮次并行数据及上一轮次输出数据对上上一轮次权值系数进行更新后获得的。

参见图2，基于上述实施例的内容，作为一种可选实施例，不对根据每一路当前轮次并行数据及与每一路当前轮次并行数据对应的当前轮次输出数据更新当前轮次权值系数的变化量，获得下一轮次权值系数做限定，包括但不限于：

201、分别将每一路当前轮次信号数据与对应路的当前轮次输出数据作差，获得每一路当前轮次误差数据，每一路当前轮次信号数据与对应路的当前轮次并行数据的幅值相同。

当前轮次信号数据可以由本地生成，例如通过MATLAB软件生成当前轮次信号幅值的.coe文件，将.coe文件存储至VIVADO软件的ROM IP core中，并通过改变ROM核的地址来读取该当前轮次信号数据。任一路任一轮次的误差数据可以通过下式获得：

E_i(k)＝D_i(k)–Y_i(k) (2)

式中，E_i(k)为第k轮次、第i路的误差数据，D_i(k)为第k轮次、第i路的信号数据，Y_i(k)为第k轮次、第i路的输出数据，k和i为大于1的自然数。

202、根据每一路当前轮次误差数据及对应路的当前轮次并行数据，获得每一路当前轮次权值系数的变化量。任一路任一轮次的权值系数的变化量可以通过下式获得：

W_i(k)‘＝2×u×E_i(k)X_i(k) (3)

式中，W_i(k)‘为第k轮次、第i路权值系数的变化量，u为更新步长，Ei(k)为第k轮次、第i路的误差数据，X_i(k)为第k轮次、第i路的并行数据。其中，u为常数。

203、计算各路当前轮次权值系数的变化量之和，并根据变化量之和及并行数据的路数，获得当前轮次权值系数的变化量均值。任一轮次的权值系数的变化量均值可以通过下式获得：

式中，W(k)‘为第k轮次权值系数的变化量均值，W_i(k)‘为第k轮次、第i路权值系数的变化量，I为并行数据的路数。

204、分别将每一路当前轮次权重系数与当前轮次权值系数的变化量均值求和，获得每一路下一轮次权值系数。任一路下一轮次权值系数可以通过下式获得：

W_i(k+1)＝W_i(k)+W(k)‘ (5)

式中，W_i(k+1)为第k+1轮次、第i路的权值系数，W_i(k)为第k轮次、第i路的权值系数，W(k)‘为第k轮次权值系数的变化量均值。

基于上述实施例的内容，本发明实施例提供了一种信道并行均衡装置，该信道并行均衡装置用于执行上述方法实施例中的信道并行均衡方法。参见图3，该装置包括：均衡滤波模块301和权值更新模块302；均衡滤波模块301的输出端与权值更新模块302的输入端连接，权值更新模块302的输出端与均衡滤波模块301的输入端连接。

均衡滤波模块301用于根据每一路当前轮次并行数据及对应路的当前轮次权值系数，滤波获得每一路当前轮次并行数据对应路的当前轮次输出数据；并将当前轮次输出数据发送至权值更新模块302。

具体地，均衡滤波模块301可先接收到多路并行数据。在对并行数据进行处理的过程中，均衡滤波模块301是采用分轮次对并行数据进行处理的方式，每次对一个轮次的并行数据进行处理。在对一个轮并行数据进行处理的过程中，是采用分路对并行数据进行处理的方式，即同时从多路分别对每一路并行数据进行处理，在对每一路并行数据都处理完成后，即对当前轮次并行数据处理完成。例如对于并行数据X₁(n)，X₂(n)，X₃(n)，…，X_i(n)…X_I(n)，共分为n个轮次，每个轮次I路进行处理。每一路并行数据都有对应路的权值系数，基于每一路的并行数据及权值系数，均衡滤波模块301可以滤波获得每一路的输出数据，该输出数据即为信道并行均衡的输出结果。任一路的任一轮次输出数据具体可采用如下方式获得：

Y_i(k)＝W_i(k)^TX_i(k) (1)

权值更新模块302用于根据每一路当前轮次并行数据及对应路的当前轮次输出数据更新均衡滤波模块301中的当前轮次权值系数的变化量，获得下一轮次权值系数。

权值更新模块302在接收到均衡滤波模块301发送的当前轮次并行数据对应的当前轮次输出数据后，权值更新模块302对当前轮次权值系数进行更新，更新后得到的新的权值系数即为下一轮次权值系数。可以理解的是，当前轮次权值系数是在对上一轮次并行数据进行均衡后，基于上一轮次并行数据及上一轮次输出数据对上上一轮次权值系数进行更新后获得的。

本发明实施例提供的装置，通过均衡滤波模块根据每一路当前轮次并行数据及对应路的当前轮次权值系数，滤波获得每一路当前轮次并行数据对应路的当前轮次输出数据；并将当前轮次输出数据发送至权值更新模块；权值更新模块根据每一路当前轮次并行数据及对应路的当前轮次输出数据更新均衡滤波模块中的当前轮次权值系数，获得下一轮次权值系数。由于信道并行均衡能同时对多路并行数据进行处理，相对于针对单路数据处理的信道串行均衡提高了处理效率。

基于上述实施例的内容，作为一种可选实施例，权值更新模块302具体包括更新子模块和求和子模块；更新子模块的输入端与均衡滤波模块的输出端连接，更新子模块的输出端与求和子模块的输入端连接，求和子模块的输出端与均衡滤波模块的输入端连接。

更新子模块用于分别将每一路当前轮次信号数据与对应路的当前轮次输出数据作差，获得每一路当前轮次误差数据，每一路当前轮次信号数据与对应路的当前轮次并行数据的幅值相同；根据每一路当前轮次误差数据及对应路的当前轮次并行数据，获得每一路当前轮次权值系数的变化量，并将每一路当前轮次权值变化量发送至求和子模块。

具体地，当前轮次信号数据可以由本地生成，例如通过MATLAB软件生成当前轮次信号幅值的.coe文件，将.coe文件存储至VIVADO软件的ROM IP core中，并通过改变ROM核的地址来读取该当前轮次信号数据。更新子模块获得任一路任一轮次的误差数据可以通过下式：

E_i(k)＝D_i(k)–Y_i(k) (2)

更新子模块获得任一路任一轮次的权值系数的变化量可以通过下式：

W_i(k)‘＝2×u×Ei(k)X_i(k) (3)

求和子模块用于计算各路当前轮次权值系数的变化量之和，并根据变化量之和及并行数据的路数，获得当前轮次权值系数的变化量均值；将当前轮次权值系数的变化量均值发送至均衡滤波模块，以使均衡滤波模块分别将每一路当前轮次权重系数与当前轮次权值系数的变化量均值求和，获得每一路下一轮次权值系数。

具体地，求和子模块接收到每一路当前轮次权值变化量后，求和子模块计算任一轮次的权值系数的变化量均值可以通过下式获得：

求和子模块计算任一路下一轮次权值系数可以通过下式：

W_i(k+1)＝W_i(k)+W(k)‘ (5)

基于上述实施例的内容，作为一种可选实施例，均衡滤波模块包括设定数量的滤波单元，更新子模块包括设定数量的更新单元，设定数量为并行数据的路数；每个滤波单元的输出端与一个更新单元的输入端连接，每个更新单元的输出端与求和子模块的输入端连接，求和子模块的输出端与每个滤波单元的输入端连接。

具体地，每个滤波单元及对应连接的更新单元用于处理一路并行数据。参见图4，以下以并行数据的路数为4的信道并行均衡装置为例，对信道并行均衡装置的均衡处理流程进行说明。滤波单元1与更新单元1连接，用于处理第1路并行数据；滤波单元2与更新单元2连接，用于处理第2路并行数据；滤波单元3与更新单元3连接，用于处理第3路并行数据；滤波单元4与更新单元4连接，用于处理第4路并行数据。滤波单元1～4接收到第k轮次的并行数据后，基于上式(1)，滤波获得的当前轮次每一路输出数据分别为：

Y₁(k)＝W₁(k)^TX₁(k)

Y₂(k)＝W₂(k)^TX₂(k)

Y₃(k)＝W₃(k)^TX₃(k)

Y₄(k)＝W₄(k)^TX₄(k)

更新单元1～4基于上式(2)，获得的第k轮次每一路的误差数据分别为：

E₁(k)＝D₁(k)–Y₁(k)

E₂(k)＝D₂(k)–Y₂(k)

E₃(k)＝D₃(k)–Y₃(k)

E₄(k)＝D₄(k)–Y₄(k)

更新单元1～4基于上式(3)，获得的第k轮次每一路的权值系数的变化量分别为：

W₁(k)‘＝2×u×E₁(k)X₁(k)

W₂(k)‘＝2×u×E₂(k)X₂(k)

W₃(k)‘＝2×u×E₃(k)X₃(k)

W₄(k)‘＝2×u×E₄(k)X₄(k)

求和子模块可以将更新单元1～4通过将得到的权值系数的变化量两两相加后，再将相加的结果进行相加，即两级相加的过程，得到权值系数的变化量均值。求和子模块具体可基于上式(4)获得第k轮次权值系数的变化量均值：

W(k)‘＝[W₁(k)‘+W₂(k)‘+W₃(k)‘+W₄(k)‘]/4

求和子模块可将W(k)‘分别发送至滤波单元1～4，以使滤波单元1～4基于上式(5)对第k轮次权值系数进行更新，获得第k+1轮次权值系数，具体如下：

W₁(k+1)＝W₁(k)+W(k)‘

W₂(k+1)＝W₂(k)+W(k)‘

W₃(k+1)＝W₃(k)+W(k)‘

W₄(k+1)＝W₁(k)+W(k)‘

基于W₁(k+1)、W₂(k+1)、W₃(k+1)和W₄(k+1)可使信道并行均衡装置可对第k+1轮次的并行数据进行并行均衡。

基于上述实施例的内容，作为一种可选实施例，信道并行均衡装置还包括寄存模块；寄存模块的输出端分别与均衡滤波模块的输入端及更新子模块的输入端连接；寄存模块用于存储当前轮次并行数据，并将当前轮次并行数据分别输入至均衡滤波模块及更新子模块。

具体地，寄存模块向均衡滤波模块输入当前轮次并行数据以使均衡滤波模块根据每一路当前轮次并行数据及对应路的当前轮次权值系数，滤波获得每一路当前轮次并行数据对应的当前轮次输出数据。寄存模块向更新子模块输入当前轮次并行数据以使更新子模块根据每一路当前轮次误差数据及对应路的当前轮次并行数据，获得每一路当前轮次权值系数的变化量。寄存模块中存储的是一轮的并行数据，在信道并行均衡装置完成对一轮并行数据的均衡后，寄存模块将接收并存储新一轮的并行数据。

例如图4示出的并行数据的路数为4的信道均衡滤波装置，寄存模块的深度可以为19，寄存模块接收到的并行数据为X₁(n)，X₂(n)，X₃(n)，X₄(n)，寄存模块存储的第k轮次的并行数据为X₁(k)，X₂(k)，X₃(k)，X₄(k)。寄存模块向每个滤波单元均输入16个数据，即向滤波单元1输入的X₁(k)为寄存模块中第1-16的数据，向滤波单元2输入的X₂(k)为寄存模块中第2-17的数据，向滤波单元3输入的X₃(k)为寄存模块中第3-18的数据，向滤波单元4输入的X₄(k)为寄存模块中第4-19的数据。

由于均衡滤波模块使用当前轮次并行数据是为了基于上式(1)获得当前轮次输出数据，而更新子模块使用当前轮次并行数据是为了基于上式(3)获得当前轮次权值系数的变化量。根据均衡滤波模块均衡并行数据的时序，上式(1)所对应的处理步骤是在上式(3)对应的处理步骤前。由于寄存模块是不断将新的轮次的并行数据发送至均衡滤波模块及更新子模块的，若寄存模块同时向均衡滤波模块和更新子模块发送当前轮次并行数据，可能在进行上式(3)的处理步骤时，更新子模块已经接收到了下一轮次并行数据，这就造成了上式(3)所基于的并行数据与上式(1)所基于的并行数据并不是同一轮次的并行数据，从而导致权值系数更新错误。因此，为了避免权值系数更新错误，基于上述实施例的内容，作为一种可选实施例，信道并行均衡装置还包括延时模块；寄存模块的输出端与延时模块的输入端连接，延时模块的输出端与更新子模块的输入端连接；延时模块用于对寄存模块发送至更新子模块的当前轮次并行数据进行延时处理，以使更新子模块获得每一路当前轮次权值系数的变化量所基于的当前轮次并行数据与均衡滤波模块获得当前轮次输出数据所基于的当前轮次并行数据为同一轮次并行数据。

本发明实施例提供了一种信道并行均衡设备，如图5所示，该设备包括：处理器(processor)501、存储器(memory)502和总线503；

其中，处理器501及存储器502分别通过总线503完成相互间的通信；处理器501用于调用存储器302中的程序指令，以执行上述实施例所提供的信道并行均衡方法，例如包括：

本发明实施例还提供一种非暂态计算机可读存储介质，该非暂态计算机可读存储介质存储计算机指令，该计算机指令使计算机执行对应实施例所提供的信道并行均衡方法，例如包括：

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所描述的信道并行均衡设备等实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims

1.一种信道并行均衡方法，其特征在于，包括：

根据每一路当前轮次并行数据及对应路的当前轮次权值系数，滤波获得所述每一路当前轮次并行数据对应路的当前轮次输出数据；

根据所述每一路当前轮次并行数据及对应路的所述当前轮次输出数据更新所述当前轮次权值系数的变化量，获得下一轮次权值系数；

所述根据所述每一路当前轮次并行数据及对应路的所述当前轮次输出数据更新所述当前轮次权值系数的变化量，获得下一轮次权值系数，包括：

分别将所述每一路当前轮次信号数据与对应路的所述当前轮次输出数据作差，获得每一路当前轮次误差数据，所述每一路当前轮次信号数据与对应路的所述当前轮次并行数据的幅值相同；

根据所述每一路当前轮次误差数据及对应路的所述当前轮次并行数据，获得每一路当前轮次权值系数的变化量；

计算各路所述当前轮次权值系数的变化量之和，并根据所述变化量之和及所述并行数据的路数，获得所述当前轮次权值系数的变化量均值；

分别将每一路所述当前轮次权重系数与所述当前轮次权值系数的变化量均值求和，获得每一路所述下一轮次权值系数；

所述根据所述每一路当前轮次误差数据及对应路的所述当前轮次并行数据，获得每一路当前轮次权值系数的变化量，包括：

W_i(k)‘＝2×u×Ei(k)X_i(k)

式中，W_i(k)‘为第k轮次、第i路权值系数的变化量，u为更新步长，Ei(k)为第k轮次、第i路的误差数据，X_i(k)为第k轮次、第i路的并行数据，k和i为大于1的自然数；

E_i(k)＝D_i(k)–Y_i(k)

其中，E_i(k)为第k轮次、第i路的误差数据，D_i(k)为第k轮次、第i路的信号数据，Y_i(k)为第k轮次、第i路的输出数据，k和i为大于1的自然数，且D_i(k)由本地生成，其读取为通过改变VIVADO软件的ROM IP核的地址实现，所述VIVADO软件的ROM IP核用于存储通过MATLAB软件生成第k轮次、第i路的信号幅值的coe格式文件；

其中，W(k)‘为第k轮次权值系数的变化量均值，W_i(k)‘为第k轮次、第i路权值系数的变化量，I为并行数据的路数；

任一路下一轮次权值系数可以通过下式获得：

W_i(k+1)＝W_i(k)+W(k)‘

其中，W_i(k+1)为第k+1轮次、第i路的权值系数，W_i(k)为第k轮次、第i路的权值系数，W(k)‘为第k轮次权值系数的变化量均值。

2.一种信道并行均衡装置，其特征在于，包括均衡滤波模块和权值更新模块；所述均衡滤波模块的输出端与所述权值更新模块的输入端连接，所述权值更新模块的输出端与所述均衡滤波模块的输入端连接；

所述均衡滤波模块用于根据每一路当前轮次并行数据及对应路的当前轮次权值系数，滤波获得所述每一路当前轮次并行数据对应路的当前轮次输出数据；并将所述当前轮次输出数据发送至所述权值更新模块；

所述权值更新模块用于根据所述每一路当前轮次并行数据及对应路的所述当前轮次输出数据更新所述均衡滤波模块中的当前轮次权值系数的变化量，获得下一轮次权值系数；

所述权值更新模块具体包括更新子模块和求和子模块；所述更新子模块的输入端与所述均衡滤波模块的输出端连接，所述更新子模块的输出端与所述求和子模块的输入端连接，所述求和子模块的输出端与所述均衡滤波模块的输入端连接；

所述更新子模块用于分别将所述每一路当前轮次信号数据与对应路的所述当前轮次输出数据作差，获得每一路当前轮次误差数据，所述每一路当前轮次信号数据与对应路的所述当前轮次并行数据的幅值相同；根据所述每一路当前轮次误差数据及对应路的所述当前轮次并行数据，获得每一路当前轮次权值系数的变化量，并将所述每一路当前轮次权值变化量发送至所述求和子模块；

所述求和子模块用于计算各路所述当前轮次权值系数的变化量之和，并根据所述变化量之和及所述并行数据的路数，获得所述当前轮次权值系数的变化量均值；将所述当前轮次权值系数的变化量均值发送至所述均衡滤波模块，以使所述均衡滤波模块分别将每一路所述当前轮次权重系数与所述当前轮次权值系数的变化量均值求和，获得每一路所述下一轮次权值系数；

所述权值更新模块具体用于，

根据所述每一路当前轮次误差数据及对应路的所述当前轮次并行数据，获得每一路当前轮次权值系数的变化量，包括：

W_i(k)‘＝2×u×Ei(k)X_i(k)

E_i(k)＝D_i(k)–Y_i(k)

任一路下一轮次权值系数可以通过下式获得：

W_i(k+1)＝W_i(k)+W(k)‘

3.根据权利要求2所述的装置，其特征在于，所述均衡滤波模块包括设定数量的滤波单元，所述更新子模块包括所述设定数量的更新单元，所述设定数量为所述并行数据的路数；每个所述滤波单元的输出端与一个所述更新单元的输入端连接，每个所述更新单元的输出端与所述求和子模块的输入端连接，所述求和子模块的输出端与每个滤波单元的输入端连接。

4.根据权利要求3所述的装置，其特征在于，还包括寄存模块；所述寄存模块的输出端分别与所述均衡滤波模块的输入端及所述更新子模块的输入端连接；所述寄存模块用于存储所述当前轮次并行数据，并将所述当前轮次并行数据分别输入至所述均衡滤波模块及所述更新子模块。

5.根据权利要求4所述的装置，其特征在于，还包括延时模块；所述寄存模块的输出端与所述延时模块的输入端连接，所述延时模块的输出端与所述更新子模块的输入端连接；

所述延时模块用于对所述寄存模块发送至所述更新子模块的所述当前轮次并行数据进行延时处理，以使所述更新子模块获得所述每一路当前轮次权值系数的变化量所基于的当前轮次并行数据与所述均衡滤波模块获得所述当前轮次输出数据所基于的当前轮次并行数据为同一轮次并行数据。

6.一种信道并行均衡设备，其特征在于，包括：

至少一个处理器；

以及与所述处理器通信连接的至少一个存储器，其中：

所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行如权利要求1所述的方法。

7.一种非暂态计算机可读存储介质，其特征在于，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令使所述计算机执行如权利要求1所述的方法。