CN108614914B - 一种模拟电路抗单粒子瞬态效应的系统级加固方法 - Google Patents
一种模拟电路抗单粒子瞬态效应的系统级加固方法 Download PDFInfo
- Publication number
- CN108614914B CN108614914B CN201810255663.6A CN201810255663A CN108614914B CN 108614914 B CN108614914 B CN 108614914B CN 201810255663 A CN201810255663 A CN 201810255663A CN 108614914 B CN108614914 B CN 108614914B
- Authority
- CN
- China
- Prior art keywords
- circuit
- tube
- node
- fault detection
- bombarded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
本发明属于抗辐射领域,提供了一种模拟电路抗单粒子瞬态效应的系统级加固方法,从系统上对模拟电路进行加固设计,使模拟电路本身具有抗单粒子效应的能力。本发明基于冗余选择的方法,巧妙利用电荷共享的原理解决模拟电路中使用冗余技术的困难,使得系统输出能正确选择未受轰击的电路输出作为最后的输出,从而实现抗单粒子瞬态的效果;并且,故障检测电路可适用于任意模拟电路的任意节点且对模拟电路本身性能影响很小,摆脱了DCC版图技术和SNACC技术加固方法的局限性。
Description
技术领域
本发明属于抗辐射领域,具体涉及一种模拟集成电路抗单粒子瞬态效应(singleevent transient:SET)的系统级加固方法。
背景技术
随着器件的工艺特征尺寸不断缩小至深亚微米,单粒子效应对模拟电路的影响越来越显著。由于航空航天飞行器中使用了大量的线性元件,模拟电路中的单粒子瞬变信号严重影响并扰乱了电子系统的工作。为了保证航天飞行器和人造卫星等在空间的正常运行,必须对模拟电路中的SET效应进行研究,并采取加固措施,使微电子系统在空间环境中高能粒子以及重离子等的辐射下,工作时不出现系统级的失效。
电荷共享效应被广泛用于模拟电路加固,其通过相邻单元的电荷共享把粒子由单点注入转变为多点共享,使得脉冲电流出现在共模路径中,再利用电路对共模信号的抑制能力达到消除SET影响的目的。例如,差分电路常用共质心技术(common-centroid:CC)与交叉匹配的共中心技术(differential common-centroid:DCC)进行电路加固,其版图结构如图1所示。CC和DCC技术的基本思想为将差分对管拆成两个长度不变,宽度减半的晶体管并放置在斜交叉位置,其中DCC技术更强调两个晶体管漏端应尽量靠近。此方法不仅提高了晶体管匹配程度,还促进了电荷收集,利用差分对的共模抑制能力来进行加固。如图2所示为敏感节点自电荷抵消技术(sensitive node active charge cancellation:SNACC),对于待加固P节点,M3~M8管构成了加固电路。该方法是一种将DCC与电流镜相结合的版图加固技术,其中DCC版图用于促进电荷共享,电流镜提供反馈通路。该技术通过流入或流出电流的方式,动态调节敏感节点处发生的单粒子效应,以减小节点电压瞬态,达到降低单粒子效应影响的效果。从电路设计角度,模拟电路常采取增加偏置电路输出驱动能力来有效提高抗单粒子瞬态效应的能力,其次是在电路敏感节点上增加电阻和电容,利用RC滤波的原理消除单粒子瞬态效应引起的扰动。
然而,DCC和SNACC两种版图加固方法存在一定的缺陷,其中DCC技术适用范围窄,仅对差分电路的加固效果较好。SNACC技术引入了额外较大的寄生电容,抑制SET的同时也使得电路的瞬态响应变慢。RC滤波原理能在一定程度上消除单粒子瞬态效应引起的扰动,但是引入电阻电容会对电路的性能产生影响。
现有的三模冗余技术是一种系统加固方法,常被应用于改善数字电路的单粒子效应,然而在模拟和混合信号系统使用冗余技术存在着困难。
发明内容
本发明的目的在于克服上述现有技术的不足,提供一种模拟电路抗单粒子瞬态效应的系统级加固方法,从系统上对模拟电路进行加固设计,使模拟电路本身具有抗单粒子效应的能力。本发明基于冗余选择的方法,巧妙利用电荷共享的原理解决模拟电路中使用冗余技术的困难,使得系统输出能正确选择未受轰击的电路输出作为最后的输出,从而实现抗单粒子瞬态的效果;并且,故障检测电路可适用于任意模拟电路的任意节点且对原电路本身性能影响很小,摆脱了DCC版图技术和SNACC技术的局限性。
本发明的技术方案是:
一种模拟电路抗单粒子瞬态效应的系统级加固方法,其特殊之处在于,包括以下步骤:
步骤1,将待加固电路复制成A、B两个相同的电路;
步骤2,选取A电路中的一个节点,对选取节点处的CMOS管进行故障检测,检测CMOS管是否受到单粒子轰击,具体是在所选取的节点处构建故障检测电路,所述故障检测电路包括用于检测NMOS管受轰击的N管故障检测电路和用于检测PMOS管受轰击的P管故障检测电路;
N管故障检测电路包括NMOS管M3和由PMOS管M1、M2构成的电流镜一;NMOS管M3与待检测NMOS管在实际版图中共中心放置;所述电流镜一用于将注入NMOS管M3的电流镜像到节点a;
P管故障检测电路包括PMOS管M4、由PMOS管M7、M8构成的电流镜二、由NMOS管M5、M6构成的电流镜三;所述电流镜二和电流镜三用于将注入PMOS管M4漏端的电流镜像到所述节点a;
所述故障检测电路还包括电阻RA;电阻RA一端与所述PMOS管M2、M8漏极均相连;电阻RA的另一端与所述NMOS管M3的栅极、源极相连,同时还与所述电流镜三的源极相连;
步骤3,向NMOS管M3的漏端注入用于模拟待加固NMOS管受单粒子轰击过程的双指数瞬态电流,向PMOS管M4的漏端注入用于模拟待加固PMOS管受单粒子轰击过程的双指数瞬态电流;
步骤4,重复步骤2、3,对A电路中其他节点均进行故障检测,最终将所有节点故障检测电路的瞬态电流都汇集到所述a节点,遍历A电路中所有节点中可能受到单粒子轰击的CMOS管;
步骤5,检测所述节点a处的电压值VtestA,若VtestA不等于0,则表示当前A电路中有节点受到了单粒子轰击;若VtestA等于0,则表示当前A电路未受到单粒子轰击;
步骤6,对B电路,利用上述步骤2‐5的方法,得到电压值VtestB;
步骤7,将所述VtestA和VtestB作为RS触发器输入,以RS触发器两个输出控制开关选择模块中开关的导通或关闭,从而获得得到不受SET影响的电路输出,实现加固目的。
进一步地,为了减小加固带来的电路面积消耗,本发明也可以先对电路进行敏感性分析,确定敏感节点,然后只针对敏感节点进行加固,因而,在上述步骤1中仅选取敏感节点,后续步骤仅对模拟电路中敏感节点进行加固。
进一步地,所述步骤2中的构建的故障检测电路还包括电容C、二极管D1和D2;所述二极管D1和D2串联后与所述电容C并联,所述电容C与所述电阻RA并联。
与现有技术相比,本发明的有益效果是:
1.本发明加固原理简单,并且可适用于任意模拟电路中任意节点的加固,能有效降低SET影响,且除了开关动作引起的微小扰动,几乎对模拟电路性能不会产生任何影响。
2.本发明并不依赖于相邻单元电荷共享的具体程度,因为不论共享多少电荷量,本发明均能将该电流转换成一个能触发RS触发器工作的高电平电压。
3.由于构建的故障检测电路与原电路无电学连接,因此针对故障检测电路可采用更大的面积或添加保护环的方式进行加固。
4.即使所构建的加固电路受到轰击,由于RS触发器切换速度极快,只会对输出产生一个小毛刺,并不会产生严重影响。
附图说明
图1是CC和DCC版图结构示意图,其中:图(a)为CC版图,图(b)为DCC版图。
图2是SNACC版图加固原理示意图。
图3是本发明实施例的加固原理示意图。
图4是本发明实施例故障检测电路结构示意图(以对A电路检测为例),其中:(a)为N管故障检测电路,(b)为P管故障检测电路。
图5是本发明实施例RS触发器电路示意图。
图6是本发明实施例开关电路结构及其配置示意图。
图7是两级CMOS运算放大器结构示意图。
图8是未对两级CMOS运算放大器加固的效果仿真结果图。
图9是利用本发明对两级CMOS运算放大器加固后的效果仿真结果图。
具体实施方式
本发明的发明构思和原理如下:
对于DCC版图技术,如果共中心版图中一个管子的漏端受到单粒子轰击,则在版图上相邻的管子上会存在共享电荷,使得在相邻的晶体管漏端能够检测到电流。由此可知,共中心版图的邻近管子如果能检测到电流就说明原电路受到了单粒子轰击,反之,如果电路受到了单粒子轰击,与受轰击管共中心版图放置的管子就一定能检测到电流。因此,本发明利用这一结论将该电流引出,作为原电路是否受到单粒子轰击的判断依据,由此提出了本发明故障检测的概念。
基于上述发明构思和原理,本发明的模拟电路抗单粒子瞬态效应的系统级加固方法,包括以下步骤:
步骤1,将待加固电路复制成A、B两个相同的电路;
步骤2,选取A电路中的一个节点,对选取节点处的CMOS管进行故障检测,检测CMOS管是否受到单粒子轰击,具体是在所选取的节点处构建故障检测电路,所述故障检测电路包括用于检测NMOS管受轰击的N管故障检测电路和用于检测PMOS管受轰击的P管故障检测电路;
N管故障检测电路包括NMOS管M3和由PMOS管M1、M2构成的电流镜一;NMOS管M3与待检测NMOS管在实际版图中共中心放置;所述电流镜一用于将注入NMOS管M3的电流镜像到节点a;
P管故障检测电路包括PMOS管M4、由PMOS管M7、M8构成的电流镜二、由NMOS管M5、M6构成的电流镜三;所述电流镜二和电流镜三用于将注入PMOS管M4漏端的电流镜像到所述节点a;
所述故障检测电路还包括电阻RA;电阻RA一端与PMOS管M2、M8漏极均相连;电阻RA的另一端与所述NMOS管M3的栅极、源极相连,同时还与所述电流镜三的源极相连;
步骤3,向NMOS管M3的漏端注入用于模拟待加固NMOS管受单粒子轰击过程的双指数瞬态电流,向PMOS管M4的漏端注入用于模拟待加固PMOS管受单粒子轰击过程的双指数瞬态电流;
步骤4,重复步骤2、3,对A电路中其他节点均进行故障检测,最终将所有节点故障检测电路的瞬态电流都汇集到所述a节点,遍历了A电路中所有节点中可能受到单粒子轰击的CMOS管;
步骤5,检测所述节点a处的电压值VtestA,若VtestA不等于0,则表示当前A电路中有节点受到了单粒子轰击;若VtestA等于0,则表示当前A电路未受到单粒子轰击;
步骤6,对B电路,重复上述2‐5步骤,得到电压值VtestB;根据单粒子瞬态效应的概念可知,同一时刻A、B电路有且只有一个电路会受到轰击,因此VtestA和VtestB必有一个非0,一个为0;
步骤7,将上述VtestA和VtestB作为RS触发器的输入,以RS触发器的两个输出控制开关选择模块中开关的导通或关闭,从而获得不受SET影响的电路输出,实现模拟电路加固的目的。
为了在加固时不过多的增大电路面积,本发明的优选方案是只针对模拟电路中的敏感节点(受单粒子效应影响大的节点)处的CMOS管进行加固,可根据电路瞬态脉冲峰值和宽度,以及模拟电路增益、相位、单位增益带宽等模拟电路关键性能的偏离量选取敏感节点:若电路种某节点处受轰击后电路输出的瞬态脉冲峰值越高,宽度越大,则该节点受单粒子瞬态效应的影响越大;若电路中某节点处受轰击后电路增益、相位、单位增益带宽等模拟电路关键性能的偏离量越大,则该节点受单粒子瞬态效应的影响越大。
为更好地理解本发明,以下结合附图,以两级CMOS运算放大器为例,对本发明的原理、特征以及技术效果进行详细说明,所举两级CMOS运算放大器加固实例只用于解释本发明,并非用于限定本发明的保护范围。
如图3所示,本实施例通过将两级CMOS运算放大器复制成A、B两份相同的电路后,分别对A、B电路进行故障检测(即检测其是否受单粒子轰击),将故障检测结果输入RS触发器中,通过RS触发器的输出控制开关选择模块中开关的导通或关闭,从而选择未受轰击的电路的输出作为两级CMOS运算放大器最终输出。
参见图3,以两级CMOS运算放大器的加固为例,将运算放大器复制成A、B两份,分别对A和B进行故障检测,得到电压值VtestA和VtestB;根据单粒子瞬态效应的概念可知,对于运算放大器A和B,同一时刻有且仅有一个运算放大器会受到单粒子瞬态效应的影响,且受SET影响的运算放大器有且仅有一个电路节点受到单粒子轰击,因此,VtestA和VtestB中必然有一个为0,一个不为0。将VtestA和VtestB作为RS触发器的两个输入电平,RS触发器的两个输出电平VoutS和VoutR分别作为两个开关电路switchA和switchB的偏置,就可以控制开关正确地导通或关闭,从而选择未受单粒子轰击运算放大器的输出作为系统最终输出VO,实现降低单粒子瞬态效应对电路影响的目的。
对于运算放大器A中的某一电路节点,若单粒子轰击在该节点NMOS管漏端,则需要构建NMOS管故障检测电路,如图4(a)所示;其中M3和待检测NMOS管在实际版图中是共中心放置,本发明直接在M3漏端注入一个双指数瞬态电流来模拟待加固运算放大器中NMOS管受轰击的过程。若单粒子轰击在该节点PMOS管漏端,则需要构建PMOS管故障检测电路如图4(b)所示;其中M4和待检测PMOS管在实际版图中是共中心放置,本发明直接在M4漏端注入一个双指数瞬态电流来模拟待加固运算放大器中PMOS管受轰击的过程。
对于运算放大器中所有的电路节点均可以采用上述同样的方法进行,最终将电流汇集到a节点,通过电阻RA可得a点电压值,即为运算放大器A的故障检测电路的输出电压VtestA。二极管D1、D2与电容C是基于可靠性添加,防止过强的电流脉冲产生过大的输出电压。同理,对于运算放大器B采用与图4同样的故障检测电路结构,最终将电流汇集到b节点,通过电阻RB可得b点电压值,由此得到运算放大器B的故障检测电路输出电压VtestB。
如图5所示为本实施例RS触发器的电路结构,由两个与非门的输入、输出端交叉连接构成,其输入电压是前述故障检测所得到的电压VtestA和VtestB,其输出作为后边开关选择模块的状态控制信号。假设运算放大器A受轰击,B不受轰击,则VtestA=1,VtestB=0,即RS触发器的两个输入电平分别为VS=1,VR=0,则RS触发器输出为VoutS=0,VoutR=1。同理,对于运算放大器A不受轰击B受轰击的情况,VtestA=0,VtestB=1,VoutS=1,VoutR=0。RS触发器的两个输出作为后边开关选择模块的偏置条件,控制开关的导通或关闭。
如图6所示为本实施例开关选择模块的结构,包括开关switchA和switchB,开关switchA和switchB均采用由一个NMOS管和一个PMOS管构成的互补开关。当VtestA=1,VtestB=0时,也就是运算放大器A受轰击B不受轰击的情况,VoutS=0,VoutR=1,将这两个输出分别接到开关switchA和switchB,VoutS=0、VoutR=1控制开关switchA关闭,同时控制开关switchB导通,从而使得系统的最终输出Vo=VoB,也就是不受轰击的运算放大器B的输出。同理,对于运算放大器A不受轰击B受轰击的情况,VtestA=0,VtestB=1,VoutR=0、VoutS=1控制开关switchB关闭,VoutS=1控制开关switchA导通,从而使得系统的最终输出Vo=VoA,也就是不受轰击的运算放大器A的输出。
对于开关switchA和switchB,逻辑1使得开关导通,逻辑0使得开关关闭。为了实现上面的过程,VoutS需要反相连接到开关switchA的PMOS管上,同相连接到开关switchA的NMOS管上;同理,VoutR需要反相连接到开关switchB的PMOS管上,同相连接到开关switchB的NMOS管上。显然,开关配置如图6所示则可以正确选择未受轰击运算放大器的输出作为本系统(A电路+B电路+故障检测电路+RS触发器+开关选择模块)最终输出。
加固效果验证:
选取如图7所示的两级CMOS运算放大器电路作仿真验证,假设单粒子轰击在运算放大器A的节点E上(E节点是电路敏感节点)。
运算放大器未进行加固时,直接在节点E上注入一个双指数瞬态脉冲电流观察电路的输出响应。运算放大器使用本发明方法加固后,直接在与待加固管进行DCC摆放的故障检测管(本发明构建的故障检测电路中的管子)的漏端注入一个双指数瞬态脉冲电流,进行瞬态仿真,观察电路的输出响应。运算放大器电路的SET敏感性通常可以由输出节点电压产生的瞬态脉冲的幅度和持续时间来衡量。
如图8所示,未进行加固时运算放大器的输出为OUT_A,可以发现其发生了强烈的翻转,输出瞬态电压幅度翻转至电路最低电平,瞬态脉冲持续时间为124ns,最后恢复初始状态。
如图9所示,加固后,运算放大器B未受到单粒子轰击,其输出响应曲线为OUT_B,输出由于开关动作受到微小扰动,幅度仅为50uV;图中OUT为加固后的电路最终输出,由于单粒子效应为皮秒级注入,电路无法迅速响应,其仍然会发生翻转,但翻转幅度较OUT_A减小一半,且脉宽相较于原始输出的124ns缩减至789ps,输出被迅速稳定。比较图9中三条曲线可知,加固后的输出相比于加固前,瞬态脉冲持续时间明显缩短,瞬态脉冲幅度降低了50%。因此,本发明的加固方法能有效降低模拟电路的单粒子效应敏感性。
Claims (3)
1.一种模拟电路抗单粒子瞬态效应的系统级加固方法,其特征在于,包括以下步骤:
步骤1,将待加固电路复制成A、B两个相同的电路;
步骤2,选取A电路中的一个节点a,对选取节点处的CMOS管进行故障检测,检测CMOS管是否受到单粒子轰击,具体是在所选取的节点处构建故障检测电路,所述故障检测电路包括用于检测NMOS管受轰击的N管故障检测电路和用于检测PMOS管受轰击的P管故障检测电路;
N管故障检测电路包括NMOS管M3和由PMOS管M1、M2构成的电流镜一;NMOS管M3与待检测NMOS管在实际版图中共中心放置;所述电流镜一用于将注入NMOS管M3的电流镜像到节点a;
P管故障检测电路包括PMOS管M4、由PMOS管M7、M8构成的电流镜二、由NMOS管M5、M6构成的电流镜三;所述电流镜二和电流镜三用于将注入PMOS管M4漏端的电流镜像到所述节点a;
所述故障检测电路还包括电阻RA;电阻RA一端与所述PMOS管M2、M8漏极均相连;电阻RA的另一端与所述NMOS管M3的栅极、源极相连,同时还与所述电流镜三的源极相连;
步骤3,向NMOS管M3的漏端注入用于模拟待加固NMOS管受单粒子轰击过程的双指数瞬态电流,向PMOS管M4的漏端注入用于模拟待加固PMOS管受单粒子轰击过程的双指数瞬态电流;
步骤4,重复步骤2、3,对A电路中其他节点均进行故障检测,最终将所有节点故障检测电路的瞬态电流都汇集到所述节点a,遍历A电路中所有节点中可能受到单粒子轰击的CMOS管;
步骤5,检测所述节点a处的电压值VtestA,若VtestA不等于0,则表示当前A电路中有节点受到了单粒子轰击;若VtestA等于0,则表示当前A电路未受到单粒子轰击;
步骤6,对B电路,利用上述步骤2-5的方法,得到电压值VtestB;
步骤7,将所述VtestA和VtestB作为RS触发器输入,以RS触发器两个输出控制开关选择模块中开关的导通或关闭,从而获得不受SET影响的电路输出,实现加固目的。
2.根据权利要求1所述的模拟电路抗单粒子瞬态效应的系统级加固方法,其特征在于:所述步骤2中,选取的节点为敏感节点,相应的,后续步骤仅对模拟电路中敏感节点进行加固。
3.根据权利要求1所述的模拟电路抗单粒子瞬态效应的系统级加固方法,其特征在于:所述步骤2中构建的故障检测电路还包括电容C、二极管D1和D2;所述二极管D1和D2串联后与所述电容C并联,所述电容C与所述电阻RA并联。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810255663.6A CN108614914B (zh) | 2018-03-26 | 2018-03-26 | 一种模拟电路抗单粒子瞬态效应的系统级加固方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810255663.6A CN108614914B (zh) | 2018-03-26 | 2018-03-26 | 一种模拟电路抗单粒子瞬态效应的系统级加固方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108614914A CN108614914A (zh) | 2018-10-02 |
CN108614914B true CN108614914B (zh) | 2021-09-10 |
Family
ID=63658827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810255663.6A Active CN108614914B (zh) | 2018-03-26 | 2018-03-26 | 一种模拟电路抗单粒子瞬态效应的系统级加固方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108614914B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108363893B (zh) * | 2018-05-04 | 2021-05-11 | 西安电子科技大学 | 一种复杂条件下的单粒子脉冲电流源建模方法 |
CN111079366B (zh) * | 2019-12-19 | 2021-08-03 | 电子科技大学 | 一种面向电荷共享的电流源模型的建立方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8384418B1 (en) * | 2009-09-08 | 2013-02-26 | Xilinx, Inc. | Mitigating the effect of single event transients on input/output pins of an integrated circuit device |
CN102025351B (zh) * | 2010-12-08 | 2013-07-31 | 西安交通大学 | 一种抗单粒子翻转和单粒子瞬态脉冲的动态比较器 |
CN103326711A (zh) * | 2013-06-17 | 2013-09-25 | 天津大学 | 基于三模冗余和dice的抗辐射加固锁存器 |
CN103633990A (zh) * | 2013-05-21 | 2014-03-12 | 中国科学院电子学研究所 | 一种抗单粒子翻转与瞬态效应延时可调锁存器 |
CN103888106A (zh) * | 2014-03-31 | 2014-06-25 | 西安空间无线电技术研究所 | 一种抗单粒子翻转和单粒子瞬态脉冲的触发器设计方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100226495A1 (en) * | 2007-10-29 | 2010-09-09 | Michael Kelly | Digital readout method and apparatus |
-
2018
- 2018-03-26 CN CN201810255663.6A patent/CN108614914B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8384418B1 (en) * | 2009-09-08 | 2013-02-26 | Xilinx, Inc. | Mitigating the effect of single event transients on input/output pins of an integrated circuit device |
CN102025351B (zh) * | 2010-12-08 | 2013-07-31 | 西安交通大学 | 一种抗单粒子翻转和单粒子瞬态脉冲的动态比较器 |
CN103633990A (zh) * | 2013-05-21 | 2014-03-12 | 中国科学院电子学研究所 | 一种抗单粒子翻转与瞬态效应延时可调锁存器 |
CN103326711A (zh) * | 2013-06-17 | 2013-09-25 | 天津大学 | 基于三模冗余和dice的抗辐射加固锁存器 |
CN103888106A (zh) * | 2014-03-31 | 2014-06-25 | 西安空间无线电技术研究所 | 一种抗单粒子翻转和单粒子瞬态脉冲的触发器设计方法 |
Non-Patent Citations (3)
Title |
---|
Mitigation of single-event transients in CMOS digital circuits;P. Mongkolkachit 等;《PROCEEDINGS OF THE 7TH EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON COMPONENTS AND SYSTEMS》;20041231;第335-340页 * |
Single event transient mitigation in cache memory using transient error checking circuits;Xiaoyin Yao 等;《IEEE Custom Integrated Circuits Conference》;20101231;第1-4页 * |
纳米尺度数字电路抗单粒子效应的加固设计方法研究;钱栋良;《中国优秀硕士学位论文全文数据库工程科技Ⅱ辑》;20170215;第2017年卷(第2期);第C031-410页 * |
Also Published As
Publication number | Publication date |
---|---|
CN108614914A (zh) | 2018-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7570082B2 (en) | Voltage comparator apparatus and method having improved kickback and jitter characteristics | |
US7782115B2 (en) | Voltage level shifter | |
CN108614914B (zh) | 一种模拟电路抗单粒子瞬态效应的系统级加固方法 | |
EP0111230B1 (en) | Voltage comparator circuit | |
CN212969591U (zh) | 电子装置、电子电路和电子系统 | |
US20220131561A1 (en) | Transmitter with slew rate control | |
EP0254012B1 (en) | Active load network | |
EP1624567A1 (de) | Spannungskomparator | |
Chow et al. | A high performance peak detector sample and hold circuit for detecting power supply noise | |
US5469076A (en) | Static current testing apparatus and method for current steering logic (CSL) | |
Lee et al. | A built-in current sensor based on current-mode design | |
US9178499B2 (en) | Low-power offset-stored latch | |
CN109714010B (zh) | 电容耦合式斩波仪表放大器以及相关联的方法 | |
CN108768352B (zh) | 比较器 | |
Makihara et al. | Applicability of redundant pairs of SOI transistors for analog circuits and their applications to phase-locked loop circuits | |
Lubaszewski et al. | Concurrent error detection in analog and mixed-signal integrated circuits | |
US8344779B2 (en) | Comparator circuit with hysteresis, test circuit, and method for testing | |
Madrenas et al. | A low-voltage current sorting circuit based on 4-T min-max CMOS switch | |
CN109257042B (zh) | 一种缓解set效应的vco环振电路 | |
Hanggi et al. | A deterministic nonlinear-capacitor model for single-electron tunneling junctions | |
CN112350696B (zh) | 一种双反馈回路比较器 | |
US9172362B2 (en) | Multifunction word recognizer element | |
US20220238977A1 (en) | Galvanic isolator | |
US11581888B1 (en) | Power-on reset circuit with reduced detection time | |
CN107241090B (zh) | 一种具有抗单粒子效应功能的vco偏置电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |