CN109257042B - 一种缓解set效应的vco环振电路 - Google Patents
一种缓解set效应的vco环振电路 Download PDFInfo
- Publication number
- CN109257042B CN109257042B CN201811102791.3A CN201811102791A CN109257042B CN 109257042 B CN109257042 B CN 109257042B CN 201811102791 A CN201811102791 A CN 201811102791A CN 109257042 B CN109257042 B CN 109257042B
- Authority
- CN
- China
- Prior art keywords
- ring
- unit
- ring oscillation
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000694 effects Effects 0.000 title claims abstract description 29
- 230000010355 oscillation Effects 0.000 claims abstract description 151
- 230000000116 mitigating effect Effects 0.000 claims description 8
- 238000010615 ring circuit Methods 0.000 claims 5
- 230000003471 anti-radiation Effects 0.000 claims 1
- 238000006880 cross-coupling reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000004088 simulation Methods 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种缓解SET效应的VCO环振电路，该环振电路为双环振结构，包括第一环振和第二环振，第一环振和第二环振中任一节点的输入均分别来自于第一环振和第二环振，当由于SET效应导致第一环振或第二环振中的任一节点输入电压发生跳变时，由另一个环振所提供的对应节点的输入电压保持正常。本发明提出的交叉耦合型双环VCO，使用双差分输入结构，使得每条环振电路可以抵消另一条环振在遭受SET时所产生的影响，可以有效的降低SET对VCO振荡频率的影响，提高了电路对SET的防护能力。
Description
技术领域
本发明涉及一种缓解SET效应的VCO环振电路，属于CMOS模拟电路设计技术领域。
背景技术
为了提高PLL环路的稳定性和相噪，在进行VCO设计时，通常使用差分环振，如附图1所示，为伪差分VCO结构示意图。虽然差分环振单元具有抗共模噪声能力强，输出压差范围大等特点，但是在面临SET时，振荡频率会发生较大的变化，进而引起锁相环电路的失锁。
这是由于VCO的输出频率是由每一级环振单元的延迟决定，而环振单元的延迟由其输入差分电压信号以及偏置电压决定。当SET发生在环振单元的某个输入节点时，如图2所示，环振单元的支路电流发生变化，进而引起单元的输出延时发生跳变，最终导致VCO频率发生跳变和PLL失锁。
如图3所示为环振单元在经历SET时频率变化示意图，可以看到，当环振单元的某个节点发生SET时，VCO的振荡频率会发生瞬时的跳变，此时，由于环路频率与输入参考时钟的频率产生较大的变化，导致PLL失锁(PLL loseslock)，如图4所示。
发明内容
本发明的技术解决问题是：克服现有技术的不足，提供了一种缓解SET效应的VCO环振电路，是一种交叉耦合的双环VCO，能够缓解SET效应。
本发明的技术解决方案是：
一种缓解SET效应的VCO环振电路，该环振电路为双环振结构，包括第一环振和第二环振，第一环振和第二环振中任一节点的输入均分别来自于第一环振和第二环振，当由于SET效应导致第一环振或第二环振中的任一节点输入电压发生跳变时，由另一个环振所提供的对应节点的输入电压保持正常。
该环振电路包括12个环振单元，其中第1环振单元～第6环振单元组成了第一环振，第7环振单元～第12环振单元组成了第二环振，每个环振单元有两对差分输入端口和一对差分输出端口，每一级环振单元的输出作为下一级环振单元的输入。
每一级环振单元的输出为下一级环振单元的输入，具体为：
第1环振单元的输出作为第2环振单元的一个输入，第2环振单元的输出作为第3环振单元的一个输入，以此类推，第5环振单元的输出作为第6环振单元的一个输入；第6环振单元的输出返回到第1环振单元，作为第1环振单元的一个输入；
第7环振单元的输出作为第8环振单元的一个输入，第8环振单元的输出作为第9环振单元的一个输入，以此类推，第11环振单元的输出作为第12环振单元的一个输入；第12环振单元的输出返回到第7环振单元，作为第7环振单元的一个输入。
每一个环振单元均有2组输入差分信号，其中1组来自第一环振，另一组来自第二环振。
对于第一环振，第i环振单元的输入来自第i-1环振单元的输出和第i+5环振单元的输出，i＝2,3,4,5,6；第1环振单元的输入来自第6环振单元的输出和第12环振单元的输出。
对于第二环振，第j环振单元的输入来自第j-1环振单元的输出和第j-7环振单元的输出，j＝8,9,10,11,12；第7环振单元的输入来自第6环振单元的输出和第12环振单元的输出。
环振单元的结构相同，均包括：P型MOS管MP1～MP8、N型MOS管MN1～MN6，其中MP1～MP8的源级连接VDD，MP1与MP4的栅极连接输入信号Vc1,MP5与MP8的栅极连接输入信号Vc2，MP2的栅极与其漏级短接并连接至MN1的漏极，该节点引出输出信号Vout-，MP3的栅极与其漏级短接后再与MP1的漏极、MN2的漏极连接在一起，该节点引出输出信号Vout+；
MP6的栅极与其漏级短接并与MP5的漏极、MN3的漏极连接在一起，该节点引出输出信号Vout-，MP7的栅极与其漏级短接并与MP8的漏极、MN4的漏极连接在一起，该节点引出输出信号Vout+；
MN1的源级与MN2的源级相连并接至MN5的漏极，MN1的栅极连接输入信号Vin+，MN2的栅极连接输入信号Vin-，MN5的栅极连接输入信号Vb，MN5的源级连接GND；MN3的源级与MN4的源级相连并接至MN6的漏极，MN3的栅极连接输入信号Vin+，MN4的栅极连接输入信号Vin-，MN6的栅极连接输入信号Vb，MN6的源级连接GND。
MN1的漏极引出的输出信号与MN3的漏极引出的输出信号合并输出，形成输出信号Vout-。
MN2的漏极引出的输出信号与MN4的漏极引出的输出信号合并输出，形成输出信号Vout+。
一种抗辐射PLL环路，该抗辐射PLL环路中采用所述的缓解SET效应的VCO环振电路。
本发明与现有技术相比的有益效果是：
(1)本发明在传统VCO的基础上进行改进，设计了一种交叉耦合型双环VCO，该结构使用双差分输入结构，使得每条环振电路可以抵消另一条环振在遭受SET时所产生的影响，可以有效的降低SET对VCO振荡频率的影响，提高了电路对SET的防护能力。
(2)本发明设计了一种4输入环振单元,每个环振单元由完全相同的两个差分电路组成，2个差分电路的输出正端与负端均短接在一起，当一个差分单元的输入端因SET脉冲而发生输出电平变化时，另一个差分电路仍然保持正常，可有效降低SET的影响。
附图说明
图1为伪差分VCO结构示意图；
图2为环振单元输入节点SET示意图；
图3为环振单元在经历SET时频率变化示意图；
图4为由VCO频率跳变引起的PLL失锁示意图；
图5为本发明双环振VCO结构图；
图6为本发明延时单元电路图；
图7为单环振电路SET示意图；
图8为单环振电路SET仿真示意图；
图9为单环振电路控制电压波形图；
图10为双环振电路SET示意图；
图11为双环振电路SET仿真示意图；
图12为PLL控制电压波形图；
图13为环振电路设计流程
具体实施方式
下面结合附图进一步说明本发明具体实施方式。
为了解决单环振链VCO的SET问题，本发明设计了一种交叉耦合的双环VCO，如图5所示。
该环振电路为双环振结构，包括第一环振(环振1/环振A/Ring A)和第二环振(环振2/环振B/Ring B)，当由于SET效应导致其中一个环振单元的差分输入信号发生变化时，由另一个环振所提供的差分输入仍保持正常。
更具体的，该VCO环振由12个环振单元(即图中的delay cell)组成，其中环振单元1～6组成了环振1，环振单元7～12组成了环振2。
每个环振单元有两对差分输入端口和一对差分输出端口，如图6所示。
每一级环振单元的输出为下一级环振单元的输入，故每一个环振单元均有2组输入差分信号，其中1组来自环振A，另一组来自环振B。
对于第一环振，第i环振单元的输入来自第i-1环振单元的输出和第i+5环振单元的输出，i＝2,3,4,5,6；第1环振单元的输入来自第6环振单元的输出和第12环振单元的输出。
对于第二环振，第j环振单元的输入来自第j-1环振单元的输出和第j-7环振单元的输出，j＝8,9,10,11,12；第7环振单元的输入来自第6环振单元的输出和第12环振单元的输出。
第1环振单元的输出作为第2环振单元的一个输入，第2环振单元的输出作为第3环振单元的一个输入，以此类推，第5环振单元的输出作为第6环振单元的一个输入；第6环振单元的输出返回到第1环振单元，作为第1环振单元的一个输入；
第7环振单元的输出作为第8环振单元的一个输入，第8环振单元的输出作为第9环振单元的一个输入，以此类推，第11环振单元的输出作为第12环振单元的一个输入；第12环振单元的输出返回到第7环振单元，作为第7环振单元的一个输入。
如图6所示，环振单元的结构相同，均包括：P型MOS管MP1～MP8、N型MOS管MN1～MN6，其中MP1～MP8的源级连接VDD，MP1与MP4的栅极连接输入信号Vc1,MP5与MP8的栅极连接输入信号Vc2，MP2的栅极与其漏级短接并连接至MN1的漏极，该节点引出输出信号Vout-，MP3的栅极与其漏级短接后再与MP1的漏极、MN2的漏极连接在一起，该节点引出输出信号Vout+；
MP6的栅极与其漏级短接并与MP5的漏极、MN3的漏极连接在一起，该节点引出输出信号Vout-，MP7的栅极与其漏级短接并与MP8的漏极、MN4的漏极连接在一起，该节点引出输出信号Vout+；
MN1的源级与MN2的源级相连并接至MN5的漏极，MN1的栅极连接输入信号Vin+，MN2的栅极连接输入信号Vin-，MN5的栅极连接输入信号Vb，MN5的源级连接GND；MN3的源级与MN4的源级相连并接至MN6的漏极，MN3的栅极连接输入信号Vin+，MN4的栅极连接输入信号Vin-，MN6的栅极连接输入信号Vb，MN6的源级连接GND。
MN1的漏极引出的输出信号与MN3的漏极引出的输出信号合并输出，形成输出信号Vout-。MN2的漏极引出的输出信号与MN4的漏极引出的输出信号合并输出，形成输出信号Vout+。
当环振单元输出的晶体管被单粒子击中时，下一级环振单元的电流控制管会直接关闭，尾电流发生较大的变化，降低环振电路的频率。本发明所设计的VCO电路，由于使用双环振结构，当由于SET效应导致某一对差分输入信号发生变化时，由另一条环振所提供的差分输入仍能保持正常。此时图5所示的环振单元中，尽管一条支路的尾电流发生改变，另一条支路的尾电路仍能保持正常，并减小由于受SET影响支路对环振单元带来的影响。
为比较单环振单元与交叉耦合环振单元在经历SET时频率的变化以及对PLL产生的影响，本发明实施例模拟了SET造成的瞬时脉冲，对两种电路分别进行了仿真。
如图13所示，环振电路设计流程设计流程如下
(1)针对VCO电路中的SET效应敏感点进行分析，通过在环振单元差分端口引入SET脉冲的方式对VCO的SET效应进行仿真，确定VCO振荡频率在SET效应下的变化情况。
(2)根据仿真结果，分析VCO频率跳变原因，确定VCO的SET重点防护部位，通过使用交叉冗余环振电路的方式进行缓解电路设计
(3)对电路进行SET、功能及性能仿真，将加固前、后的仿真结果进行对比，确保缓解电路的SET防护效果正确、有效。同时确认VCO在加固后其功能、性能仿真正确无误。
本发明在传统VCO的基础上进行改进，设计了一种交叉耦合型双环VCO，该结构使用双差分输入结构，使得每条环振电路可以抵消另一条环振在遭受SET时所产生的影响，可以有效的降低SET对VCO振荡频率的影响，提高了电路对SET的防护能力。
图7、8、9共同描述了SET效应对VCO振荡频率及PLL锁定状态的影响。其中，图7为SET效应产生的位置，图8为SET引起的VCO振荡频率变化，图9为VCO振荡频率变化而引起的PLL失锁。为对环振电路进行SET模拟仿真的示意图，环振单元1的负输出端被单粒子击中，产生了一个宽度为1ns的低脉冲。
使用本发明设计的交叉耦合VCO进行相同的仿真，如图10所示，SET发生在环振A的第一个环振单元负输出端，SET脉冲宽度同样被设定为1ns。
仿真结果如图11所示，第一个波形为VCO输出波形，第二个波形为第二级环振单元负输出端。在VCO经历SET后，对比正常波形与SET后的输出波形，双环型VCO的输出频率仅下降为原振荡频率的97％，该波形经过环路分频器后在鉴频鉴相器输入端形成的抖动可忽略不计，控制电压保持稳定状态，整个电路保持锁定，如图12所示。
本发明在传统VCO的基础上进行改进，设计了一种交叉耦合型双环VCO，该结构使用双差分输入结构，使得每条环振电路可以抵消另一条环振在遭受SET时所产生的影响，可以有效的降低SET对VCO振荡频率的影响，提高了电路对SET的防护能力。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
Claims (9)
1.一种缓解SET效应的VCO环振电路，其特征在于该环振电路为双环振结构，包括第一环振和第二环振，第一环振和第二环振中任一节点的输入均分别来自于第一环振和第二环振，当由于SET效应导致第一环振或第二环振中的任一节点输入电压发生跳变时，由另一个环振所提供的对应节点的输入电压保持正常；
该环振电路包括12个环振单元，其中第1环振单元～第6环振单元组成了第一环振，第7环振单元～第12环振单元组成了第二环振，每个环振单元有两对差分输入端口和一对差分输出端口，每一级环振单元的输出作为下一级环振单元的输入。
2.根据权利要求1所述的一种缓解SET效应的VCO环振电路，其特征在于：每一级环振单元的输出为下一级环振单元的输入，具体为：
第1环振单元的输出作为第2环振单元的一个输入，第2环振单元的输出作为第3环振单元的一个输入，以此类推，第5环振单元的输出作为第6环振单元的一个输入；第6环振单元的输出返回到第1环振单元，作为第1环振单元的一个输入；
第7环振单元的输出作为第8环振单元的一个输入，第8环振单元的输出作为第9环振单元的一个输入，以此类推，第11环振单元的输出作为第12环振单元的一个输入；第12环振单元的输出返回到第7环振单元，作为第7环振单元的一个输入。
3.根据权利要求1所述的一种缓解SET效应的VCO环振电路，其特征在于：每一个环振单元均有2组输入差分信号，其中1组来自第一环振，另一组来自第二环振。
4.根据权利要求3所述的一种缓解SET效应的VCO环振电路，其特征在于：对于第一环振，第i环振单元的输入来自第i-1环振单元的输出和第i+5环振单元的输出，i＝2,3,4,5,6；第1环振单元的输入来自第6环振单元的输出和第12环振单元的输出。
5.根据权利要求3所述的一种缓解SET效应的VCO环振电路，其特征在于：对于第二环振，第j环振单元的输入来自第j-1环振单元的输出和第j-7环振单元的输出，j＝8,9,10,11,12；第7环振单元的输入来自第6环振单元的输出和第12环振单元的输出。
6.根据权利要求1～5中任一项所述的一种缓解SET效应的VCO环振电路，其特征在于：环振单元的结构相同，均包括：P型MOS管MP1～MP8、N型MOS管MN1～MN6，其中MP1～MP8的源级连接VDD，MP1与MP4的栅极连接输入信号Vc1,MP5与MP8的栅极连接输入信号Vc2，MP2的栅极与其漏级短接并连接至MN1的漏极，该节点引出输出信号Vout-，MP3的栅极与其漏级短接后再与MP1的漏极、MN2的漏极连接在一起，该节点引出输出信号Vout+；
MP6的栅极与其漏级短接并与MP5的漏极、MN3的漏极连接在一起，该节点引出输出信号Vout-，MP7的栅极与其漏级短接并与MP8的漏极、MN4的漏极连接在一起，该节点引出输出信号Vout+；
MN1的源级与MN2的源级相连并接至MN5的漏极，MN1的栅极连接输入信号Vin+，MN2的栅极连接输入信号Vin-，MN5的栅极连接输入信号Vb，MN5的源级连接GND；MN3的源级与MN4的源级相连并接至MN6的漏极，MN3的栅极连接输入信号Vin+，MN4的栅极连接输入信号Vin-，MN6的栅极连接输入信号Vb，MN6的源级连接GND。
7.根据权利要求6所述的一种缓解SET效应的VCO环振电路，其特征在于：MN1的漏极引出的输出信号与MN3的漏极引出的输出信号合并输出，形成输出信号Vout-。
8.根据权利要求6所述的一种缓解SET效应的VCO环振电路，其特征在于：MN2的漏极引出的输出信号与MN4的漏极引出的输出信号合并输出，形成输出信号Vout+。
9.一种抗辐射PLL环路，其特征在于：该抗辐射PLL环路中采用如权利要求1～5中任一项所述的缓解SET效应的VCO环振电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811102791.3A CN109257042B (zh) | 2018-09-20 | 2018-09-20 | 一种缓解set效应的vco环振电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811102791.3A CN109257042B (zh) | 2018-09-20 | 2018-09-20 | 一种缓解set效应的vco环振电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109257042A CN109257042A (zh) | 2019-01-22 |
| CN109257042B true CN109257042B (zh) | 2022-08-12 |
Family
ID=65047583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811102791.3A Active CN109257042B (zh) | 2018-09-20 | 2018-09-20 | 一种缓解set效应的vco环振电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109257042B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105515577A (zh) * | 2015-12-29 | 2016-04-20 | 中国科学院电子学研究所 | 一种抗set的加固环形振荡器 |
| CN105553449A (zh) * | 2015-12-31 | 2016-05-04 | 苏州芯动科技有限公司 | 摆率自校准驱动电路、驱动器摆率校准电路及其校准方法 |
| CN106849943A (zh) * | 2016-12-21 | 2017-06-13 | 西安空间无线电技术研究所 | 一种缓解set效应的vco偏置电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327197B2 (en) * | 2005-10-20 | 2008-02-05 | Honeywell International, Inc. | Radiation hardened phase locked loop |
| US8633749B2 (en) * | 2012-05-09 | 2014-01-21 | Aeroflex Colorado Springs Inc. | Phase-locked loop (PLL) fail-over circuit technique and method to mitigate effects of single-event transients |
-
2018
- 2018-09-20 CN CN201811102791.3A patent/CN109257042B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105515577A (zh) * | 2015-12-29 | 2016-04-20 | 中国科学院电子学研究所 | 一种抗set的加固环形振荡器 |
| CN105553449A (zh) * | 2015-12-31 | 2016-05-04 | 苏州芯动科技有限公司 | 摆率自校准驱动电路、驱动器摆率校准电路及其校准方法 |
| CN106849943A (zh) * | 2016-12-21 | 2017-06-13 | 西安空间无线电技术研究所 | 一种缓解set效应的vco偏置电路 |
Non-Patent Citations (2)
| Title |
|---|
| A radiation-hardened-by-design technique for suppressing SET in charge pump of PLL frequency synthesizer;HAN BenGuang等;《Science China(Technological Sciences)》;20130201(第02期);337-341 * |
| 锁相环电路中压控振荡器的SET响应研究;秦军瑞等;《计算机工程与科学》;20110215(第02期);121-125 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109257042A (zh) | 2019-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7400183B1 (en) | Voltage controlled oscillator delay cell and method | |
| US8138843B2 (en) | Gated ring oscillator for a time-to-digital converter with shaped quantization noise | |
| CN103346784B (zh) | 一种用于锁相环的匹配型电荷泵电路 | |
| CN104316860B (zh) | 一种基于pll‑vco的高准度老化监测器 | |
| Zhang et al. | A high performance NMOS-switch high swing cascode charge pump for phase-locked loops | |
| CN212969591U (zh) | 电子装置、电子电路和电子系统 | |
| Tan et al. | A dual-loop clock and data recovery circuit with compact quarter-rate CMOS linear phase detector | |
| Jung et al. | A radiation-hardened-by-design phase-locked loop using feedback voltage controlled oscillator | |
| KR100905440B1 (ko) | 클럭 동기화 회로와 그의 구동 방법 | |
| US6100769A (en) | Differential delay circuit for a voltage-controlled oscillator | |
| CN101610082B (zh) | 应用于锁相环中的源极开关型电荷泵 | |
| Xu et al. | Offset-corrected 5GHz CMOS dynamic comparator using bulk voltage trimming: Design and analysis | |
| CN109257042B (zh) | 一种缓解set效应的vco环振电路 | |
| CN109547018A (zh) | 一种具有抗辐照功能的多偏置压控振荡器 | |
| CN109936362B (zh) | 一种应用于频率合成器的电荷泵 | |
| Jia | A delay-locked loop for multiple clock phases/delays generation | |
| CN111510130A (zh) | 一种能够用于同步cot模式开关电源开关频率的锁相环电路 | |
| Zhang et al. | A see insensitive cml voltage controlled oscillator in 65nm cmos | |
| WO2020232726A1 (zh) | 一种锁相环 | |
| CN108614914B (zh) | 一种模拟电路抗单粒子瞬态效应的系统级加固方法 | |
| Chen et al. | A radiation-tolerant ring oscillator phase-locked loop in 0.13 µm CMOS | |
| CN109560813B (zh) | 一种具有抗辐照功能的交叉耦合压控振荡器 | |
| Akhter et al. | An area efficient low power phase-frequency detector for pll applications | |
| KR100355413B1 (ko) | 데이타 통신시스템에 있어서 클럭 및 데이타 복원회로 | |
| Dolt et al. | A Comparison of 25GHz-LC-VCO Circuit Topologies for SEU Mitigation in 22nm FinFET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |