CN108596822A - 数据存储方法、装置及图像处理系统 - Google Patents
数据存储方法、装置及图像处理系统 Download PDFInfo
- Publication number
- CN108596822A CN108596822A CN201810374432.7A CN201810374432A CN108596822A CN 108596822 A CN108596822 A CN 108596822A CN 201810374432 A CN201810374432 A CN 201810374432A CN 108596822 A CN108596822 A CN 108596822A
- Authority
- CN
- China
- Prior art keywords
- sram
- data
- written
- data group
- lut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/0007—Image acquisition
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
本申请公开了一种数据存储方法、装置及图像处理系统，属于数据存储技术领域。所述方法用于图像处理系统中的存储单元，图像处理系统还包括：数据通路和显示查找表LUT单元，且存储单元与LUT单元通过数据通路连接，所述方法包括：确定LUT单元中的n个静态随机存取存储器SRAM，n≥2；获取待写入每个SRAM的数据组；通过数据通路将待写入n个SRAM的n个数据组依次写入LUT单元，以将每个数据组写入其待写入的SRAM；其中，传输n个数据组中每个数据组所需的位宽均小于或者等于数据通路的位宽。本申请解决了无法通过目前的数据通路将较大数据量的数据写入LUT单元的问题。本申请用于存储数据。
Description
技术领域
本申请涉及数据存储技术领域，特别涉及一种数据存储方法、装置及图像处理系统。
背景技术
随着图像处理技术的发展，显示查找表(英文：look-up-table；简称：LUT)单元在图像处理中的应用越来越广。
在使用LUT单元对图像进行处理前，需要通过数据通路向LUT单元中写入数据。相关技术中，数据通路具有固定的位宽(如10比特)，也即是该数据通路中一次能传输的最大数据量为10比特。
若需要向LUT单元中写入的数据量较大，则向LUT单元写入数据所需的数据通路的位宽较大。因此，亟需一种适用于通过目前的数据通路将较大数据量的数据写入LUT单元的方法。
发明内容
本申请提供了一种数据存储方法、装置及图像处理系统，可以解决无法通过目前的数据通路将较大量的数据写入LUT单元的问题。所述技术方案如下：
一方面，提供了一种数据存储方法，用于图像处理系统中的存储单元，所述图像处理系统还包括：数据通路和显示查找表LUT单元，且所述存储单元与所述LUT单元通过所述数据通路连接，所述方法包括：
确定所述LUT单元中的n个静态随机存取存储器SRAM，n≥2；
获取待写入每个SRAM的数据组；
通过所述数据通路将待写入所述n个SRAM的n个数据组依次写入所述LUT单元，以将每个数据组写入其待写入的SRAM；
其中，传输所述n个数据组中每个数据组所需的位宽均小于或者等于所述数据通路的位宽。
可选的，在所述通过所述数据通路将待写入所述n个SRAM的n个数据组依次写入所述LUT单元之后，所述方法还包括：
通过所述数据通路依次读取所述n个SRAM中存储的数据组；
判断从所述每个SRAM中读取到的数据组是否与待写入所述每个SRAM的数据组相同；
在从任一SRAM中读取到的数据组与待写入所述任一SRAM的数据组不同时，通过所述数据通路将待写入所述任一SRAM的数据组重新写入所述任一SRAM。
可选的，所述图像处理系统还包括：控制单元，所述获取待写入每个SRAM的数据组，包括：
接收所述控制单元发送的写使能信号，所述写使能信号用于指示目标SRAM，所述目标SRAM为所述n个SRAM中的任一SRAM；根据所述写使能信号从所述预设数据库中获取待写入所述目标SRAM的目标数据组；
通过所述数据通路将待写入所述n个SRAM的n个数据组依次写入所述LUT单元，包括：
接收所述控制单元在从所述预设数据库中获取所述目标数据组后，发送的写通用控制信号，所述写通用控制信号用于指示向SRAM的第一地址中写入所述目标数据组；根据所述写通用控制信号与所述写使能信号，通过所述数据通路将待写入所述目标SRAM的目标数据组写入所述目标SRAM中的所述第一地址。
可选的，通过所述数据通路依次读取所述n个SRAM中存储的数据组，包括：接收所述控制单元发送的读使能信号，所述读使能信号用于指示所述目标SRAM；
接收所述控制单元发送的读通用控制信号，所述读通用控制信号用于指示读取SRAM的所述第一地址中存储的数据组；根据所述读使能信号与所述读通用控制信号，读取所述目标SRAM的所述第一地址中存储的数据组。
可选的，所述LUT单元用于对图像进行广色域WCG处理。
可选的，所述数据通路的位宽为10比特。
另一方面，提供了一种数据存储装置，用于图像处理系统中的存储单元，所述图像处理系统还包括：数据通路和显示查找表LUT单元，且所述存储单元与所述LUT单元通过所述数据通路连接，所述数据存储装置包括：
确定模块，用于确定所述LUT单元中的n个静态随机存取存储器SRAM，n≥2；
获取模块，用于获取待写入每个SRAM的数据组；
第一写入模块，用于通过所述数据通路将待写入所述n个SRAM的n个数据组依次写入所述LUT单元，以将每个数据组写入其待写入的SRAM；
其中，传输所述n个数据组中每个数据组所需的位宽均小于或者等于所述数据通路的位宽。
可选的，所述数据存储装置还包括：
读取模块，用于通过所述数据通路依次读取所述n个SRAM中存储的数据组；
判断模块，用于判断从所述每个SRAM中读取到的数据组是否与待写入所述每个SRAM的数据组相同；
第二写入模块，用于在从任一SRAM中读取到的数据组与待写入所述任一SRAM的数据组不同时，通过所述数据通路将待写入所述任一SRAM的数据组重新写入所述任一SRAM。
可选的，所述图像处理系统还包括：控制单元，所述获取模块还用于：
接收所述控制单元发送的写使能信号，所述写使能信号用于指示目标SRAM，所述目标SRAM为所述n个SRAM中的任一SRAM；
根据所述写使能信号从所述预设数据库中获取待写入所述目标SRAM的目标数据组；
所述第一写入模块还用于：
接收所述控制单元在从所述预设数据库中获取所述目标数据组后，发送的写通用控制信号，所述写通用控制信号用于指示向SRAM的第一地址中写入所述目标数据组；
根据所述写通用控制信号与所述写使能信号，通过所述数据通路将待写入所述目标SRAM的目标数据组写入所述目标SRAM中的所述第一地址。
可选的，所述读取模块还用于：
接收所述控制单元发送的读使能信号，所述读使能信号用于指示所述目标SRAM；
接收所述控制单元发送的读通用控制信号，所述读通用控制信号用于指示读取SRAM的所述第一地址中存储的数据组；
根据所述读使能信号与所述读通用控制信号，读取所述目标SRAM中的所述第一地址中存储的数据组。
可选的，所述LUT单元用于对图像进行广色域WCG处理。
可选的，所述数据通路的位宽为10比特。
再一方面，提供了一种图像处理系统，所述图像处理系统包括存储单元、数据通路和LUT单元，且所述存储单元与所述LUT单元通过所述数据通路连接，所述存储单元包括上述数据存储装置。
本申请提供的技术方案带来的有益效果是：
本申请提供了一种数据存储方法、装置及图像处理系统，在该数据存储方法中，存储单元可以确定LUT单元中的n个SRAM，并获取待写入每个SRAM的数据组；接着通过数据通路将待写入n个SRAM的n个数据组依次写入LUT单元，以将每个数据组写入其待写入的SRAM；且传输n个数据组中每个数据组所需的位宽均小于或者等于数据通路的位宽。这样一来，即使将较多数据写入LUT单元需要的位宽大于数据通路具有的位宽，也可以将待写入n个SRAM的n个数据组中依次写入每个数据组待写入的SRAM，实现了通过现有的数据通路将较大数据量的数据写入LUT单元。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种图像处理系统的示意图；
图2是本发明实施例提供的一种数据存储方法的流程图；
图3是本发明实施例提供的另一种数据存储方法的流程图；
图4是本发明实施例提供的一种图像处理的示意图；
图5是本发明实施例提供的一种数据存储装置的结构示意图；
图6是本发明实施例提供的另一种数据存储装置的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
随着图像处理技术的发展，越来越多的应用LUT单元对图像进行处理。若要使用LUT单元对图像进行处理，则需要提前通过数据通路向LUT单元中写入数据。图1示出了一种图像处理系统的示意图，如图1所示，该图像处理系统10可以包括控制单元101、存储单元102、数据通路103以及LUT单元104。存储单元102与LUT单元104通过数据通路103连接，存储单元102可以接收控制单元101发送的控制信号，并根据该控制信号将待存储入LUT单元104的数据通过数据通道103写入LUT单元104。
如今显示屏的分辨率越来越高，如显示分辨率可以为4K2K(4K2K是一种高清显示分辨率的简称，4K2K能达到3840×2160的物理分辨率)。在该分辨率的显示屏上显示图像时需要通过LUT单元对图像进行处理，且在对图像进行处理之前需通过数据通路将大量的数据写入该LUT单元，但是目前的数据通路具有的位宽较小，难以通过该数据通路向LUT单元中写入大量数据。本发明实施例提供了一种数据存储方法，可以通过目前的数据通路将较大数据量的数据写入LUT单元。
图2是本发明实施例提供的一种数据存储方法的流程图。该数据存储方法可以用于图1所示的图像处理系统中的存储单元，如图2所示，该数据存储方法可以包括：
步骤201、确定LUT单元中的n个静态随机存取存储器SRAM，n≥2。
其中，静态随机存取存储器的英文为：Static Random-Access Memory，简称SRAM。
步骤202、获取待写入每个SRAM的数据组。
步骤203、通过数据通路将待写入n个SRAM的n个数据组依次写入LUT单元，以将每个数据组写入其待写入的SRAM。
其中，传输该n个数据组中每个数据组所需的位宽均小于或者等于数据通路的位宽。示例的，该数据通路的位宽可以为10比特，且以下均以该数据通路的位宽为10比特为例。
综上所述，本发明实施例提供的数据存储方法中，存储单元按照预设划分方式将LUT单元分为n个SRAM，并获取待写入每个SRAM的数据组；接着通过数据通路将待写入n个SRAM的n个数据组依次写入LUT单元，以将每个数据组写入其待写入的SRAM；且传输n个数据组中每个数据组所需的位宽均小于或者等于数据通路的位宽。这样一来，即使将较多数据写入LUT单元需要的位宽大于数据通路具有的位宽，也可以将待写入n个SRAM的n个数据组中依次写入每个数据组待写入的SRAM，实现了通过现有的数据通路将较大数据量的数据写入LUT单元。
图3是本发明实施例提供的另一种数据存储方法的流程图。该数据存储方法可以用于图1所示的图像处理系统中的存储单元，如图3所示，该数据存储方法可以包括：
步骤301、确定LUT单元中的n个SRAM。执行步骤302。
若存储单元需要将初始数据存储入LUT单元，则可以首先按照预设划分方式将该LUT单元分为n个SRAM，n≥2，该预设划分方式与该LUT单元的用途相关，且传输该n个数据组中任一数据组所需的位宽均小于或者等于图像处理系统中数据通路的位宽。
示例的，LUT单元可以用于对图像进行广色域(英文：Wide Color Gamut；简称：WCG)处理，如色彩保真(英文：Color-safe)处理和色域压缩(英文：Gamut Compression)处理，对图像进行处理也即是对图像中的每个像素点均进行处理。存储单元可以先将LUT单元按照预设划分方式分为m个LUT，m≥2。如根据LUT单元的四种用途将LUT单元分为：第一LUT、第二LUT、第三LUT和第四LUT，此时m＝4。其中，第一LUT与第二LUT用于对图像的每个像素点进行立方体插值处理，第三LUT用于对图像的每个像素点进行色度调整，第四LUT用于对图像中的每个像素点进行灰度调整。然后可以确定每个LUT包括的多个SRAM，以确定LUT单元中的n个SRAM。示例的，下表1示出了一种LUT单元中的每个LUT所包括的SRAM的情况。每个LUT包括的SRAM的个数可以为：使用该LUT对一个像素点进行处理时所需的参考像素点的个数*4(可同时处理的像素点个数)*3(RGB三通道)，需要说明的是，本发明实施例仅以将LUT单元按照预设划分方式分为4个LUT为例，实际应用中也可以将LUT单元按照预设划分方式分为3个LUT或者5个LUT。表1中仅以“对每个像素点进行处理时所需的参考像素点数为8为例，并且本发明实施例以通过LUT单元可以同时对图像的4个像素点进行处理为例。
如表1所示，第一LUT可以包括96个RF1_729_12类型的SRAM，第二LUT也可以包括96个RF1_729_12类型的SRAM，第三LUT可以包括12个RF1_1024_12类型的SRAM，第四LUT可以包括12个RF1_512_10类型的SRAM。其中，RF1_729_12类型的SRAM表示深度为729，数据宽度为12比特的单端口SRAM，RF1_1024_12类型的SRAM表示深度为1024，数据宽度为12比特的单端口SRAM，RF1_512_10类型的SRAM表示深度为512，数据宽度为10比特的单端口SRAM。
表1
| 第一LUT | 第二LUT | 第三LUT | 第四LUT | |
| 类型 | RF1_729_12 | RF1_729_12 | RF1_1024_12 | RF1_512_10 |
| 所需像素点数 | 8 | 8 | 1 | 1 |
| 个数 | 8*4*3＝96 | 8*4*3＝96 | 1*4*3＝12 | 1*4*3＝12 |
步骤302、从预设数据库中获取待写入每个SRAM的数据组。执行步骤303。
需要说明的是，存储单元从预设数据库中获取待写入每个SRAM的数据组，则需要基于图1所示的图像处理系统中的控制单元发送的写使能信号，也即在步骤302之前，控制单元可以从预设数据库中获取待写入每个SRAM的数据组，且向存储单元发送每个SRAM对应的写使能信号，如目标SRAM为n个SRAM中的任一SRAM，目标SRAM对应的写使能信号用于指示目标SRAM；然后存储组件可以根据该写使能信号获取待写入该目标SRAM的目标数据组。
需要说明的是，存储单元可以根据当前待写入的SRAM的用途或者功能，在预设数据库中获取待写入该SRAM中的数据组，或者，存储单元也可以根据当前待写入的SRAM的用途或功能，根据算法生成待写入该SRAM中的数据组。
示例的，假设采用第一LUT和第二LUT对每个像素点进行处理时均需要8个参考像素点，采用第三LUT和第四LUT对每个像素点进行处理时均需要一个参考像素点(该参考像素点也即该每个像素点本身)，则第一LUT与第二LUT均可以包括8个SRAM。该8个SRAM与该8个参考像素点一一对应，第三LUT与第四LUT均包括3个SRAM，该3个SRAM分别对应该一个参考像素点的红(英文：Red；简称：R)、绿(英文：green；简称：G)、蓝(英文：blue；简称：B)三基色，写使能信号可以用10个比特位表示。
下表2示出了写使能信号与第一LUT的对应关系以及写使能信号与第二LUT的对应关系，下表3示出了写使能信号与第三LUT的对应关系以及写使能信号与第四LUT的对应关系。下表2中用“A1”表示“SRAM对应的参考像素点”，下表3中用“A2”表示“SRAM对应的参考像素点的RGB三基色”。
示例的，写使能信号的10个比特位中的前m个比特位与m个LUT一一对应，当某一LUT对应的比特位的值为1时，写使能信号可以用于指示该LUT。假设，cpu_tab_ctl[X]＝1表示第(X+1)个比特位的值为1，则cpu_tab_ctl[0]＝1表示写使能信号用于指示第一LUT，cpu_tab_ctl[1]＝1表示写使能信号用于指示第二LUT，cpu_tab_ctl[2]＝1表示写使能信号用于指示第三LUT，cpu_tab_ctl[3]＝1表示写使能信号用于指示第四LUT。
写使能信号的10个比特位中的第5个比特位到第7个比特位具有八种状态，分别为：000、001、010、011、100、101、110和111。这8种状态用于表示第5个比特位到第7个比特位的8种值，分别为：0、1、2、3、4、5、6或7，该8种状态可以依次用于表示像素点0、像素点1、像素点2、像素点3、像素点4、像素点5、像素点6和像素点7对应的SRAM。假设，cpu_tab_ctl[b：a]的值表示第(a+1)个比特位到第(b+1)个比特位的值，则cpu_tab_ctl[6：4]＝0表示写使能信号用于指示像素点0对应的SRAM，cpu_tab_ctl[6：4]＝1表示写使能信号用于指示像素点1对应的SRAM；依此类推，可以确定cpu_tab_ctl[6：4]的所有值与写使能信号用于指示的SRAM的对应关系，本发明实施例在此不做赘述。
写使能信号的10个比特位中的第9个比特位到第10个比特位具有00、01、10和11这4种状态，该4种状态依次用于表示第9个比特位到第10个比特位4种值，分别为0、1、2或3，这4种状态中的3种状态可以分别用于表示R、G、B这三基色分别对应的三个SRAM。如00表示R基色对应的SRAM、01表示G基色对应的SRAM、10表示B基色对应的SRAM。假设，cpu_tab_ctl[b：a]的值表示第(a+1)个比特位到第(b+1)个比特位的值，则cpu_tab_ctl[9：8]＝0表示写使能信号用于指示R基色对应的SRAM，cpu_tab_ctl[9：8]＝1表示写使能信号用于指示G基色对应的SRAM，cpu_tab_ctl[9：8]＝2表示写使能信号用于指示B基色对应的SRAM。
示例的，表2中cpu_tab_ctl[0]＝1且cpu_tab_ctl[6:4]＝0表示写使能信号用于指示第一LUT中像素点0对应的SRAM，cpu_tab_ctl[0]＝1且cpu_tab_ctl[6:4]＝1表示写使能信号用于指示第一LUT中像素点1对应的SRAM，以此类推，本发明实施例在此不做赘述。表3中cpu_tab_ctl[2]＝1且cpu_tab_ctl[9:8]＝0表示第三LUT中写使能信号用于指示R基色对应的SRAM，cpu_tab_ctl[2]＝1且cpu_tab_ctl[9:8]＝1表示第三LUT中写使能信号用于指示G基色对应的SRAM，以此类推，本发明实施例在此不做赘述。
表2
表3
步骤303、通过数据通路将待写入n个SRAM的n个数据组依次写入LUT单元，以将每个数据组写入其待写入的SRAM。执行步骤304。
若存储单元需要通过数据通路向LUT单元中写入数据组，则需要基于控制单元发送的写通用控制信号，也即在步骤303之前，存储单元需要接收控制单元发送的写通用控制信号。该写通用控制信号可以用于指示存储单元向SRAM的第一地址中写入目标数据组，该第一地址可以指示任一SRAM中的任一地址。示例的，该第一地址可以指示当前待写入数据组的待存储地址，存储单元每次通过数据通路向LUT单元中写入数据组之前，控制单元均需向存储单元发送写通用控制信号与写使能信号，然后存储单元才可以根据该写通用控制信号与写使能信号，通过数据通路将当前需要写入待存储SRAM中的数据组写入该待存储SRAM的待存储地址中，直至通过数据通路依次将n个数据组均写入LUT单元中。
示例的，该写通用控制信号可以包括：信号cpu_wr_tab、信号cpu_wdata_tab以及信号cpu_addr_tab[9:0]，信号cpu_wr_tab用于指示存储单元对LUT单元进行写操作，信号cpu_wdata_tab用于指示写入目标数据组，信号cpu_addr_tab[9:0]用于指示SRAM中的第一地址。每个SRAM中均可以有依次排布的1024个地址用于存储数据，信号cpu_addr_tab[9:0]共可以有1024个值，该1024个值可以为0至1023的整数，该1024个值可以分别与该1024个地址对应。如cpu_addr_tab[9:0]＝0可以指示SRAM中的第一个地址，cpu_addr_tab[9:0]＝1可以指示SRAM中的第二个地址。
需要说明的是，相关技术中数据通路的位宽为10比特，假设直接将初始数据写入LUT单元所需的位宽为18比特，该位宽大于数据通路的位宽以使得存储单元无法将初始数据写入LUT单元中。
而本发明实施例中，传输n个数据组中每个数据组所需的位宽均小于或者等于该数据通路的位宽，因此可以通过现有的数据通路将n个数据组中每个数据组写入其对应的SRAM，也即是本发明实施例复用了数据通路将待写入LUT单元的n个数据组分时写入LUT单元中的n个SRAM，且每个数据组写入其待写入的SRAM。
另外，存储单元在将数据写入表1示出的第一LUT与第二LUT所包括的RF1_729_12类型的SRAM时，一次可写入的数据量为12比特。可选的，第一LUT与第二LUT中的至少一个LUT所包括的RF1_729_12类型的SRAM可以改为RF1_729_36类型的SRAM，如将第一LUT包括的96个RF1_729_12类型的SRAM改为32个RF1_729_36类型的SRAM。此时存储单元将数据写入第一LUT中的SRAM中时一次写入的数据量为36比特，这样一来可以减少存储单元将数据写入SRAM的时间，也即是增快了将n个数据组存储入LUT单元的速度，且n的个数也发生了改变。需要说明的是，本发明实施例以仅将第一LUT包括的SRAM的类型改变为RF1_729_36类型为例，实际应用中，也可以仅将第二LUT包括的SRAM的类型改变为RF1_729_36类型，或者同时将第一LUT与第二LUT包括的SRAM的类型改变为RF1_729_36类型，本发明实施例在此不做限定。
步骤304、通过数据通路依次读取n个SRAM中存储的数据组。执行步骤305。
存储单元在通过数据通路将待写入n个SRAM的n个数据组依次写入LUT单元之后，为了验证写入该LUT单元中的数据是否正确，可以再通过数据通路依次读取n个SRAM中存储的数据组。
示例的，存储单元在通过数据通路将n个数据组依次写入LUT单元之后，可以接收控制单元发送的读使能信号与读通用控制信号，该读使能信号用于指示目标SRAM，该读通用控制信号用于指示存储单元读取SRAM的第一地址中中存储的数据组。然后，存储单元可以根据读使能信号与读通用控制信号通过数据通路读取目标SRAM的第一地址中存储的数据组，进而实现通过数据通路依次读取n个SRAM中存储的数据组。
该读通用控制信号可以包括：信号cpu_rd_tab、信号cpu_rdata_tab以及信号cpu_addr_tab[9:0]，信号cpu_rd_tab用于指示存储单元对LUT单元进行读取操作，信号cpu_rdata_tab用于指示目标数据组，信号cpu_addr_tab[9:0]用于指示SRAM中的第一地址。
步骤305、判断从每个SRAM中读取到的数据组是否与待写入该每个SRAM的数据组相同。若从每个SRAM中读取到的数据组与待写入该每个SRAM的数据组相同，则执行步骤306；若从任一SRAM中读取到的数据组与待写入该任一SRAM的数据组不同，则执行步骤307。
需要说明的是，若从某SRAM中读取到的数据组与待写入该SRAM中的数据组不同，则存储单元可以记录该SRAM，并将该SRAM确定为重写SRAM。
步骤306、确定将待写入LUT单元的n个数据成功写入LUT单元。
步骤307、通过数据通路依次将待写入重写SRAM的数据组重新写入其对应的SRAM。执行步骤304。
需要说明的是，步骤307的写入过程可以参考步骤303的过程，本发明实施例在此不做赘述。
本发明实施例提供的数据存储方法中，存储单元可以确定LUT单元中的n个SRAM，然后获取待写入每个SRAM的数据组，并通过数据通路依次将待写入n个SRAM的n个数据组依次写入LUT单元，且使得每个数据组写入其对应的SRAM。接着，存储单元可以再通过数据通路依次读取n个SRAM中存储的数据组，并判断从每个SRAM读取到的数据组与待写入该每个SRAM的数据组是否相同。若从每个SRAM读取到的数据组与待写入该每个SRAM的数据组均相同，则确定待写入LUT单元的n个数据组成功存储入LUT单元；若在任一SRAM中读取到的数据组与待写入该任一SRAM的数据组不同，则通过数据通路重新将待写入该任一SRAM的数据组写入该任一SRAM，且重复读取步骤与判断步骤，直至确定待写入LUT单元的n个数据组成功存储入LUT单元为止。
综上所述，本发明实施例提供的数据存储方法中，存储单元确定LUT单元中的n个SRAM，并获取待写入每个SRAM的数据组；接着通过数据通路将待写入n个SRAM的n个数据组依次写入LUT单元，以将每个数据组写入其待写入的SRAM；且传输n个数据组中每个数据组所需的位宽均小于或者等于数据通路的位宽。这样一来，即使将较多数据写入LUT单元需要的位宽大于数据通路具有的位宽，也可以将待写入n个SRAM的n个数据组中依次写入每个数据组待写入的SRAM，实现了通过现有的数据通路将较大数据量的数据写入LUT单元。
图像处理系统可以通过LUT单元对图像进行处理。在图像处理系统通过上述的LUT单元对分辨率较大的图像进行处理时，需要对该图像中的每个像素点均进行处理。由于图像的分辨率较大，图像包含的像素点较多，则对图像进行处理时可以采用4个图像处理通道对图像进行处理，也即是可以同时对四个像素点进行处理，以提高图像的处理速度。
假设需要对图像进行WCG处理，如在进行广色域和普通色域之间的色彩转换时对图像色彩保真和色域压缩，则可以执行上述方法将进行WCG处理所需的数据存储入LUT单元。在图像处理系统对任一像素点进行处理时，请参考图4，可以先根据LUT单元中的第一LUT中存储的数据与第二LUT中存储的数据，对该像素点进行立方体插值处理。然后对立方体插值处理后的像素点进行色彩保真及色域压缩处理，接着根据第三LUT中存储的数据对色彩保真及色域压缩处理后的该像素点进行色度调整。之后根据第四LUT中存储的数据对色度调整后的该像素进行灰度调整，进而完成对该像素点的WCG处理。图像处理系统可以对图像中的每个像素点均进行上述处理，以实现对该图像的WCG处理。
图5是本发明实施例提供的一种数据存储装置的结构示意图。该数据存储装置可以用于图1所示的图像处理系统中的存储单元，如图5所示，数据存储装置60可以包括：
确定模块601，确定LUT单元中的n个SRAM，n≥2；
获取模块602，用于获取待写入每个SRAM的数据组；
第一写入模块603，用于通过数据通路将待写入n个SRAM的n个数据组依次写入LUT单元，以将每个数据组写入其待写入的SRAM；
其中，传输n个数据组中每个数据组所需的位宽均小于或者等于数据通路的位宽。
综上所述，本发明实施例提供的数据存储装置中，确定模块确定LUT单元中的n个SRAM，获取模块获取待写入每个SRAM的数据组；接着第一写入模块通过数据通路将待写入n个SRAM的n个数据组依次写入LUT单元，以将每个数据组写入其待写入的SRAM；且传输n个数据组中每个数据组所需的位宽均小于或者等于数据通路的位宽。这样一来，即使将较多数据写入LUT单元需要的位宽大于数据通路具有的位宽，第一写入模块也可以将待写入n个SRAM的n个数据组中依次写入每个数据组待写入的SRAM，实现了通过现有的数据通路将较大数据量的数据写入LUT单元。
图6是本发明实施例提供的另一种数据存储装置的结构示意图。该数据存储装置可以用于图1所示的图像处理系统中的存储单元，如图6所示，在图5的基础上，数据存储装置60还可以包括：
读取模块604，用于通过数据通路依次读取n个SRAM中存储的数据组；
判断模块605，用于判断从每个SRAM中读取到的数据组是否与待写入该每个SRAM的数据组相同；
第二写入模块606，用于在从任一SRAM中读取到的数据组与待写入该任一SRAM的数据组不同时，通过数据通路将待写入该任一SRAM的数据组重新写入该任一SRAM。
可选的，图像处理系统还包括：控制单元，获取模块602还用于：
接收控制单元发送的写使能信号，写使能信号用于指示目标SRAM，目标SRAM为n个SRAM中的任一SRAM；根据写使能信号从预设数据库中获取待写入目标SRAM的目标数据组；
第一写入模块603还用于：
接收控制单元在从预设数据库中获取目标数据组后，发送的写通用控制信号，写通用控制信号用于指示向SRAM的第一地址中写入目标数据组；根据写通用控制信号与写使能信号，通过数据通路将待写入目标SRAM的数据组写入目标SRAM中的第一地址。
可选的，读取模块604还用于：
接收控制单元发送的读使能信号，读使能信号用于指示目标SRAM；接收控制单元发送的读通用控制信号，读通用控制信号用于指示读取SRAM的第一地址中存储的数据组；根据读使能信号与读通用控制信号，读取目标SRAM的第一地址中存储的数据组。
可选的，LUT单元用于对图像进行广色域WCG处理，数据通路的位宽为10比特。
综上所述，本发明实施例提供的数据存储装置中，确定模块按照预设划分方式确定LUT单元中的n个SRAM，获取模块获取待写入每个SRAM的数据组；接着第一写入模块通过数据通路将待写入n个SRAM的n个数据组依次写入LUT单元，以将每个数据组写入其待写入的SRAM；且传输n个数据组中每个数据组所需的位宽均小于或者等于数据通路的位宽。这样一来，即使将较多数据写入LUT单元需要的位宽大于数据通路具有的位宽，第一写入模块也可以将待写入n个SRAM的n个数据组中依次写入每个数据组待写入的SRAM，实现了通过现有的数据通路将较大数据量的数据写入LUT单元。
本发明实施例还提供了一种图像处理系统，该图像处理系统可以为图1所示的图像处理系统10，该图像处理系统可以包括存储单元、数据通路以及LUT单元，该存储单元可以为上述数据存储装置。可选的，请继续参考图1，该图像处理系统还可以包括控制单元。
需要说明的是：上述实施例提供的数据存储装置在存储数据时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将数据存储装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。
需要说明的是，本发明实施例提供的方法实施例能够与相应的装置实施例相互参考，本发明实施例对此不做限定。本发明实施例提供的方法实施例步骤的先后顺序能够进行适当调整，步骤也能够根据情况进行相应增减，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本申请的保护范围之内，因此不再赘述。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (13)
1.一种数据存储方法，其特征在于，用于图像处理系统中的存储单元，所述图像处理系统还包括：数据通路和显示查找表LUT单元，且所述存储单元与所述LUT单元通过所述数据通路连接，所述方法包括：
确定所述LUT单元中的n个静态随机存取存储器SRAM，n≥2；
获取待写入每个SRAM的数据组；
通过所述数据通路将待写入所述n个SRAM的n个数据组依次写入所述LUT单元，以将每个数据组写入其待写入的SRAM；
其中，传输所述n个数据组中每个数据组所需的位宽均小于或者等于所述数据通路的位宽。
2.根据权利要求1所述的方法，其特征在于，在所述通过所述数据通路将待写入所述n个SRAM的n个数据组依次写入所述LUT单元之后，所述方法还包括：
通过所述数据通路依次读取所述n个SRAM中存储的数据组；
判断从所述每个SRAM中读取到的数据组是否与待写入所述每个SRAM的数据组相同；
在从任一SRAM中读取到的数据组与待写入所述任一SRAM的数据组不同时，通过所述数据通路将待写入所述任一SRAM的数据组重新写入所述任一SRAM。
3.根据权利要求2所述的方法，其特征在于，所述图像处理系统还包括：控制单元，所述获取待写入每个SRAM的数据组，包括：
接收所述控制单元发送的写使能信号，所述写使能信号用于指示目标SRAM，所述目标SRAM为所述n个SRAM中的任一SRAM；
根据所述写使能信号从所述预设数据库中获取待写入所述目标SRAM的目标数据组；
通过所述数据通路将待写入所述n个SRAM的n个数据组依次写入所述LUT单元，包括：
接收所述控制单元在从所述预设数据库中获取所述目标数据组后，发送的写通用控制信号，所述写通用控制信号用于指示向SRAM的第一地址中写入所述目标数据组；
根据所述写通用控制信号与所述写使能信号，通过所述数据通路将待写入所述目标SRAM的目标数据组写入所述目标SRAM中的所述第一地址。
4.根据权利要求3所述的方法，其特征在于，通过所述数据通路依次读取所述n个SRAM中存储的数据组，包括：
接收所述控制单元发送的读使能信号，所述读使能信号用于指示所述目标SRAM；
接收所述控制单元发送的读通用控制信号，所述读通用控制信号用于指示读取SRAM的所述第一地址中存储的数据组；
根据所述读使能信号与所述读通用控制信号，读取所述目标SRAM的所述第一地址中存储的数据组。
5.根据权利要求1至4任一所述的方法，其特征在于，所述LUT单元用于对图像进行广色域WCG处理。
6.根据权利要求1至4任一所述的方法，其特征在于，所述数据通路的位宽为10比特。
7.一种数据存储装置，其特征在于，用于图像处理系统中的存储单元，所述图像处理系统还包括：数据通路和显示查找表LUT单元，且所述存储单元与所述LUT单元通过所述数据通路连接，所述数据存储装置包括：
确定模块，用于确定所述LUT单元中的n个静态随机存取存储器SRAM，n≥2；
获取模块，用于获取待写入每个SRAM的数据组；
第一写入模块，用于通过所述数据通路将待写入所述n个SRAM的n个数据组依次写入所述LUT单元，以将每个数据组写入其待写入的SRAM；
其中，传输所述n个数据组中每个数据组所需的位宽均小于或者等于所述数据通路的位宽。
8.根据权利要求7所述的数据存储装置，其特征在于，所述数据存储装置还包括：
读取模块，用于通过所述数据通路依次读取所述n个SRAM中存储的数据组；
判断模块，用于判断从所述每个SRAM中读取到的数据组是否与待写入所述每个SRAM的数据组相同；
第二写入模块，用于在从任一SRAM中读取到的数据组与待写入所述任一SRAM的数据组不同时，通过所述数据通路将待写入所述任一SRAM的数据组重新写入所述任一SRAM。
9.根据权利要求8所述的数据存储装置，其特征在于，所述图像处理系统还包括：控制单元，所述获取模块还用于：
接收所述控制单元发送的写使能信号，所述写使能信号用于指示目标SRAM，所述目标SRAM为所述n个SRAM中的任一SRAM；
根据所述写使能信号从所述预设数据库中获取待写入所述目标SRAM的目标数据组；
所述第一写入模块还用于：
接收所述控制单元在从所述预设数据库中获取所述目标数据组后，发送的写通用控制信号，所述写通用控制信号用于指示向SRAM的第一地址中写入所述目标数据组；
根据所述写通用控制信号与所述写使能信号，通过所述数据通路将待写入所述目标SRAM的目标数据组写入所述目标SRAM中的所述第一地址。
10.根据权利要求9所述的数据存储装置，其特征在于，所述读取模块还用于：
接收所述控制单元发送的读使能信号，所述读使能信号用于指示所述目标SRAM；
接收所述控制单元发送的读通用控制信号，所述读通用控制信号用于指示读取SRAM的所述第一地址中存储的数据组；
根据所述读使能信号与所述读通用控制信号，读取所述目标SRAM中的所述第一地址中存储的数据组。
11.根据权利要求7至10任一所述的数据存储装置，其特征在于，所述LUT单元用于对图像进行广色域WCG处理。
12.根据权利要求7至10任一所述的数据存储装置，其特征在于，所述数据通路的位宽为10比特。
13.一种图像处理系统，其特征在于，所述图像处理系统包括存储单元、数据通路和LUT单元，且所述存储单元与所述LUT单元通过所述数据通路连接，所述存储单元包括权利要求7至12任一所述的数据存储装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810374432.7A CN108596822A (zh) | 2018-04-24 | 2018-04-24 | 数据存储方法、装置及图像处理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810374432.7A CN108596822A (zh) | 2018-04-24 | 2018-04-24 | 数据存储方法、装置及图像处理系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108596822A true CN108596822A (zh) | 2018-09-28 |
Family
ID=63614496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810374432.7A Withdrawn CN108596822A (zh) | 2018-04-24 | 2018-04-24 | 数据存储方法、装置及图像处理系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108596822A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109658867A (zh) * | 2018-12-10 | 2019-04-19 | 北京欧徕德微电子技术有限公司 | 数据读写方法及其装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6754866B1 (en) * | 2001-09-28 | 2004-06-22 | Inapac Technology, Inc. | Testing of integrated circuit devices |
| CN104361587A (zh) * | 2014-11-04 | 2015-02-18 | 中国电子科技集团公司第三十八研究所 | 应用于dsp的直方图统计的实现装置和方法 |
| CN104679547A (zh) * | 2013-12-02 | 2015-06-03 | 北京兆易创新科技股份有限公司 | 一种mcu中的系统配置信息的读取方法和系统 |
| CN104795091A (zh) * | 2015-04-29 | 2015-07-22 | 信阳师范学院 | 在fpga中实现zbt读写的时序稳定度的系统及方法 |
| CN106940624A (zh) * | 2017-02-21 | 2017-07-11 | 上海顺久电子科技有限公司 | 一种查找表lut存储和处理方法、装置 |
| CN107438860A (zh) * | 2015-04-23 | 2017-12-05 | 谷歌公司 | 用于高性能功率高效的可编程图像处理的架构 |
-
2018
- 2018-04-24 CN CN201810374432.7A patent/CN108596822A/zh not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6754866B1 (en) * | 2001-09-28 | 2004-06-22 | Inapac Technology, Inc. | Testing of integrated circuit devices |
| CN104679547A (zh) * | 2013-12-02 | 2015-06-03 | 北京兆易创新科技股份有限公司 | 一种mcu中的系统配置信息的读取方法和系统 |
| CN104361587A (zh) * | 2014-11-04 | 2015-02-18 | 中国电子科技集团公司第三十八研究所 | 应用于dsp的直方图统计的实现装置和方法 |
| CN107438860A (zh) * | 2015-04-23 | 2017-12-05 | 谷歌公司 | 用于高性能功率高效的可编程图像处理的架构 |
| CN104795091A (zh) * | 2015-04-29 | 2015-07-22 | 信阳师范学院 | 在fpga中实现zbt读写的时序稳定度的系统及方法 |
| CN106940624A (zh) * | 2017-02-21 | 2017-07-11 | 上海顺久电子科技有限公司 | 一种查找表lut存储和处理方法、装置 |
Non-Patent Citations (3)
| Title |
|---|
| ABDULKADIR AKIN .ETC: ""Compressed Look-Up-Table based Real-Time Rectification Hardware"", 《PROCEEDINGS OF 2013 IFIP/IEEE 21ST INTERNATIONAL CONFERENCE ON VERY LARGE SCALE INTEGRATION》 * |
| 周连方等: ""基于改进的LUT乘法器的FIR滤波器设计"", 《浙江大学学报》 * |
| 马群刚等: ""基于LUT的SRAM-FPGA结构研究"", 《电子器件》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109658867A (zh) * | 2018-12-10 | 2019-04-19 | 北京欧徕德微电子技术有限公司 | 数据读写方法及其装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107863081A (zh) | 多基色转换方法及其转换器、显示控制方法、显示装置 | |
| CN101448168B (zh) | 图像摄像设备 | |
| CN101500088A (zh) | 图像处理方法、图像处理设备和成像设备 | |
| CN101388950A (zh) | 用于数字图像的内容适应式对比增进方法及装置 | |
| CN108596822A (zh) | 数据存储方法、装置及图像处理系统 | |
| US6989837B2 (en) | System and method for processing memory with YCbCr 4:2:0 planar video data format | |
| CN103209331A (zh) | 增强图像色彩饱和度的系统及方法 | |
| US5517609A (en) | Graphics display system using tiles of data | |
| CN116895220B (zh) | 一种像素点的排布结构及其控制方法、显示设备 | |
| US5870085A (en) | Generating text strings | |
| US5270973A (en) | Video random access memory having a split register and a multiplexer | |
| JP2001509920A (ja) | 補間用のラインバッファを画素のルックアップテーブルとして用いる方法及び装置 | |
| CN106940624A (zh) | 一种查找表lut存储和处理方法、装置 | |
| CN100507944C (zh) | 一种图像格式转换方法、图像处理方法与系统 | |
| CN115641811A (zh) | 不规则led屏幕的显示数据处理方法、控制装置以及发送设备 | |
| CN1937701A (zh) | 图像处理装置及其处理方法 | |
| EP0474366B1 (en) | Graphics display system including a video random access memory with a split serial register and a run counter | |
| JP2606815B2 (ja) | 画像処理装置 | |
| JP2635309B2 (ja) | 画像処理装置 | |
| US9449579B2 (en) | Systems and methods for mapping color data | |
| CN101714072B (zh) | 用于处理表示可视信息的像素平面的方法和装置 | |
| US6061069A (en) | Apparatus and method of performing screen to screen blits in a color sliced frame buffer architecture | |
| JP3019906B2 (ja) | 画像処理装置 | |
| CN101867681A (zh) | 一种数字图像处理方法及系统 | |
| CN108230537A (zh) | 一种图像数据处理的方法、装置、设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180928 |
|
| WW01 | Invention patent application withdrawn after publication |