CN108594545B - 电子装置 - Google Patents

Abstract

一种电子装置，包括第一基板、第二基板、介质层、至少两个子像素、至少两个像素电极、至少一扫描线、至少两个共用电极及至少三个侧电极。介质层夹设于第一与第二基板之间。像素电极分别设置于各子像素的第一区与第二区中，且各像素电极具有相互交错的第一与第二主图案。共用电极分别设置于各子像素的第一区与第二区中，其中各共用电极包括第一分支及与其连接的第二分支。第一分支沿着第一主图案延伸并与其部分重叠。第二分支沿着第二主图案延伸并与其部分重叠。侧电极相互分隔地设置于第一基板的侧面上，且其分别与对应的第二分支及扫描线电连接。

Description

电子装置

技术领域

本发明涉及一种电子装置，且特别涉及一种可任意切割的电子装置。

背景技术

显示面板目前已经广泛地应用于不同的领域及环境中，其常见的屏幕尺寸的宽高比例如约为4:3、16:9、16:10等几种标准规格。然而，一般面板的设计方式并无法进行任意地切割，以重新调整显示面板的尺寸。也就是说，上述现有形状尺寸的显示面板并无法经由任意切割的方式来符合各个领域对于不同形状尺寸的面板的需求，例如医疗仪器、电子广告、雷达指示、极坐标显示等。

除此之外，即便可任意地切割显示面板来重新调整显示面板的尺寸，在切割后，仍会受到侧边封装技术的制程限制，使得电路板接着于显示面板的线路的精准度不佳而造成显示信号异常。举例来说，相邻的信号线(例如：栅极线或是共用电极线)之间的间距不足，故在进行封装制程时容易受到精准度的影响而导致两者产生短路的问题。

发明内容

本发明提供一种电子装置，其可改善相邻的栅极线和共用电极线之间易产生短路的问题，使得电子装置具有良好的稳定性。

本发明一实施例提供一种电子装置，其包括第一基板、第二基板、介质层、至少两个子像素、至少两个像素电极、至少一扫描线、第一开关元件、第二开关元件、至少两个共用电极、粘胶和至少三个侧电极。介质层夹设于第一基板与第二基板之间。子像素设置于第一基板的内表面上，且各子像素具有第一区与第二区。像素电极分别设置于各子像素的第一区与第二区中，其中各像素电极具有第一主图案与第二主图案。扫描线、第一开关元件与第二开关元件设置于第一基板上，其中位于各子像素的像素电极分别经由第一开关元件与第二开关元件电性连接于扫描线。共用电极分别设置于各子像素的第一区与第二区中，其中各共用电极包括第一分支及与第一分支连接的第二分支。分别位于第一区与第二区的第一分支与第一主图案至少部分重叠且实质上沿着第一主图案延伸。分别位于第一区与第二区的第二分支与第二主图案至少部分重叠且实质上沿着第二主图案延伸。粘胶设置于第一基板与第二基板之间，其中粘胶覆盖位于子像素其中一个的部分扫描线、第一区与第二区的部分像素电极及部分共用电极。侧电极设置于第一基板的至少一侧面上，其中侧电极相互分隔开来，且侧电极分别与第一区的第二分支、第二区的第二分支及扫描线电性连接。

本发明另一实施例提供一种电子装置，其包括第一基板、第二基板、介质层、第一群子像素、第二群子像素、多个像素电极、多个扫描线、多个开关元件、至少两个共用电极、粘胶和至少三个侧电极。介质层夹设于第一基板与第二基板之间。第一群子像素与第二群子像素设置于该第一基板上，且第一群子像素与第二群子像素分别具有二相邻的第一子像素与第二子像素。像素电极分别设置于第一子像素与第二子像素中，其中各像素电极具有第一主图案与第二主图案。扫描线与开关元件设置于第一基板上，其中像素电极分别经由对应的开关元件电性连接于对应的扫描线。共用电极分别设置于第一基板上，其中各共用电极包括第一分支及与第一分支交错的第二分支。第一分支与第一主图案至少部分重叠且实质上沿着第一主图案延伸。第二分支分别位于第一群子像素与第二群子像素的二相邻第一子像素与第二子像素之间。粘胶设置于第一基板与第二基板之间，其中粘胶覆盖位于第一群子像素的二相邻第一子像素与第二子像素的对应的扫描线一部分、对应的该些像素电极一部分及对应的共用电极一部分。侧电极设置于第一基板的至少一侧面上，其中侧电极相互分隔开来，且侧电极分别与第一群子像素的二相邻第一子像素与第二子像素的对应的扫描线与对应的第二分支电性连接。

基于上述，在本发明上述实施例的电子装置中，分别位于第一区与第二区的第一分支实质上沿着第一主图案延伸，且分别位于第一区与第二区的第二分支实质上沿着第二主图案延伸。如此一来，在对相邻的扫描线和共用电极进行线路连接时，侧电极连接至共用电极的位置可延伸至第二分支处，使得分别用来连接相邻的扫描线和共用电极的侧电极之间具有足够的间距，以避免同一侧电极同时电性连接至扫描线和共用电极而所造短路的问题，进而让电子装置具有良好的稳定性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为本发明一实施例的电子装置的立体分解示意图。

图2为本发明一实施例的子像素的俯视示意图。

图3为图1沿A-A’线切割后并进行了侧边封装制程的立体分解示意图。

图4为图2沿A-A’线切割后进行了侧边封装制程的俯视示意图。

图5为本发明另一实施例的子像素的俯视示意图。

图6为本发明又一实施例的子像素的俯视示意图。

图7为本发明再一实施例的子像素的俯视示意图。

其中，附图标记说明如下：

10、20、30、40、50：电子装置

100、200：第一基板

102：第二基板

104：介质层

106：第一群子像素

108：第二群子像素

110、210、210a：粘胶

114：电路板

116：连接垫

118：连接线

201、203：侧面

204：缺角

206：开口

PX1、PX2、PX11、PX22：子像素

R1：第一区

R2：第二区

PE1、PE2、PE11、PE22：像素电极

MB1：第一主图案

MB2：第二主图案

S：间距

SL：扫描线

DL：数据线

CML：共用电极线

COM、COM’：共用电极

COM1、COM’1：第一分支

COM2、COM’2：第二分支

COM3：第三分支

TFT1、TFT2、ST：开关元件

G1、G2、SG：栅极

S1、S2、SS：源极

CH1、CH2、SCH：半导体层

D1、D2、SD：漏极

C1、C2：接触窗

Y：第一方向

X：第二方向

SE：侧电极

Sli：主狭缝

CL：共通电极层

具体实施方式

以下将参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。另外，实施例中所提到的方向用语，例如：上、下、左、右、前或后等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本发明。

在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。然而，“电性连接”或”耦合(接)”可为二元件间存在其它元件。

本文使用的“约”、“近似”或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、”近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。

本文参考作为理想化实施例的示意图的截面图来描述示例性实施例。因此，可以预期到作为例如制造技术及/或公差的结果的图示的形状变化。因此，本文所述的实施例不应被解释为限于如本文所示的区域的特定形状，而是包括例如由制造导致的形状偏差。例如，示出或描述为平坦的区域通常可以具有粗糙及/或非线性特征。此外，所示的锐角可以是圆的。因此，图中所示的区域本质上是示意性的，并且它们的形状不是旨在示出区域的精确形状，并且不是旨在限制权利要求范围。

图1为本发明一实施例的电子装置的立体分解示意图。图2为本发明一实施例的子像素的俯视示意图。图3为图1沿A-A’线切割后的立体分解示意图。图4为图2沿A-A’线切割后的俯视示意图。应注意的是，为了清楚表示共用电极的第一分支COM1、第二分支COM2以及第三分支COM3与扫描线SL之间的相对位置，故于图1中省略了开关元件、像素电极以及部分信号线。

请先参照图1与图2，电子装置10在沿A-A’线切割之前，其可包括第一基板100、第二基板102、介质层104、至少两个子像素PX1、PX2以及粘胶110。介质层104夹设于第一基板100与第二基板102之间。介质层104可为显示介质层，例如液晶层，但不限于此。介质层104可包括可被水平电场转动或切换(in-plane-switching)的液晶分子或者是可被垂直电场转动或切换(vertical switching)的液晶分子，但本发明不以此为限。在其他实施例中，介质层104也可以为自发光材料(例如：有机材料、无机材料、量子点或量子点杆、钙钛矿及其衍光物或其它合适的材料)或其它非自发光材料(例如：电泳、电湿润、电粉尘或其它合适的材料)而不使用液晶。在一些实施例中，第一基板100可为主动阵列基板，而第二基板102可为色彩转换基板，例如：第二基板102上具有色彩转换层(例如：色彩滤光层，未绘示)，但本发明不限于此。于其它实施例中，第一基板100可为主动阵列基板与色彩转换层(例如:色彩滤光层，未绘示)重叠，而第二基板102上可选择性的不具有色彩转换层(未绘示)，且可选择性的设置或不设置其它膜层(例如:平坦层、电极、或其它合适的膜层)。再者，第一基板100也可为色彩转换基板，例如：第一基板100上具有色彩转换层(例如：色彩滤光层，未绘示)，而第二基板102可为主动阵列基板，但本发明不限于此。于其它实施例中，第二基板102可为主动阵列基板与色彩转换层(例如：色彩滤光层，未绘示)重叠，而第一基板100上可选择性的不具有色彩转换层(未绘示)，且可选择性的设置或不设置其它膜层(例如：平坦层、电极或其它合适的膜层)。

在本实施例中，子像素PX1为第一群子像素106中的其中一个，而子像素PX2为第二群子像素108中的其中一个，其中子像素PX1与子像素PX2彼此相邻。若，不区分为二群子像素，则电子装置10多个子像素中(例如：同行或同列)，也具有至少两个相邻的子像素PX1与子像素PX2。子像素PX1、PX2设置于第一基板100与该第二基板102之间，例如：子像素PX1、PX2可设置于第一基板100的内表面上，且子像素PX1、PX2可分别具有第一区R1与第二区R2(例如：每个子像素PX1、PX2具有第一区R1与第二区R2，但不限于此)，但不限于此。在一些实施例中，每个子像素PX1、PX2可包括第一开关元件TFT1、第二开关元件TFT2、至少一条扫描线SL以及至少两个像素电极PE1、PE2。在本实施例中，是以扫描线SL、第一开关元件TFT1与第二开关元件TFT2设置于第一基板100上为例进行说明(例如：第一基板100为主动阵列基板)。在本实施例中，子像素PX1、PX2的第一区R1与第二区R2可分别位于扫描线SL的相对两侧(或称为不同侧)，但本发明不以此为限。于其它实施例中，子像素PX1、PX2的第一区R1与第二区R2可分别位于扫描线SL同一侧。

第一开关元件TFT1可与对应的数据线DL及对应的像素电极PE1电性连接。举例来说，第一开关元件TFT1可与设置在第一区R1的像素电极PE1电性连接。第一开关元件TFT1包括栅极G1、半导体层CH1、源极S1和漏极D1。在一些实施例中，栅极G1与对应的扫描线SL(也可称为栅极线)电性连接，源极S1与对应的数据线DL电性连接，漏极D1可通过接触窗C1而与对应的像素电极PE1(例如：位于第一区R1的像素电极PE1)电性连接，但不限于此。于其它实施例中，漏极D1可不用通过接触窗C1而与对应的像素电极PE1(例如：位于第一区R1的像素电极PE1)连接。另外，至少部分半导体层CH1位于栅极G1与源极S1和漏极D1之间。在一些实施例中，栅极G1与扫描线SL可由同一图案化导电层所形成，而扫描线SL与数据线DL可属于不同的图案化导电层。

第二开关元件TFT2可与对应的像素电极PE2电性连接。举例来说，第二开关元件TFT2可与设置于第二区R2的像素电极PE2电性连接。第二开关元件TFT2可包括栅极G2、半导体层CH2、源极S2和漏极D2。在一些实施例中，栅极G2可与对应的扫描线SL电性连接，源极S2可与对应的数据线DL电性连接，漏极D2可通过接触窗C2而与对应的像素电极PE2(例如：位于第二区R2的像素电极PE2)电性连接，但不限于此。于其它实施例中，漏极D2可不用通过接触窗C2而与对应的像素电极PE2(例如：位于第一区R1的像素电极PE2)连接。另外，至少部分半导体层CH2可位于栅极G2与源极S2以及漏极D2之间。在一些实施例中，栅极G2与扫描线SL可由同一图案化导电层所形成，而扫描线SL与数据线DL可属于不同的图案化导电层。

在一些实施例中，第一开关元件TFT1的源极S1与第二开关元件TFT2的源极S2连接至相同的数据线DL，且第一开关元件TFT1的栅极G1与第二开关元件TFT2的栅极G2连接至相同的扫描线SL，如此可改善子像素PX1、PX2的开口率与相关电性，但不限于此。在另一些实施例中，第一开关元件TFT1的源极S1与第二开关元件TFT2的源极S2可分别连接至不同的数据线DL，且第一开关元件TFT1的栅极G1与第二开关元件TFT2的栅极G2可连接至相同的扫描线SL或可分别连接至不同的扫描线SL。在其他实施例中，第一开关元件TFT1的源极S1与第二开关元件TFT2的源极S2可分别连接至相同的数据线DL，且第一开关元件TFT1的栅极G1与第二开关元件TFT2的栅极G2可分别连接至不同的扫描线SL。

在一些实施例中，若每个子像素PX1、PX2可包括第一开关元件TFT1与第二开关元件TFT2，第一开关元件TFT1与对应的线路及第二开关元件TFT2与对应的线路可参阅前述描述。然而，第二开关元件TFT2的源极S2可以与第一开关TFT1的源极S1电性连接；而第二开关元件TFT2的栅极G2可以与第一开关TFT1的栅极G1电性连接。举例来说，第二开关元件TFT2的栅极G2与第一开关TFT1的栅极G1电性连接至对应的扫描线SL，且第一开关TFT1的源极S1借由第二开关元件TFT2的源极S2而电性连接至对应的数据线DL，但不限于此。

在其它实施例中，若每一个子像素PX1、PX2可选择性的还包括第三开关元件ST(例如：分享元件)，其可设置于第一基板100上。第三开关元件ST包括栅极SG、半导体层SCH、源极SS和漏极SD。源极SS通过接触窗C2而电性连接至对应的像素电极(例如：位于第二区R2的像素电极PE2)，第三开关元件ST的源极SS电性连接至第二开关元件TFT2的漏极D2，但不限于此。于部分实施例中，漏极SD可不用通过接触窗C2而与对应的像素电极PE2(例如：位于第一区R2的像素电极PE2)或对应的开关元件(例如：第二开关元件TFT2的漏极D2)连接。从另一方面观之，每一个子像素PX1、PX2的第三开关元件ST电性连接于第二开关元件TFT2。另外，第三开关元件ST的漏极SD与共用电极线CML电性连接。第三开关元件ST的栅极SG电性连接至对应的扫描线SL。至少部分半导体层SCH位于栅极SG与源极SS以及漏极SD之间。在本实施例中，第二区R2的像素电极PE2可为次像素电极；而第一区R1的像素电极PE1可为主像素电极，然本发明不以此为限。在另一些实施例中，当第三开关元件ST的源极SS电性连接至第一区R1的像素电极PE1(例如：开关元件ST的源极SS经由第一开关元件TFT1的漏极D1电性连接至第一区R1的像素电极PE1)的情况下，第一区R1的像素电极PE1可为次像素电极，而第二区R2的像素电极PE2可为主像素电极。

第一开关元件TFT1、第二开关元件TFT2与第三开关元件ST其中至少一者可为底栅型晶体管、顶栅型晶体管、立体型晶体管、或其它合适的晶体管。底栅型的晶体管的栅极位于半导体层的下方，顶栅型晶体管的栅极位于半导体层的上方，而立体型晶体管的半导体层通道延伸非位于一平面。半导体层可为单层或多层结构，且其材料包含非晶硅、微晶硅、纳米晶硅、多晶硅、单晶硅、有机半导体材料、氧化物半导体材料、纳米碳管/杆或其它合适的材料或前述的组合。

像素电极PE1、PE2可分别设置于子像素PX1、PX2中的第一区R1与第二区R2，例如像素电极PE1、PE2设置于子像素PX1的第一区R1与第二区R2以及子像素PX2的第一区R1与第二区R2。在一些实施例中，每一个像素电极PE1、PE2具有第一主图案MB1与第二主图案MB2为范例，较佳地，第一主图案MB1与第二主图案MB2可相互交错，但不限于此。举例来说，第一主图案MB1可沿着预定方向(例如：第一方向Y)延伸，而第二主图案MB2可沿着另一预定方向(例如：第二方向X)延伸。在一些实施例中，第一主图案MB1可将每一个像素电极PE1、PE2至少区分为两区(例如：左右两区)，而第二主图案MB2可将每一个像素电极PE1、PE2至少区分为另外两区(例如：上下两区)。也就是说，第一主图案MB1可与第二主图案MB2交错(或称为交叉，例如：interlace)。于部分实施例中，第一主图案MB1及/或第二主图案MB2可存在像素电极(例如：PE1及/或PE2)膜层，而可称为第一主干及/或第二主干。于其它实施例中，第一主图案MB1及/或第二主图案MB2可不存在像素电极(例如：PE1及/或PE2)膜层(例如：主图案区的像素电极膜层被移除)，而可称为第一主狭缝及/或第二狭缝。

在一些实施例中，像素电极PE1、PE2可选择性地还包括多个具有不同延伸方向的狭缝Sli或多个具有实质上相同延伸方向的狭缝Sli。因此，二相邻狭缝Sli之间存在的像素电极(例如：PE1及/或PE2)膜层，可被称为分支(未标示)，则每一个像素电极PE1、PE2也可具有多个具有不同延伸方向的分支(未标示)或多个具有实质上相同延伸方向的分支(未标示)。在本实施例中，第一主图案MB1可位于像素电极PE1、PE2不同延伸方向的狭缝Sli的交界处，而第二主图案MB2则可位于像素电极PE1、PE2实质上相同延伸方向的狭缝Sli交界处，但不限于此。

在本实施例中，共用电极线CML实质上可与像素电极PE1、PE2的第一主图案MB1部分重叠，并能将像素电极PE1、PE2至少区分为左右两区。举例而言，至少部分共用电极线CML可位于像素电极PE不同延伸方向的狭缝的交界处，且共用电极线CML可实质上沿着第一主图案MB1的延伸方向延伸，但不限于此。于其它实施例中，共用电极线CML的延伸方向也可视需求及/或效果而改变。

至少两个共用电极COM可分别设置于子像素PX1、PX2的第一区R1与第二区R2中，例如至少两个共用电极COM设置于子像素PX1的第一区R1与第二区R2以及子像素PX2的第一区R1与第二区R2，其中共用电极COM包括第一分支COM1以及与第一分支COM1连接的第二分支COM2。在本实施例中，分别位于第一区R1与第二区R2的第一分支COM1与第一主图案MB1至少部分重叠且实质上沿着第一主图案MB1延伸(例如：沿第一方向Y延伸)。另外，分别位于第一区R1与第二区R2的第二分支COM2与第二主图案MB2至少部分重叠且实质上沿着第二主图案MB2延伸(例如：沿第二方向X延伸)。在一些实施例中，共用电极COM可选择性地还包括至少两个个第三分支COM3，其可分别设置于子像素PX1、PX2的第一区R1与第二区R2，例如至少两个第三分支COM3设置于子像素PX1的第一区R1与第二区R2以及子像素PX2的第一区R1与第二区R2。第三分支COM3可分别与位于第一区R1及第二区R2的第一分支COM1电性连接。在一些实施例中，第三分支COM3可分别位于对应的扫描线SL的相对两侧或同侧，但不限于此。在一些实施例中，第三分支COM3可实质上沿着对应的扫描线SL的延伸方向(例如：第二方向X)延伸且设置在对应的扫描线SL和像素电极PE1及/或PE2之间，但本发明不以此为限。在本实施例中，第三分支COM3可分别位于对应的扫描线SL的相对两侧且沿着对应的扫描线SL的延伸方向延伸，而第一分支COM1的相对两端可分别连接至第三分支COM3以及第二分支COM2，如此共用电极COM可呈现例如“工或类似工”的形状，但本发明不以此为限。更甚者，第一分支COM1一端除了连接第二分支COM2，也可实质上还沿着第一主图案MB1延伸且超过第二分支COM2而形成例如：图2的特殊形状，但不限于此。

基于上述，由于分别位于第一区R1与第二区R2的第一分支COM1实质上沿着第一主图案MB1延伸，且分别位于第一区R1与第二区R2的第二分支COM2实质上沿着第二主图案MB2延伸，因此在对相邻的扫描线SL和共用电极COM进行线路连接时(例如：电子装置10经尺寸再调整制程之后，而于切割面进行封装制程，如图3和图4所示)，侧电极SE连接至共用电极COM的位置可延伸至第二分支COM2，例如与电路板的接垫连接的位置可从第三分支COM3处延伸至第二分支COM2处，如此可使得分别用来连接相邻的扫描线SL和共用电极COM的侧电极SE之间具有足够的间距S，以避免同一侧电极SE同时电性连接至扫描线SL和共用电极COM而造成短路的问题，进而让电子装置具有良好的稳定性。

粘胶110设置于第一基板100与第二基板102之间。在本实施例中，可以借由设置在第一基板100和第二基板102之间的粘胶110来彼此接附具有多个子像素PX1、PX2的第一基板100(例如：主动阵列基板)与第二基板102(例如：色彩转换基板)。再者，粘胶110可于第一基板100和第二基板102之间定义出介质层104(例如：液晶层)所在的区域，并且还可避免介质层外流至电子装置10之外。

在本实施例中，可采用切割具(例如：刀具(未绘示)、雷射(未绘示)、或是其它合适的工具)来沿预定切割线(例如：A-A’线)切割电子装置10，以进行再调尺寸制程，使得使用者能依据设计而自由地选择欲切割的基板尺寸，并减少传统切割技术所造成的多余面积，更能回收利用废弃基板，以降低玻璃基板的浪费。

举例而言，请同时参照1和图3，在进行再调尺寸制程前，介质层104会位于第一基板100与第二基板102之间。接着，再调尺寸制程会先对电子装置10沿着预定切割线(例如：A-A’线)进行重新切割，而后会在电子装置20的一侧面201(例如：切割面)填入框胶(例如：粘胶210a)以避免介质层104(例如：液晶)流失，并使得经再调尺寸制程后的电子装置20中的介质层104(例如：液晶层)仍可以维持于未切割前之粘胶110于第一基板100及第二基板102之间所定义出的区域上(或称为具有多个子像素PX1、PX2的显示区)。然后，再对电子装置20切割出的侧面201(例如：切割面)进行研磨以于侧面201(例如：切割面)暴露出导电层或至少一信号线(例如：共用电极COM的第二分支COM2和第三分支COM3以及扫描线SL中的至少一者)。从另一方面观之，再调尺寸制程时，会移除预定切割线处(例如：A-A’线)的框胶(例如：粘胶110)，来形成移除后具有缺口的框胶(例如：粘胶210)及缺口处附近的子像素相关线路(例如：预定切割线A-A’的相关线路)。然后，再填入另外的框胶(例如：粘胶210a)于缺口处(例如：粘胶210a所在的区域)，以避免介质层104(例如：液晶)流失，且框胶(例如：粘胶210a)可覆盖位于子像素PX1、PX2其中一个的部分扫描线SL、第一区R1与第二区R2的部分像素电极PE1、PE2及部分共用电极COM。基于上述，电子装置10的边缘可以被切割和去除，使得边框区域的尺寸可以被减少。在一些实施例中，框胶(例如：粘胶210a)的材料可实质上相同于或不同于上述粘胶110的材料，但本发明不以此为限。

以下，将以图3和图4来说明经上述再调整尺寸制程(例如：电子装置10沿图1所示的A-A’线进行切割)后所形成的电子装置20。另外，电子装置20大致相同于电子装置10，其不同之处在于电子装置20于其切割面进行了侧边封装制程，故相同或相似元件使用相同或相似标号，其余构件的连接关系、材料及其制程已于前文中进行详尽地描述，故于下文中不再重复赘述。其中，图4亦省略框胶(例如：粘胶210a)，且框胶与子像素相关描述可参阅前述实施例。

请参照图3和图4，在本实施例中，电子装置20的侧面(例如：沿图1的A-A’线切割的切割面，下文将称为“切割面”)暴露出共用电极COM的第二分支COM2和第三分支COM3以及扫描线SL。在本实施例中，电子装置20还包括至少三个个侧电极SE。

侧电极SE相互分隔地设置于第一基板200的至少一个侧面201(例如：切割面)上，且侧电极SE可分别与第一区R1的第二分支COM2、第二区R2的第二分支COM2及扫描线SL电性连接(例如：由切割面所暴露出的第二分支COM2以及扫描线SL)。侧电极SE可为具有导电功能的导电物与胶材的混合物(例如：银胶、金胶、铜胶、或其它合适的材料)、导电材料或其它合适的材料。

于部分实施例中，电子装置20还可包含多个连接垫116、多条连接线118。连接垫116以及连接线118可设置于第一基板200的侧面201(例如：切割面)。同理，第二基板202也可存在侧面203(例如：切割面)。连接垫116位于侧电极SE的下侧，而连接线118设置于侧电极SE和连接垫116之间，并且侧电极SE可借由连接线118而与连接垫116电性连接。在一些实施例中，连接线118可以采用转印、移印、网版印刷、镀膜黄光蚀刻、或其它合适的方式制作于第一基板200的侧面201(例如：切割面)。

此外，电子装置20为了可传递信号，还可选择性的包含至少一个电路板114(例如：电路软板)。电路板114可设置于第一基板200的至少一侧面201(例如：切割面)，且电路板114电性连接侧电极SE。在一些实施例中，电路板114的接垫(未绘示)可分别连接至相对应的连接垫116，亦即，电路板114可经由连接线118来与侧电极SE电性连接，如此可提升封装制程的稳定性。在其他实施例中，电路板114也可直接连接于侧电极SE而省略连接线118和连接垫116。

在一些实施例中，连接垫116之间的间距S可选择性地小于侧电极SE之间的间距S，使得第一基板200于侧面201(例如：切割面)呈现扇入(Fan-in)结构，如此在进行侧边封装制程时，可具有良好的制程容忍空间(当电路板114为多个的情况下，可避免相邻的两个电路板114之间不易发生相互碰撞或是压着机构互相干涉的问题)，以提升电路板接着于显示面板的精准度，借此能改善显示画面不连续的问题。另外，每一条连接线118的宽度可设计成不同的线宽，借以补偿导线之间的电阻差异(例如每一条连接线118的长度不同所造成的电阻差异)。于部分实施例中，每一条连接线118的长度也可设计成不同的线长，借以补偿导线之间的电阻差异。

图5为本发明另一实施例的子像素的俯视示意图。图5的共用电极COM’与共用电极COM相似，其不同之处在于共用电极COM’的第二分支COM’2设置于相邻的两个第一群子像素106和第二群子像素108之间。从另一方面观之，第二分支COM’2位于相邻的两个第一群子像素106和第二群子像素108的边界，则第二分支COM’2会与前述边界至少部分重叠。另外，相同或相似元件使用相同或相似标号，其余构件的连接关系、材料及其制程已于前文中进行详尽地描述，故于下文中不再重复赘述。

请参照图5，至少两个个共用电极COM’可分别设置于第一基板100上。每个共用电极COM’可包括第一分支COM’1及与第一分支COM’1交错的第二分支COM’2，且第一分支COM’1可与第一主图案MB1至少部分重叠且实质上沿着第一主图案MB1延伸(例如：沿着第一方向Y延伸)，而第二分支COM’2分别位于第一群子像素106与第二群子像素108的二相邻的子像素PX1与子像素PX2之间。从另一方面观之，第二分支COM’2位于第一群子像素106与第二群子像素108的二相邻的子像素PX1与子像素PX2的边界，则第二分支COM’2会与前述边界至少部分重叠。在一些实施例中，第二分支COM’2可沿着预定方向(例如：第二方向X)延伸。如此一来，由于第二分支COM’2与扫描线SL之间的间距S大于如图3所示的第二分支COM2与扫描线SL之间的间距S，故采用切割具(例如：刀具(未绘示)、雷射(未绘示)、或其它合适的工具)来沿预定切割线(例如：B-B’线)切割电子装置30，以进行再调尺寸制程时，分别用来连接相邻的扫描线SL和共用电极COM’的侧电极SE之间更具有足够的间距，以避免同一侧电极SE同时电性连接至扫描线SL和共用电极COM’而所造短路的问题。

在本实施例中，第一群子像素106与第二群子像素108的两相邻的子像素PX1与子像素PX2分别位于对应的第二分支COM’2的相对二侧。也就是说，设置于子像素PX1第二区R2中的第一分支COM’1与设置于子像素PX2第一区R1中的第一分支COM’1可连接至相同的第二分支COM’2，例如：共用电极COM’于子像素PX1的第二区R2和子像素PX2的第一区R1呈现「十字或类十字」的形状。如此一来，若相邻的两个共用电极COM’提供实质上相同的定电压或是实质上相同信号的情况下，可借由相同的第二分支COM’2将电压或信号输入至相邻的两个共用电极COM’，以节省连接至第二分支COM’2的侧电极PE的数量，使得封装制程能够简化并且具有良好的稳定性。

在本实施例中，于再调尺寸制程后，粘胶110会覆盖位于第一群子像素106的二相邻的子像素PX1与子像素PX的对应该扫描线SL一部分、对应的像素电极PE一部分及该共用电极COM’一部分，而较为详细的描述可参阅前述实施例。

图6为本发明又一实施例的子像素的俯视示意图。子像素PX11、PX22与子像素PX1、PX2相似，其不同之处在于子像素PX11、PX22中的像素电极具有缺角204，故相同或相似元件使用相同或相似标号，其余构件的连接关系、材料及其制程已于前文中进行详尽地描述，故于下文中不再重复赘述。其中，图6亦省略框胶(例如：粘胶210a)，且框胶与子像素相关描述可参阅前述实施例。

请参照图6，子像素PX11与子像素PX22中的像素电极PE11、PE22分别具有至少一缺角204，其中缺角204暴露共用电极COM的第二分支COM2的一端(例如：图6)或是共用电极COM’的第二分支COM’2的一端(例如：图5)。如此一来，当使用切割具(例如：刀具(未绘示)、雷射(未绘示)、或其它合适的切割工具)来沿预定切割线(例如：C-C’线)切割电子装置40，以进行再调尺寸制程时，共用电极COM的第二分支COM2除了可暴露于切割面之外，第二分支COM2的一端还可被像素电极PE11、PE22的缺角204所暴露。于本实施例中，在对经再调尺寸制程的电子装置40进行侧边封装制程时，可避免侧电极PE与设置在第二分支COM2上的像素电极PE11、PE22电性连接，进而提升电子装置40的稳定性。

图7为本发明再一实施例的子像素的俯视示意图。电子装置10大致相同于电子装置50，其不同之处在电子装置50还包括共通电极层CL，且共通电极层CL具有开口206，故其他相同或相似元件使用相同或相似标号，其余构件的连接关系、材料及其制程已于前文中进行详尽地描述，故于下文中不再重复赘述。其中，图7亦省略框胶(例如：粘胶210a)，且框胶与子像素相关描述可参阅前述实施例。

请参照图7，电子装置50可还包括设置于第二基板102的内表面的共通电极层CL。共通电极层CL具有开口206，且开口206暴露部分扫描线SL的一端。举例而言，开口206分别暴露出位于子像素PX1与子像素PX2的像素电极PE1、PE2间的扫描线SL的一端(例如：图5或7)或者是位于子像素PX11与子像素PX22中的像素电极PE11、PE22间的扫描线SL的一端(例如：图6)。如此一来，当使用切割具(例如：刀具(未绘示)、雷射(未绘示)、或其它合适的切割工具)沿预定切割线(例如：D-D’线)切割电子装置50，以进行再调尺寸制程时，扫描线SL除了可暴露于切割面之外，扫描线SL的一端还被共通电极层CL的开口206所暴露。从另一方面观之，在对经再调尺寸制程的电子装置50进行侧边封装制程时，可避免侧电极PE与设置于扫描线SL上的共通电极层CL连接，使得侧电极PE能够精准地连接于扫描线SL，进而提升电子装置50的稳定性。共通电极层CL可为单层或多层的透明导电层，且其材料包含铟锡氧化物(Indium Tin Oxide,ITO)、铟锌氧化物(Indium Zinc Oxide,IZO)、纳米碳管或纳米碳杆、铟镓锌氧化物、或其他合适的导电材料。

综上所述，在上述实施例的电子装置中，分别位于第一区与第二区的第一分支实质上沿着第一主图案延伸，且分别位于第一区与第二区的第二分支实质上沿着第二主图案延伸。如此一来，在对相邻的扫描线和共用电极进行线路连接时，侧电极连接至共用电极的位置可延伸至第二分支处，使得分别用来连接相邻的扫描线和共用电极的侧电极之间具有足够的间距，以避免同一侧电极同时电性连接至扫描线和共用电极而所造短路的问题，进而让电子装置具有良好的稳定性。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (14)

1.一种电子装置，包括：

一第一基板、一第二基板以及夹设于该第一基板与该第二基板间的一介质层；

至少两个子像素，设置于该第一基板的内表面上，且各该子像素具有一第一区与一第二区；

至少两个像素电极，分别设置于各该子像素的该第一区与该第二区中，其中各该像素电极具有一第一主图案与一第二主图案；

至少一扫描线、一第一开关元件与一第二开关元件，设置于该第一基板上，其中位于各该子像素的所述像素电极分别经由该第一开关与该第二开关电性连接于该扫描线；

至少两个共用电极，分别设置于各该子像素的该第一区与该第二区中，其中各该共用电极包括一第一分支及与该第一分支连接的一第二分支，且分别位于该第一区与该第二区的该第一分支与该第一主图案至少部分重叠且实质上沿着该第一主图案延伸，分别位于该第一区与该第二区的该第二分支与该第二主图案至少部分重叠且实质上沿着该第二主图案延伸；

一粘胶，设置于该第一基板与该第二基板之间，其中该粘胶覆盖位于所述至少两个子像素其中一个的部分该扫描线、该第一区与该第二区的部分所述像素电极及部分所述共用电极；以及

至少三个侧电极，设置于该第一基板的至少一侧面上，其中所述侧电极相互分隔开来，且所述侧电极分别与该第一区的该第二分支、该第二区的该第二分支及该扫描线电性连接。

2.如权利要求1所述的电子装置，还包括：

一第三开关元件，设置于该第一基板上，其中位于各该子像素的该第三开关元件电性连接于该第二开关元件。

3.如权利要求1所述的电子装置，其中各该子像素的该第一区与该第二区分别位于该扫描线的相对二侧。

4.如权利要求1所述的电子装置，还包括：

一电路软板，设置于该第一基板的该至少一侧面，且该电路软板电性连接所述至少三个侧电极。

5.如权利要求1或3所述的电子装置，还包括：

至少两个第三分支，分别设置于各该子像素的该第一区与该第二区，其中所述第三分支分别与位于该第一区及该第二区的该第一分支电性连接。

6.如权利要求5所述的电子装置，其中所述第三分支分别位于该扫描线的相对两侧。

7.一种电子装置，包括：

一第一基板、一第二基板以及夹设于该第一基板与该第二基板间的一介质层；

一第一群子像素与一第二群子像素，设置于该第一基板上，且该第一群子像素与该第二群子像素分别具有二相邻的第一子像素与第二子像素；

多个像素电极，分别设置于所述第一子像素与所述第二子像素中，其中各该像素电极具有一第一主图案与一第二主图案；

多个扫描线与多个开关元件，设置于该第一基板上，其中所述像素电极分别经由对应的所述开关元件电性连接于对应的所述扫描线；

至少两个共用电极，分别设置于该第一基板上，其中各该共用电极包括一第一分支及与该第一分支交错的一第二分支，且所述第一分支与所述第一主图案至少部分重叠且实质上沿着所述第一主图案延伸，所述第二分支分别位于该第一群子像素与该第二群子像素的两相邻第一子像素与第二子像素之间；

一粘胶，设置于该第一基板与该第二基板之间，其中该粘胶覆盖位于该第一群子像素的二相邻第一子像素与第二子像素的对应的该扫描线一部分、对应的所述像素电极一部分及对应的该共用电极一部分；以及

至少三个侧电极，设置于该第一基板的至少一侧面上，其中所述侧电极相互分隔开来，且所述侧电极分别与该第一群子像素的二相邻第一子像素与第二子像素的对应的该扫描线与对应的该第二分支电性连接。

8.如权利要求7所述的电子装置，还包括：

一电路软板，设置于该第一基板的该至少一侧面上，且电性连接所述至少三个侧电极。

9.如权利要求7所述的电子装置，其中该第一群子像素与该第二群子像素的二相邻第一子像素与第二子像素分别位于对应的该第二分支的相对两侧。

10.如权利要求7或9所述的电子装置，还包括：

至少两个第三分支，所述第三分支分别与对应的所述第一分支电性连接。

11.如权利要求10所述的电子装置，其中所述第三分支分别位于该扫描线的相对两侧。

12.如权利要求1或7所述的电子装置，其中该第一主图案与该第二主图案中的至少一者包括一主干或一主狭缝。

13.如权利要求1或7所述的电子装置，其中所述像素电极分别具有至少一缺角，所述缺角暴露所述第二分支的一端。

14.如权利要求1或7所述的电子装置，还包括：

一共通电极层，设置于该第二基板的内表面，其中该共通电极层具有一开口，该开口暴露部分该扫描线的一端。

Images