CN108550620A - 高峰谷电流比的共振隧穿二极管晶圆结构及其制备方法 - Google Patents
高峰谷电流比的共振隧穿二极管晶圆结构及其制备方法 Download PDFInfo
- Publication number
- CN108550620A CN108550620A CN201810316297.0A CN201810316297A CN108550620A CN 108550620 A CN108550620 A CN 108550620A CN 201810316297 A CN201810316297 A CN 201810316297A CN 108550620 A CN108550620 A CN 108550620A
- Authority
- CN
- China
- Prior art keywords
- ingaas
- layers
- layer
- thickness
- alas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 99
- 230000004888 barrier function Effects 0.000 claims abstract description 92
- 229910000673 Indium arsenide Inorganic materials 0.000 claims abstract description 22
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 241001614291 Anoplistes Species 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 238
- 239000000758 substrate Substances 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 2
- 230000005012 migration Effects 0.000 abstract description 6
- 238000013508 migration Methods 0.000 abstract description 6
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000005283 ground state Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/88—Tunnel-effect diodes
- H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
一种共振隧穿二极管晶圆结构及制备方法。该共振隧穿二极管晶圆结构，包括层叠设置的收集层、双势垒量子阱结构和发射层，所述双势垒量子阱结构包括依次层叠设置的第一AlAs势垒层、第一InGaAs势阱层、第二InGaAs势阱层和第二AlAs势垒层，且所述第一InGaAs势阱层和所述第二InGaAs势阱层之间设置有InAs亚势阱层；其中，所述第一AlAs势垒层靠近所述收集层，所述第二AlAs势垒层靠近所述发射层；或所述第一AlAs势垒层靠近所述发射层，所述第二AlAs势垒层靠近所述收集层。该共振隧穿二极管晶圆结构在相同工作偏压下，有更多的电子实现迁移，电流响应更大，增加了峰谷电流比值。
Description
技术领域
本发明属于纳米电子器件技术领域，尤其涉及一种高峰谷电流比的共振隧穿二极管晶圆结构及其制备方法。
背景技术
太赫兹波因其独特性能，如脉宽窄、高带宽、低光子能量，以及能穿透大部分干燥、非金属、非极性物质和电介质材料，可以用于检测、成像以及集成高宽带无线通讯系统，在各大领域(航空航天、海工装备、安防、医疗、文化遗产等)都有广泛的应用。然而，由于缺乏有效的太赫兹辐射源和检测方法，太赫兹频段的电磁波一直未能得到充分研究与应用。在许多太赫兹实际应用中，都需要使用高功率辐射源照射在目标物体上，以此开展检测、成像等应用。因此，有效的高功率太赫兹辐射源成为技术攻关的重中之重。以共振隧穿二极管(resonant tunneling diode，RTD)为基础的单片太赫兹集成电路(TMIC)的高功率辐射源具有室温工作、高度集成化、体积小、功耗小、频率高、成本低等优势，成为最有潜力的集成太赫兹辐射源。
共振隧穿二极管的峰谷电压比(ΔV＝Vp-Vv)和峰谷电流比(ΔI＝Ip-Iv)的性能直接影响单片太赫兹集成电路辐射源的功率输出。峰谷电压比和峰谷电流比越高，单片太赫兹集成电路辐射源的功率输出越大，它们之间的关系大体可用以下公式来表示，
用于制备该器件的磷化铟基晶圆材料的双势垒量子阱结构对共振隧穿二极管的峰谷电压比(ΔV)和峰谷电流比(ΔI)有直接影响。常用的InP基用于制备RTD器件晶圆具有的双势垒量子阱结构一般由两层未掺杂的AlAs材料作为阻挡层，具有较宽的带间隙(Eg＝2.16eV，室温条件下)，而未掺杂的InGaAs材料作为势阱层，具有较窄的带间隙(Eg＝0.71eV，室温条件下)，从而形成双势垒量子阱结构。这种结构在不同工作偏压下的导带位置变化及其相应的RTD器件的I-V曲线响应电流的增加是有限的。
发明内容
本发明的目的在于提供一种高峰谷电流比的共振隧穿二极管晶圆结构及其制备方法，旨在解决现有的RTD在不同工作偏压下的导带位置变化及响应电流的增加有限的技术问题。
为实现上述发明目的，本发明采用的技术方案如下：
本发明一方面提供一种
为实现上述发明目的，本发明采用的技术方案如下：
本发明提供了一种共振隧穿二极管晶圆结构，包括层叠设置的集电层、双势垒量子阱结构和发射层，所述双势垒量子阱结构包括依次层叠设置的第一AlAs势垒层、第一InGaAs势阱层、第二InGaAs势阱层和第二AlAs势垒层，且所述第一InGaAs势阱层和所述第二InGaAs势阱层之间设置有InAs亚势阱层；
其中，所述第一AlAs势垒层靠近所述集电层，所述第二AlAs势垒层靠近所述发射层；或所述第一AlAs势垒层靠近所述发射层，所述第二AlAs势垒层靠近所述集电层。
本发明还提供了上述共振隧穿二极管晶圆结构的制备方法，包括如下步骤：
提供衬底；
利用微纳加工技术在所述衬底上生成上述共振隧穿二极管晶圆结构的所述收集层、所述双势垒量子阱结构和所述发射层。
本发明提供的共振隧穿二极管晶圆结构中，因在第一InGaAs势阱层和所述第二InGaAs势阱层之间设置有InAs亚势阱层，而InAs具有比InGaAs更窄的带间隙(Eg＝0.36eV，室温条件下)，从而形成具有亚势阱层的双势垒量子阱结构，增加的InAs亚势阱层形成的InGaAs-InAs-InGaAs三层结构减少了电子有效质量，从而增加了量子约束束缚态之间的能量间隔，同时也减少了量子阱的基态能量。因此，在相同工作偏压下，有更多的电子实现迁移，电流响应更大，增加了峰谷电流比值(ΔI)，同时增加的亚势阱层里的谐振能级也增加了器件的偏置工作电压，增大峰谷电压比值(ΔV)。另外，InAs亚势阱层的压缩应变抵消了AlAs拉伸应变，这个特性也许能成为发展多层RTD异质结构重要的考虑因素。
本发明提供的上述共振隧穿二极管晶圆结构的制备方法，利用微纳加工技术在所述衬底上生成上述共振隧穿二极管晶圆结构，方法简单易行，成本低，最终制得的共振隧穿二极管晶圆结构，在相同工作偏压下，有更多的电子实现迁移，电流响应更大，增加了峰谷电流比值(ΔI)，同时增加的亚势阱层里的谐振能级也增加了器件的偏置工作电压，增大峰谷电压比值(ΔV)。
附图说明
图1为双势垒量子阱结构图；其中(a)为现有技术共振隧穿二极管的双势垒量子阱结构，(b)为是本发明的共振隧穿二极管晶圆结构中具有InAs亚势阱层的双势垒量子阱结构；
图2为共振隧穿二极管在不同偏置工作电压下，其双势垒量子阱结构能带的变化原理图；
图3是本发明实施例1的共振隧穿二极管在不同偏置工作电压下，其具有InAs亚势阱层的双势垒量子阱结构能带的具体数值变化图；
图4是本发明实施例1的共振隧穿二极管的横截面层结构图；
其中，附图标记说明如下：
1-双势垒量子阱结构，11-第二AlAs势垒层，12-第二InGaAs势阱层，13-InAs亚势阱层，14-第一InGaAs势阱层，15-第一AlAs势垒层，2-集电层，21-第三InGaAs掺杂层，22-第四InGaAs掺杂层，3 31-第二InGaAs掺杂层，32-第一InGaAs掺杂层，4-第二间隔层，41-第六InGaAs掺杂层，42-第二InGaAs间隔层，5-第一间隔层，51第一InGaAs间隔层，52-第五InGaAs掺杂层，6-缓冲层，7-InP衬底。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
一方面，本发明实施例提供一种共振隧穿二极管晶圆结构，包括层叠设置的集电层、双势垒量子阱结构和发射层，所述双势垒量子阱结构包括依次层叠设置的第一AlAs势垒层、第一InGaAs势阱层、第二InGaAs势阱层和第二AlAs势垒层，且所述第一InGaAs势阱层和所述第二InGaAs势阱层之间设置有InAs亚势阱层；
其中，所述第一AlAs势垒层靠近所述集电层，所述第二AlAs势垒层靠近所述发射层；或所述第一AlAs势垒层靠近所述发射层，所述第二AlAs势垒层靠近所述集电层。
本发明实施例提供的共振隧穿二极管的晶圆结构中，因在第一InGaAs势阱层和所述第二InGaAs势阱层之间设置有InAs亚势阱层，而InAs具有比InGaAs更窄的带间隙(Eg＝0.36eV，室温条件下)，从而形成具有亚势阱层的双势垒量子阱结构，增加的InAs亚势阱层形成的InGaAs-InAs-InGaAs三层结构(见图1b)相对于现有双势垒量子阱结构(见图1a)，减少了电子有效质量，从而增加了量子约束束缚态之间的能量间隔，同时也减少了量子阱的基态能量。因此，在相同工作偏压下，有更多的电子实现迁移，电流响应更大，增加了峰谷电流比值(ΔI)，同时增加的亚势阱层里的谐振能级也增加了器件的偏置工作电压，增大峰谷电压比值(ΔV)。另外，InAs亚势阱层的压缩应变抵消了AlAs拉伸应变，这个特性也许能成为发展多层RTD异质结构重要的考虑因素。
为了更清楚地描述本发明实施例，在本实施例的后续具体描述中，一般指所述第一AlAs势垒层靠近所述发射层，所述第二AlAs势垒层靠近所述收集层。
具体地，RTD器件在DC直流偏压下的工作模式以及负阻区的形成过程可用图2RTD器件的双势垒量子阱结构能带的变化的简图表示。图2(a)-(e)表示在不同偏压下，RTD器件双势垒量子阱结构能带的变化，各个阶段的I-V直流响应在最后图2(f)中一一对应。本发明的共振隧穿二极管晶圆结构，在增加了亚势阱层以后，图2(f)中峰电流的位置可从c位置变化到c’的位置。具体原理如下：
图2(a)当没有直流偏压的情况下(Vbias＝0V)，发射区的费米能级(EFE)和接收区的费米能级(EFC)在共振能级(Er1和Er2)对齐。在这种情况下，因为热平衡，没有电流的流动。
图2(b)当在接收区加入一个小的偏置电压(Vbias>0V)，势阱中的能级往下移。当第一个共振能级(Er1)下降到发射区的费米能级处，电子就能穿过阻碍结构，电流就会增加。
图2(c)当偏置电压继续增加的时候，在某个偏置点(峰值电压Vp)，第一个共振能级(Er1)下降到发射区导带(ECE)的底端。电流在这个偏置电压点达到最大值(Ip)。
图2(d)当偏置电压进一步增加，第一个共振能级(Er1)下降到发射区导带(ECE)的底端以下，电流开始减小，负阻区(NDR，negative differential resistance)开始形成。
图2(e)当偏置电压再进一步增加的时候，第二个共振能级(Er2)继续下移，从而形成另一个电子遂穿过程，热发射电子的增加引起阻碍层里电流的迅速增加。电流又开始增加的这个点的偏置电流是峰谷电压(Vv)。
本发明实施例中，创新性地在现有InGaAs作为势阱层的双势垒量子阱结构(如图1a所示)基础上额外添加了一层InAs亚势阱层(如图1b所示)，此处的InAs也未经掺杂，InAs具有比InGaAs更窄的带间隙(Eg＝0.36eV，室温条件下)，从而形成具有亚势阱层的双势垒量子阱结构。增加的亚势阱层形成InGaAs-InAs-InGaAs三层结构减少了电子有效质量，从而增加了量子约束束缚态之间的能量间隔，同时也减少了量子阱的基态能量。因此，在相同工作偏压下，有更多的电子实现迁移，电流响应更大，增加了峰谷电流比值(ΔI)，同时增加的亚势阱层里的谐振能级也增加了器件的偏置工作电压，增大峰谷电压比值(ΔV)。
进一步地，本发明实施例的共振隧穿二极管中，所述InAs亚势阱层的厚度为所述第一InGaAs势阱层的厚度为所述第二InGaAs势阱层的厚度为当势阱层厚度太厚时，峰电压Vp会向左移动，而在本发明实施例的所述厚度范围内更有益于将Vp保持在合适的范围。
进一步地，所述第一AlAs势垒层的厚度为所述第二AlAs势垒层的厚度为当势垒层厚度太厚时，峰电流密度会减少，而在本发明实施例的所述厚度范围内更有益于将峰电流密度保持在较高水平。
进一步地，所述发射层包括Si掺杂浓度为2-3×1019cm-1的第一InGaAs掺杂层和Si掺杂浓度为2-3×1018cm-1的第二InGaAs掺杂层，所述收集层包括Si掺杂浓度为2-3×1019cm-1的第三InGaAs掺杂层和Si掺杂浓度为2-3×1018cm-1的第四InGaAs掺杂层；其中，所述第二InGaAs掺杂层和第四InGaAs掺杂层靠近所述双势垒量子阱结构。
进一步地，所述第二InGaAs掺杂层的厚度为第四InGaAs掺杂层的厚度为和/或
所述第一AlAs势垒层靠近所述发射层，所述第二AlAs势垒层靠近所述收集层，且所述第一InGaAs掺杂层的厚度为第三InGaAs掺杂层的厚度为以上四层厚度的选取范围可满足收集区/发射区高掺杂浓度的需求，有利于电子的遂穿与电流的导通。
进一步地，所述第一AlAs势垒层靠近所述发射层，所述第二AlAs势垒层靠近所述收集层；所述发射层与所述双势垒量子阱结构之间设置有第一间隔层，所述收集层与所述双势垒量子阱结构之间设置有第二间隔层。第一间隔层和第二间隔层的作用主要是隔离发射层/接收层与未掺杂的双势垒区。
进一步地，为了使发射层/收集层与未掺杂的双势垒区隔离效果更好，所述第一间隔层包括Si掺杂浓度为2-5×1016cm-1的第五InGaAs掺杂层和未掺杂的第一InGaAs间隔层，所述第二间隔层包括Si掺杂浓度为2-5×1016cm-1的第六InGaAs掺杂层和未掺杂的第二InGaAs间隔层；其中，所述第一InGaAs间隔层和第二InGaAs间隔层靠近所述双势垒量子阱结构。更优选地，所述第一InGaAs间隔层的厚度为所述第二InGaAs间隔层的厚度为
进一步地，所述第五InGaAs掺杂层的厚度为所述第六InGaAs掺杂层的厚度为第一InGaAs间隔层和第五InGaAs掺杂层的厚度组成的第一间隔层足以减少第四InGaAs掺杂层掺杂渗透到第二AlAs势垒层，可防止高掺杂浓度层对势垒层的掺杂浓度的扩散。同样，第二InGaAs间隔层和第六InGaAs掺杂层的厚度组成的第二间隔层足以减少第二InGaAs掺杂层掺杂渗透到第一AlAs势垒层，也可防止高掺杂浓度层对势垒层的掺杂浓度的扩散。
进一步地，所述第一AlAs势垒层靠近所述发射层，所述第二AlAs势垒层靠近所述收集层，所述发射层与所述双势垒量子阱结构的相对面设置有InP衬底。
进一步地，为防止InP衬底上面一层的掺杂渗透到衬底中，所述InP衬底与所述发射层之间还设置有缓冲层。优选地，所述缓冲层为未掺杂的InP层或未掺杂的InAlAs层。更进一步地，所述缓冲层的厚度为该厚度足以杜绝上面一层高浓度掺杂层掺杂浓度的扩散。
另一方面，本发明实施例还提供了上述共振隧穿二极管晶圆结构的制备方法，包括如下步骤：
S01：提供衬底；
S02：利用微纳加工技术在所述衬底上生成上述共振隧穿二极管晶圆结构的所述收集层、所述双势垒量子阱结构和所述发射层。
本发明实施例提供的上述共振隧穿二极管晶圆结构的制备方法，利用微纳加工技术在衬底上生成上述共振隧穿二极管晶圆结构，该方法简单易行，成本低，最终制得的共振隧穿二极管晶圆结构，在相同工作偏压下，有更多的电子实现迁移，电流响应更大，增加了峰谷电流比值(ΔI)，同时增加的亚势阱层里的谐振能级也增加了器件的偏置工作电压，增大峰谷电压比值(ΔV)。
本发明实施例还提供一种含有本发明上述共振隧穿二极管晶圆结构的共振隧穿二极管；该共振隧穿二极管含有InGaAs-InAs-InGaAs三层结构的双势垒量子阱结构，可减少了电子有效质量，从而增加了量子约束束缚态之间的能量间隔，同时也减少了量子阱的基态能量，使共振隧穿二极管具有高峰谷电流比。
本发明实施例还提供一种单片太赫兹集成电路辐射源，该单片太赫兹集成电路辐射源包括本发明实施例的上述共振隧穿二极管。本发明实施例提供的单片太赫兹集成电路辐射源，因含有本发明特有的共振隧穿二极管，该共振隧穿二极管在相同工作偏压下，有更多的电子实现迁移，电流响应更大，增加了峰谷电流比值(ΔI)，同时增加的亚势阱层里的谐振能级也增加了器件的偏置工作电压，增大峰谷电压比值(ΔV)，因此该单片太赫兹集成电路辐射源与现有技术相比具有更小的功耗和成本。
实施例1
图4为具有亚势阱层的双势垒量子阱结构的磷化铟晶圆制备形成的RTD器件的横截面层结构，各层如表1所示。
表1
制备方法包括：首先按照表1所提供的层厚度及掺杂浓度与顺序从下往上使用MBE(分子束外延技术)生长磷化铟基晶圆，从下往上分别为InP衬底层，InP缓冲层或InGaAs缓冲层，重度掺杂的n++-InGaAs层和轻度掺杂的n+-InGaAs层(作为发射层/收集层，本实施例优选为发射层，其n++-InGaAs层上沉积金属形成金属接触，以放置工作偏压电极)，更轻度掺杂的InGaAs层和未掺杂的InGaAs层作为间隔层，双势垒量子阱结构(包括两层u-AlAs势垒层、两层u-InGaAs势阱层、一层u-InAs亚势阱层)，双势垒量子阱结构上面的四层结构与其下四层结构形成对称结构，具有相应的相同的参数及作用，在最上一层为重度掺杂的n++-InGaAs层(可作为发射层/收集层，本实施例优选为收集层，其上沉积金属形成金属接触，以放置工作偏压电极)，这样可在两极加正负工作偏压。此后使用微纳加工过程形成图4所示RTD器件结构。具体微纳加工过程为首先在第一层n++-InGaAs层上特定的区域面上沉积金属，形成金属欧姆接触。随后利用酸湿法刻蚀腐蚀直到最上层n++-InGaAs层，并在其表面上特定的区域面上沉积金属，形成金属欧姆接触。最后进行第二次湿法刻蚀腐蚀至无掺杂的InP衬底，从而隔离相邻的器件，隔绝器件之间由于导电层互联而造成的影响。
图3呈现了该实施例RTD器件在不同工作偏压下，具有亚势阱层的双势垒量子阱结构能带能级的变化。和图2的双势垒量子阱结构能带能级的变化相比较，在峰值电压Vp偏压下，由于亚势阱层的加入，使更多的电子实现渡越，从而使峰值电流Ip的位置从c增加到c’，如图2(f)所示。另外InAs层压缩应变抵消了AlAs拉伸应变，这个特性也许能成为发展多层RTD异质结构重要的考虑因素。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种共振隧穿二极管晶圆结构，包括层叠设置的收集层、双势垒量子阱结构和发射层，其特征在于，所述双势垒量子阱结构包括依次层叠设置的第一AlAs势垒层、第一InGaAs势阱层、第二InGaAs势阱层和第二AlAs势垒层，且所述第一InGaAs势阱层和所述第二InGaAs势阱层之间设置有InAs亚势阱层；
其中，所述第一AlAs势垒层靠近所述收集层，所述第二AlAs势垒层靠近所述发射层；或所述第一AlAs势垒层靠近所述发射层，所述第二AlAs势垒层靠近所述收集层。
2.如权利要求1所述的共振遂穿二极管晶圆结构，其特征在于，所述InAs亚势阱层的厚度为和/或
所述第一InGaAs势阱层的厚度为和/或
所述第二InGaAs势阱层的厚度为和/或
所述第一AlAs势垒层的厚度为和/或
所述第二AlAs势垒层的厚度为
3.如权利要求1所述的共振遂穿二极管晶圆结构，其特征在于，所述发射层包括Si掺杂浓度为2-3×1019cm-1的第一InGaAs掺杂层和Si掺杂浓度为2-3×1018cm-1的第二InGaAs掺杂层，所述收集层包括Si掺杂浓度为2-3×1019cm-1的第三InGaAs掺杂层和Si掺杂浓度为2-3×1018cm-1的第四InGaAs掺杂层；
其中，所述第二InGaAs掺杂层和第四InGaAs掺杂层靠近所述双势垒量子阱结构。
4.如权利要求3所述的共振遂穿二极管晶圆结构，其特征在于，所述第二InGaAs掺杂层的厚度为所述第四InGaAs掺杂层的厚度为和/或
所述第一AlAs势垒层靠近所述发射层，所述第二AlAs势垒层靠近所述收集层，且所述第一InGaAs掺杂层的厚度为所述第三InGaAs掺杂层的厚度为
5.如权利要求1所述的共振遂穿二极管晶圆结构，其特征在于，所述第一AlAs势垒层靠近所述发射层，所述第二AlAs势垒层靠近所述收集层；所述发射层与所述双势垒量子阱结构之间设置有第一间隔层，所述收集层与所述双势垒量子阱结构之间设置有第二间隔层。
6.如权利要求5所述的共振遂穿二极管晶圆结构，其特征在于，所述第一间隔层包括Si掺杂浓度为2-5×1016cm-1的第五InGaAs掺杂层和未掺杂的第一InGaAs间隔层，所述第二间隔层包括Si掺杂浓度为2-5×1016cm-1的第六InGaAs掺杂层和未掺杂的第二InGaAs间隔层；
其中，所述第一InGaAs间隔层和所述第二InGaAs间隔层靠近所述双势垒量子阱结构。
7.如权利要求6所述的共振遂穿二极管晶圆结构，其特征在于，所述第一InGaAs间隔层的厚度为所述第二InGaAs间隔层的厚度为和/或
所述第五InGaAs掺杂层的厚度为所述第六InGaAs掺杂层的厚度为
8.如权利要求1所述的共振遂穿二极管晶圆结构，其特征在于，所述第一AlAs势垒层靠近所述发射层，所述第二AlAs势垒层靠近所述收集层，所述发射层与所述双势垒量子阱结构的相对面设置有InP衬底。
9.如权利要求8所述的共振遂穿二极管晶圆结构，其特征在于，所述InP衬底与所述发射层之间还设置有缓冲层。
10.一种共振隧穿二极管晶圆结构的制备方法，其特征在于，包括如下步骤：
提供衬底；
利用微纳加工技术在所述衬底上生成权利要求1所述的共振隧穿二极管晶圆结构的所述收集层、所述双势垒量子阱结构和所述发射层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810316297.0A CN108550620A (zh) | 2018-04-10 | 2018-04-10 | 高峰谷电流比的共振隧穿二极管晶圆结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810316297.0A CN108550620A (zh) | 2018-04-10 | 2018-04-10 | 高峰谷电流比的共振隧穿二极管晶圆结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108550620A true CN108550620A (zh) | 2018-09-18 |
Family
ID=63514656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810316297.0A Pending CN108550620A (zh) | 2018-04-10 | 2018-04-10 | 高峰谷电流比的共振隧穿二极管晶圆结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108550620A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109638085A (zh) * | 2018-10-29 | 2019-04-16 | 中国电子科技集团公司第十三研究所 | GaAs基共振隧穿二极管及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013171966A (ja) * | 2012-02-21 | 2013-09-02 | Nippon Telegr & Teleph Corp <Ntt> | 共鳴トンネルダイオードおよびテラヘルツ発振器 |
| CN104733545A (zh) * | 2015-02-17 | 2015-06-24 | 天津大学 | 发射区In含量渐变集电区高In过渡层的RTD器件 |
| CN104752524A (zh) * | 2015-02-17 | 2015-07-01 | 天津大学 | 一种超窄双阱的共振隧穿二极管器件 |
-
2018
- 2018-04-10 CN CN201810316297.0A patent/CN108550620A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013171966A (ja) * | 2012-02-21 | 2013-09-02 | Nippon Telegr & Teleph Corp <Ntt> | 共鳴トンネルダイオードおよびテラヘルツ発振器 |
| CN104733545A (zh) * | 2015-02-17 | 2015-06-24 | 天津大学 | 发射区In含量渐变集电区高In过渡层的RTD器件 |
| CN104752524A (zh) * | 2015-02-17 | 2015-07-01 | 天津大学 | 一种超窄双阱的共振隧穿二极管器件 |
Non-Patent Citations (1)
| Title |
|---|
| 宋瑞良: "《中国博士学位论文全文数据库》", 28 February 2011 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109638085A (zh) * | 2018-10-29 | 2019-04-16 | 中国电子科技集团公司第十三研究所 | GaAs基共振隧穿二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100580957C (zh) | 亚稳态辅助量子点共振隧穿二极管及工作条件 | |
| JP2002203986A (ja) | アバランシェ光検出器 | |
| Solomon et al. | Electrical measurements on n+‐GaAs‐undoped Ga0. 6Al0. 4 As‐n‐GaAs capacitors | |
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| Rossi et al. | Low voltage vertical organic field-effect transistor with polyvinyl alcohol as gate insulator | |
| Jaklevic et al. | Injection electroluminescence in CdS by tunneling films | |
| CN105895670A (zh) | 带GaN子阱的共振隧穿二极管 | |
| CN107452820A (zh) | 一种同质界面二维δ掺杂型PIN紫外探测器 | |
| CN108550620A (zh) | 高峰谷电流比的共振隧穿二极管晶圆结构及其制备方法 | |
| Haldar et al. | Energetics of microwaves probed by double quantum dot absorption | |
| US20140145280A1 (en) | Semiconductor device and production method therefor | |
| Capasso | New heterojunction devices by band-gap engineering | |
| CN115632083A (zh) | 太赫兹波探测器及太赫兹波的探测方法 | |
| JP2730544B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| Aftab et al. | Emerging trends in van der Waals 2D TMD heterojunction bipolar transistors | |
| JPH11330536A (ja) | 半導体受光素子 | |
| CN101652863A (zh) | ZnO系半导体元件 | |
| CN105845741A (zh) | 基于InGaAs/AlAs材料的共振隧穿二极管 | |
| CN113270542A (zh) | 一种基于iii-v族窄禁带半导体异质结构的自旋信号探测器 | |
| JP2018037521A (ja) | 半導体装置及びその製造方法 | |
| CN103247673B (zh) | 一种基于双量子阱谐振隧穿型的npn三极管及其应用 | |
| JPH0337735B2 (zh) | ||
| CN114823976B (zh) | 无帽层InP HEMT欧姆接触结构、太赫兹探测器及其制作方法 | |
| WO2019196008A1 (zh) | 高峰谷电流比的共振隧穿二极管晶圆结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180918 |
|
| RJ01 | Rejection of invention patent application after publication |