CN108550522A - 一种多次图形化的方法 - Google Patents
一种多次图形化的方法 Download PDFInfo
- Publication number
- CN108550522A CN108550522A CN201810390925.XA CN201810390925A CN108550522A CN 108550522 A CN108550522 A CN 108550522A CN 201810390925 A CN201810390925 A CN 201810390925A CN 108550522 A CN108550522 A CN 108550522A
- Authority
- CN
- China
- Prior art keywords
- layer
- graph
- silicon
- side wall
- center line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 85
- 239000000463 material Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000009499 grossing Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 12
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 43
- 238000000151 deposition Methods 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 abstract description 6
- 230000008021 deposition Effects 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000009790 rate-determining step (RDS) Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Thin Film Transistor (AREA)
- Micromachines (AREA)
Abstract
本发明公开了一种多次图形化的方法，包括如下步骤：S01：在衬底上形成硅中心线图形；S02：在上述衬底表面沉积氧化物层，并刻蚀氧化物层，形成位于硅中心线图形两侧的氧化物侧墙；S03：在上述衬底表面沉积第一图形层，并刻蚀第一图形层，形成位于氧化物侧墙两侧的第一图形；S04：在上述衬底表面沉积平坦化材料层，并刻蚀露出硅中心线图形；S05：去除硅中心线图形，在上述衬底表面沉积第二图形层，并刻蚀第二图形层，形成位于氧化物侧墙两侧的第二图形；S06：依次去除平坦化材料层和氧化物侧墙，形成第一图形和第二图形交替的多次图形化图形。本发明提供的一种多次图形化的方法，以一次光刻与多次侧墙工艺的组合，结合平坦化技术制作出超小节距图形。
Description
技术领域
本发明涉及半导体集成电路领域，具体涉及一种多次图形化的方法。
背景技术
随着半导体技术的发展，硅半导体器件经历了平面MOS器件向三维MOS器件(FinFET)的发展转变，硅鳍(Fin)的特征尺寸在不断减小。在14nm这一代技术，硅鳍层图形的节距只有48nm，而未来7nm工艺代，硅鳍层的节距还将进一步缩小，而最先进的193i光刻机，加工这么小的节距的图形都无能为力。
现有的FinFET工艺采用一种自对准二次图形化(self-align doublepatterning，SADP)的方法制作硅鳍层的图形，现有技术中的方法还不能有效地控制最终形成的侧墙之间的距离、而且最终形成的图形线宽一致，没有形成两种线宽图形的可能。所以急需一种不同于现有技术且能有效控制侧墙之间距离与形成两种不同线宽的更加灵活的图形化制作方法。
发明内容
本发明所要解决的技术问题为提供一种多次图形化的方法，以一次光刻与多次侧墙工艺的组合，结合平坦化技术制作出超小节距图形。
为了实现上述目的，本发明采用如下技术方案：一种多次图形化的方法，包括如下步骤：
S01：在衬底上沉积STI薄膜层堆垛，其中STI薄膜层堆垛的最上方为无定型硅层，图形化无定型硅层形成硅中心线图形；
S02：在硅中心线图形以及上述衬底表面沉积氧化物层，并刻蚀氧化物层，形成位于硅中心线图形两侧的氧化物侧墙；
S03：在硅中心线图形、氧化物侧墙以及上述衬底表面沉积第一图形层，并刻蚀第一图形层，形成位于氧化物侧墙两侧的第一图形；
S04：在上述衬底表面沉积平坦化材料层，并刻蚀露出硅中心线图形；
S05：去除硅中心线图形，在氧化物侧墙、第一图形、平坦化材料层以及上述衬底表面沉积第二图形层，并刻蚀第二图形层，形成位于氧化物侧墙两侧的第二图形；
S06：依次去除平坦化材料层和氧化物侧墙，形成第一图形和第二图形交替的多次图形化图形。
进一步地，所述步骤S01中STI薄膜层堆垛从下往上依次为垫氧化层、氮化硅层、无定型硅层、氮氧化硅层和无定形硅层。
进一步地，所述步骤S03中刻蚀去除位于氮氧化硅表面、氧化物侧墙上表面和硅中心线图形上表面的第一图形层。
进一步地，所述步骤S05中刻蚀去除位于氮氧化硅表面、氧化物侧墙上表面、第一图形上表面和平坦化材料层上表面的第二图形层。
进一步地，所述氧化物层、第一图形层和第二图像层可以采用原子沉积法沉积氧化物层。
进一步地，所述第一图形层和第二图形层材质相同。
进一步地，所述第一图形层和第二图形层均为氮化硅。
进一步地，所述步骤S06中通过抛光工艺或者回刻工艺去除平坦化材料层。
进一步地，所述步骤S06之后，通过刻蚀STI堆垛薄膜，可以形成位于衬底上的硅鳍结构。
本发明的有益效果为：本发明提出一种多次图形化的方法，在现有方法的基础上，通过以掩模侧墙做中心，可形成自对准四次图形化工艺。该方法形成的图形自身以及与周围图形的关系不仅受光刻工艺影响，还与历次侧墙工艺相关。本发明可以以一次光刻与多次侧墙工艺的组合，结合平坦化技术实现衬底中超小节距图形的制作，其工艺参数比现有的自对准双重图形化工艺更加灵活可变，可以通过控制硅中心线线宽、沉积氧化层、两次氮化硅层的厚度来决定第一图形之间的距离、第一图形和第二图形之间的距离以及第一图形线宽和第二图形线宽，制作出超小节距图形。
附图说明
图1为本发明一种多次图形化的方法的流程图。
图2-14为本发明一种多次图形化的方法的剖面示意图。
其中，101衬底，201垫氧化层，301氮化硅层，401无定型硅层，308氮氧化硅层，601无定形硅图形，602平坦化材料层，603经过平坦化之后的平坦化材料层，701氧化物层，702氧化物侧墙，801第一图形层，802第一图形，901第二图形层，902第二图形。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
如附图1所示，为本发明的流程图。本发明提供的一种多次图形化的方法，其特征在于，包括如下步骤：
S01：在衬底上沉积STI薄膜层堆垛，其中STI薄膜层堆垛的最上方为无定型硅层，图形化无定型硅层形成中心线图形。
其中，如图2所示，衬底可以为硅片，在形成硅中心先图形601之前，在衬底101表面上依次生长垫氧化层201、氮化硅层301、无定型硅层401、氮氧化硅层308和无定形硅层601，并且生长方法采用现有技术中的常规生长法。之后在通过图形化工艺形成无定形硅中心线图形。本步骤中硅中心线图形之间的距离决定了后续工艺中第二图形之间的距离，因此，该距离可以根据工艺需求进行调节。
S02：在硅中心线图形以及衬底表面沉积氧化物层，并刻蚀氧化物层，形成位于硅中心线图形两侧的氧化物侧墙。
如图3所示，在硅中心线图形601上采用原子沉积法沉积一层氧化物层701，该氧化物层可以为氧化硅等，同时，该氧化物层的厚度决定了后续第一图形和第二图形之间的距离。因为原子沉积法为全局均匀沉积，因此，位于硅中心线图形601上表面、侧面以及氮氧化硅层308上表面的氧化物层的厚度均相同。沉积之后刻蚀去除氮氧化硅308表面、硅中心线图形601上表面的氧化物层701，并且刻蚀位于硅中心线图形侧壁上的氧化物层，如图4所示，形成氧化物侧墙702。此时，氮氧化硅308上表面上为硅中心线图形601以及位于硅中心线图形601两侧的氧化物侧墙702。值得说明的是，附图3中形成的氧化物侧墙与硅中心线图形601等高，本发明中氧化物侧墙的高度可以根据工艺需求自由设定，可以比硅中心线图形高也可以比硅中心线图形低，在此不做详细说明；同样的道理，后文提到的第一图形和第二图形的高度也可以根据实际工艺进行调节。
S03：在硅中心线图形、氧化物侧墙以及衬底表面沉积第一图形层，并刻蚀第一图形层，形成位于氧化物侧墙两侧的第一图形。
如附图5所示，之前的硅中心线图形601两侧形成氧化物侧墙702，在硅中心线图形601以及氧化物侧墙702以及氮氧化硅层308上沉积第一图形层801，本步骤中可以采用原子沉积法进行沉积，确保氮氧化硅308表面上、氧化物侧墙702上表面和硅中心线图形601上表面以及位于氧化物侧墙702两侧的第一图形层801的厚度相同。沉积之后刻蚀去除氮氧化硅308表面、氧化物侧墙上表面和硅中心线图形601上表面的第一图形层，并且刻蚀位于氧化物侧墙侧壁上的第一图形层，如图6所示，形成第一图形802。此时，氮氧化硅308上为硅中心线图形601、位于硅中心线图形601两侧的氧化物侧墙702以及位于氧化物侧墙702两侧的第一图形802。
S04：在上述衬底表面沉积平坦化材料层，并刻蚀露出硅中心线图形。
如附图7和附图8所示，在上述硅中心线图形601、氧化物侧墙702和第一图形802以及氮氧化硅308上表面沉积或涂布一层平坦化材料层602，可以为SOC平坦化材料，并通过化学机械抛光工艺或者回刻蚀工艺去除上层平坦化材料层，露出硅中心线图形。
S05：去除硅中心线图形，在氧化物侧墙、第一图形、平坦化材料层以及衬底表面沉积第二图形层，并刻蚀第二图形层，形成位于氧化物侧墙两侧的第二图形。
如附图9所示，先去除硅中心线图形601，去除方法可以是硅刻蚀剂湿法去除。在氧化物侧墙702、第一图形802、平坦化材料层602以及氮氧化硅308表面沉积第二图形层901，如图10所示。本步骤中可以采用原子沉积法进行沉积。沉积之后刻蚀去除氮氧化硅308表面、氧化物侧墙702上表面、第一图形802上表面和平坦化材料层602上表面的第二图形层901，并且刻蚀位于第一图形802侧壁上的第二图形层901，如图11所示，形成第二图形902。
S06：依次去除平坦化材料层和氧化物侧墙，形成第一图形和第二图形交替的多次图形化图形。
如附图12、13所示，依次去除平坦化材料层602和氧化物侧墙702，形成第一图形802和第二图形902交替的多次图形化图形。本发明后期可以刻蚀硅片下层多层薄膜，如图14所示，并最终形成硅鳍结构。
值得说明的是，本发明中硅中心线图形用于隔开第一图像之间的距离，因此，在实际工艺中，可以通过调节步骤S01中硅中心线图形的位置以及彼此之间的距离，来控制最终形成的第一图形之间的间距。本发明中氧化物侧墙用来隔开第一图形与第二图形之间的距离，因此，在实际工艺中，可以通过调节步骤S02中氧化物层的厚度来控制氧化物侧墙在水平方向上的宽度，从而来控制第一图形和第二图形之间的距离。
同时，第一图形的宽度等尺寸决定于第一图形层的沉积厚度，因此，在实际工艺中，我们可以通过控制步骤S03中第一图形层的沉积工艺来控制第一图形的厚度、宽度以及高度等尺寸。同样地，第二图形的宽度等尺寸决定于第二图形层的沉积厚度，因此，在实际工艺中，我们可以通过控制步骤S05中第二图形层的沉积工艺来控制第二图形的厚度、宽度以及高度等尺寸。
本发明中第一图形和第二图形的材质可以根据最终工艺需求来确定，若需要在衬底上形成间距较小的相同的图形，则本发明中第一图形和第二图形采用相同的材质，比如氮化硅，可以在衬底上形成间距较小的氮化硅图形，若需要在衬底上形成间距较小的不同材质图形，可以使得第一图形和第二图形材质不同，选用相应的材料即可在沉积上形成间距较小的不同图形。
本发明提出一种多次图形化的方法，可以以一次光刻与多次侧墙工艺的组合，结合平坦化技术实现衬底中超小节距图形的制作，其工艺参数比现有的自对准双重图形化工艺更加灵活可变，可以通过沉积氧化层、平坦化材料层的厚度来决定第一图形和第二图形之间的距离，制作出超小节距图形。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。
Claims (9)
1.一种多次图形化的方法，其特征在于，包括如下步骤：
S01：在衬底上沉积STI薄膜层堆垛，其中STI薄膜层堆垛的最上方为无定型硅层，图形化无定型硅层形成硅中心线图形；
S02：在硅中心线图形以及上述衬底表面沉积氧化物层，并刻蚀氧化物层，形成位于硅中心线图形两侧的氧化物侧墙；
S03：在硅中心线图形、氧化物侧墙以及上述衬底表面沉积第一图形层，并刻蚀第一图形层，形成位于氧化物侧墙两侧的第一图形；
S04：在上述衬底表面沉积平坦化材料层，并刻蚀露出硅中心线图形；
S05：去除硅中心线图形，在氧化物侧墙、第一图形、平坦化材料层以及上述衬底表面沉积第二图形层，并刻蚀第二图形层，形成位于氧化物侧墙两侧的第二图形；
S06：依次去除平坦化材料层和氧化物侧墙，形成第一图形和第二图形交替的多次图形化图形。
2.根据权利要求1所述的一种多次图形化的方法，其特征在于，所述步骤S01中STI薄膜层堆垛从下往上依次为垫氧化层、氮化硅层、无定型硅层、氮氧化硅层和无定形硅层。
3.根据权利要求2所述的一种多次图形化的方法，其特征在于，所述步骤S03中刻蚀去除位于氮氧化硅表面、氧化物侧墙上表面和硅中心线图形上表面的第一图形层。
4.根据权利要求2所述的一种多次图形化的方法，其特征在于，所述步骤S05中刻蚀去除位于氮氧化硅表面、氧化物侧墙上表面、第一图形上表面和平坦化材料层上表面的第二图形层。
5.根据权利要求1所述的一种多次图形化的方法，其特征在于，所述氧化物层、第一图形层和第二图像层采用原子沉积法沉积氧化物层。
6.根据权利要求1所述的一种多次图形化的方法，其特征在于，所述第一图形层和第二图形层材质相同。
7.根据权利要求6所述的一种多次图形化的方法，其特征在于，所述第一图形层和第二图形层均为氮化硅。
8.根据权利要求1所述的一种多次图形化的方法，其特征在于，所述步骤S06中通过抛光工艺或者回刻工艺去除平坦化材料层。
9.根据权利要求1所述的一种多次图形化的方法，其特征在于，所述步骤S06之后，通过刻蚀STI薄膜层堆垛，形成位于衬底上的硅鳍结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810390925.XA CN108550522B (zh) | 2018-04-27 | 2018-04-27 | 一种多次图形化的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810390925.XA CN108550522B (zh) | 2018-04-27 | 2018-04-27 | 一种多次图形化的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108550522A true CN108550522A (zh) | 2018-09-18 |
| CN108550522B CN108550522B (zh) | 2020-09-04 |
Family
ID=63512720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810390925.XA Active CN108550522B (zh) | 2018-04-27 | 2018-04-27 | 一种多次图形化的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108550522B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111477541A (zh) * | 2020-04-23 | 2020-07-31 | 上海华力集成电路制造有限公司 | 自对准双重成像技术 |
| CN112462468A (zh) * | 2020-10-27 | 2021-03-09 | 中国科学院微电子研究所 | 利用图形反转制作光子晶体的方法及光子晶体 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1455440A (zh) * | 2002-04-29 | 2003-11-12 | 惠普公司 | 在衬底上加工高密度亚光刻图形的方法 |
| US20100038795A1 (en) * | 2008-08-18 | 2010-02-18 | Ryota Aburada | Method of fabricating semiconductor device and semiconductor device |
| US20120164390A1 (en) * | 2010-12-27 | 2012-06-28 | Brewer Science Inc. | Processes to pattern small features for advanced patterning needs |
| CN104347350A (zh) * | 2013-07-26 | 2015-02-11 | 南亚科技股份有限公司 | 半导体自对准图案化的方法 |
-
2018
- 2018-04-27 CN CN201810390925.XA patent/CN108550522B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1455440A (zh) * | 2002-04-29 | 2003-11-12 | 惠普公司 | 在衬底上加工高密度亚光刻图形的方法 |
| US20100038795A1 (en) * | 2008-08-18 | 2010-02-18 | Ryota Aburada | Method of fabricating semiconductor device and semiconductor device |
| US20120164390A1 (en) * | 2010-12-27 | 2012-06-28 | Brewer Science Inc. | Processes to pattern small features for advanced patterning needs |
| CN104347350A (zh) * | 2013-07-26 | 2015-02-11 | 南亚科技股份有限公司 | 半导体自对准图案化的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111477541A (zh) * | 2020-04-23 | 2020-07-31 | 上海华力集成电路制造有限公司 | 自对准双重成像技术 |
| CN112462468A (zh) * | 2020-10-27 | 2021-03-09 | 中国科学院微电子研究所 | 利用图形反转制作光子晶体的方法及光子晶体 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108550522B (zh) | 2020-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI620995B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
| TWI651809B (zh) | 特徵尺寸縮減技術(三) | |
| TWI625764B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
| US7629693B2 (en) | Method for integrated circuit fabrication using pitch multiplication | |
| JP2008027978A (ja) | 半導体装置及びその製造方法 | |
| WO2006101695A1 (en) | Pitch reduced patterns relative to photolithography features | |
| CN108470678A (zh) | 半导体结构及其形成方法 | |
| WO2010083184A1 (en) | Multiple depth shallow trench isolation process | |
| CN102446703A (zh) | 双重图形化方法 | |
| CN108550522A (zh) | 一种多次图形化的方法 | |
| CN110391133A (zh) | 图案化方法 | |
| CN104078329B (zh) | 自对准多重图形的形成方法 | |
| CN111668093B (zh) | 半导体器件及其形成方法 | |
| CN112864094A (zh) | 半导体结构及其形成方法 | |
| US20230006069A1 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| CN110828544A (zh) | 鳍结构 | |
| CN115602536A (zh) | 改善侧墙刻蚀中刻蚀停止层凹陷的方法 | |
| TW200415719A (en) | Method of planarizing a semiconductor die | |
| JP2009094379A (ja) | 半導体装置の製造方法 | |
| CN108847387A (zh) | 一种孔形成方法 | |
| JP4026414B2 (ja) | 表面パターニング方法 | |
| CN111584431B (zh) | 一种自对准四重图形形成方法 | |
| US20210320007A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN116072537A (zh) | 半导体结构的制造方法及半导体结构 | |
| KR100561048B1 (ko) | 3차원 금속 구조체의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |