CN108536208A - 偏置电流电路 - Google Patents

偏置电流电路 Download PDF

Info

Publication number
CN108536208A
CN108536208A CN201810443244.5A CN201810443244A CN108536208A CN 108536208 A CN108536208 A CN 108536208A CN 201810443244 A CN201810443244 A CN 201810443244A CN 108536208 A CN108536208 A CN 108536208A
Authority
CN
China
Prior art keywords
current
pmos tube
pull
node
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810443244.5A
Other languages
English (en)
Other versions
CN108536208B (zh
Inventor
唐成伟
王鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810443244.5A priority Critical patent/CN108536208B/zh
Publication of CN108536208A publication Critical patent/CN108536208A/zh
Priority to US16/191,763 priority patent/US10627847B2/en
Application granted granted Critical
Publication of CN108536208B publication Critical patent/CN108536208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS

Abstract

本发明公开了一种偏置电流电路，包括：偏置电流主体单元、输出单元和电源电压自适应单元；偏置电流主体单元，包括第一和二PMOS管、第一和二NMOS管和第一电阻；第一NMOS管和第一PMOS管组成第一电流路径；第一电阻、第二NMOS管和第二PMOS管组成第二电流路径；电源电压自适应单元包括第三MOS晶体管、上拉电流源和下拉电流源；第三MOS晶体管连接在第一和二PMOS管的栅极连接的第一节点和第二NMOS管和第二PMOS管的漏极连接的第二节点之间，上拉电流源和第一PMOS管呈镜像结构，上下拉电流源的电流大小相等。本发明能扩展电路的低压应用范围，使电路在高低压下都能正常工作。

Description

偏置电流电路
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种偏置电流电路。
背景技术
如图1所示，是现有偏置电流电路的结构图；包括由PMOS管P1和NMOS管N1连接形成的第一电流路径，由PMOS管P2、NMOS管N2和电阻R1连接形成的第二电流路径，由PMOS管P3组成的输出路径。PMOS管P1和P2和P3连接形成镜像结构，PMOS管P1和P2和P3的源极都连接电源电压VCC，PMOS管P1和P2和P3的栅极都连接到节点NET2。PMOS管P3的漏极输出偏置电流I1。
PMOS管P1的漏极、NMOS管N1的漏极和栅极以及NMOS管N2的栅极都连接节点NET1。NMOS管N2的漏极连接节点NET2。
NMOS管N1的源极都接地。电阻R2连接在NMOS管N2的源极和地之间。
图1所示的结构在电源电压VCC较大时能够很好的工作。但是，随着手持设备的普及，出现了越来越多的低压低功耗需求，偏置电流电路应用于各种模拟电路中，对于更低的工作电压即图1中的电源电压VCC也成为了一个挑战。由图1所示可知，电路正常工作时，电源电压VCC和节点NET2的电压差要大于PMOS管P1的阈值电压，节点NET1的电压要大于NMOS管N1的阈值电压。当电源电压VCC降低时，节点NET1和NET2的电压也会降低，电源电压VCC和节点NET2的电压差以及节点NET1的电压可能会接近或小于对应的PMOS管或NMOS管的阈值电压，从而会影响电路的性能。
发明内容
本发明所要解决的技术问题是提供一种偏置电流电路，能扩展电路的低压应用范围，使电路在高低压下都能正常工作。
为解决上述技术问题，本发明提供的偏置电流电路包括：偏置电流主体单元、输出单元和电源电压自适应单元。
偏置电流主体单元，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第一电阻。
所述第一PMOS管的栅极和所述第二PMOS管的栅极都连接到第一节点并组成镜像结构。
所述第一PMOS管的源极和所述第二PMOS管的源极都连接电源电压。
所述第一NMOS管的漏极连接所述第一PMOS管的漏极，所述第一NMOS管的源极接地。
所述第二NMOS管的漏极和所述第二PMOS管的漏极都连接到第二节点，所述第二NMOS管的源极连接所述第一电阻的第一端，所述第一电阻的第二端接地。
由所述第一NMOS管和所述第一PMOS管组成第一电流路径；由所述第一电阻、所述第二NMOS管和所述第二PMOS管组成第二电流路径。
所述输出单元和所述第一PMOS管镜像并输出偏置电流。
所述电源电压自适应单元包括第三MOS晶体管、上拉电流源和下拉电流源。
所述第三MOS晶体管的第一端连接所述第一节点，所述第三MOS晶体管的第二端连接所述第二节点，所述第三MOS晶体管的第三端为栅极且连接到使所述第三MOS晶体管保持导通的电位。
所述上拉电流源和所述第一PMOS管呈镜像结构，所述下拉电流源的电流大小等于所述上拉电流源的电流大小。
所述上拉电流源连接到所述第二节点，所述下拉电流源连接到所述第一节点，所述上拉电流源和所述下拉电流源的电流相等使所述上拉电流源通过所述第二节点全部流入到所述第三MOS晶体管中。
在所述电源电压降低时，所述下拉电流源使所述第一节点的电压降低并低于所述第二节点的电压，所述第三MOS晶体管的第一端和第二端之间的源漏电压增加，所述第一节点的电压降低使所述第一PMOS管和所述第二PMOS管的性能变好。
进一步的改进是，所述第三MOS晶体管为第三PMOS管，所述第三MOS管的第一端为漏极，所述第三MOS管的第二端为源极，所述第三MOS管的第三端接地。
进一步的改进是，所述上拉电流源由第四PMOS管组成，所述第四PMOS管的源极连接电源电压，所述第四PMOS管的栅极连接所述第一节点，所述第四PMOS管的漏极连接所述第二节点。
进一步的改进是，所述下拉电流源由第三NMOS管组成，所述第三NMOS管的源极接地，所述第三NMOS管漏极连接所述第一节点，所述第三NMOS管的栅极连接使所述下拉电流源的电流等于所述上拉电流源的电流的偏置电压。
进一步的改进是，所述第三NMOS管的栅极的偏置电压由第三电流路径提供，所述第三电流路径包括和所述第四PMOS管相镜像的第一镜像电路以及和所述第三NMOS管相镜像的第二镜像电路，所述第一镜像电路的电流和所述第二镜像电路的电流相等并由所述第一镜像电路和所述第二镜像电路连接形成所述第三电流路径。
进一步的改进是，所述第一镜像电路的电流和所述上拉电流源的电流的比例值等于所述第二镜像电路和所述下拉电流源的电流的比例值。
进一步的改进是，所述第一电流路径的电流等于所述第二电流路径的电流。
进一步的改进是，所述上拉电流源的电流小于所述第一电流路径的电流。
进一步的改进是，所述第一镜像电路由第五PMOS管组成，所述第五PMOS管的源极连接电源电压，所述第五PMOS管的漏极连接所述第二镜像电路，所述第五PMOS管的栅极连接所述第一节点。
进一步的改进是，所述第二镜像电路由第四NMOS管组成，所述第四NMOS管的源极接地，所述第四NMOS管的漏极连接所述第一镜像电路，所述第四NMOS管的栅极连接所述第三NMOS管的栅极。
进一步的改进是，所述输出单元由第六PMOS管组成，所述第六PMOS管的源极连接电源电压，所述第六PMOS管的栅极连接所述第一节点，所述第六PMOS管的漏极输出所述偏置电流。
本发明通过设置电源电压自适应单元，能在偏置电流主体单元的第一和二PMOS管的栅极连接形成的第一节点和第二NMOS管的漏极和第二PMOS管的漏极连接形成的第二节点之间设置有一个第三MOS晶体管，第三MOS晶体管的两端分别连接大小相等的上拉电流源和下拉电流源，上拉电流源和下拉电流源能在不影响偏置电流主体单元的电流的情况下，根据电源电压的大小自适应调节第一节点和第二节点之间的电压差即第三MOS晶体管的源漏电压，从而能实现在电源电压较小时使第一节点和第二节点之间具有较大的电压差，从而使第一节点电压小于第二节点电压，第一节点减小会提高第一PMOS管的栅源电压差，从而使述第一PMOS管和第二PMOS管的性能变好，所以本发明能改善电路在低压工作时的性能，所以能扩展电路的低压应用范围。
同时，当电源电压为高压时，第三MOS晶体管的源漏基本不产生电压差，也即相当于将第一节点和第二节点连接在一起，这和现有电路结构是相同，故本发明的电路在高压下依然能很好的工作，所以本发明能使电路在高低压下都能正常工作。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有偏置电流电路的结构图；
图2是本发明实施例偏置电流电路的结构图。
具体实施方式
如图2所示，是本发明实施例偏置电流电路的结构图，本发明实施例偏置电流电路包括：偏置电流主体单元1、输出单元2和电源电压自适应单元。
偏置电流主体单元1，包括第一PMOS管P101、第二PMOS管P102、第一NMOS管N101、第二NMOS管N102和第一电阻R101。
所述第一PMOS管P101的栅极和所述第二PMOS管P102的栅极都连接到第一节点NET1并组成镜像结构。
所述第一PMOS管P101的源极和所述第二PMOS管P102的源极都连接电源电压VCC。
所述第一NMOS管N101的漏极连接所述第一PMOS管P101的漏极，所述第一NMOS管N101的源极接地GND。
所述第二NMOS管N102的漏极和所述第二PMOS管P102的漏极都连接到第二节点NET2，所述第二NMOS管N102的源极连接所述第一电阻R101的第一端，所述第一电阻R101的第二端接地GND。
由所述第一NMOS管N101和所述第一PMOS管P101组成第一电流路径；由所述第一电阻R101、所述第二NMOS管N102和所述第二PMOS管P102组成第二电流路径。
所述输出单元2和所述第一PMOS管P101镜像并输出偏置电流I101。
所述电源电压自适应单元包括第三MOS晶体管3、上拉电流源4和下拉电流源5。
所述第三MOS晶体管3的第一端连接所述第一节点NET1，所述第三MOS晶体管3的第二端连接所述第二节点NET2，所述第三MOS晶体管3的第三端为栅极且连接到使所述第三MOS晶体管3保持导通的电位。
所述上拉电流源4和所述第一PMOS管P101呈镜像结构，所述下拉电流源5的电流大小等于所述上拉电流源4的电流大小。
所述上拉电流源4连接到所述第二节点NET2，所述下拉电流源5连接到所述第一节点NET1，所述上拉电流源4和所述下拉电流源5的电流相等使所述上拉电流源4通过所述第二节点NET2全部流入到所述第三MOS晶体管3中。
在所述电源电压VCC降低时，所述下拉电流源5使所述第一节点NET1的电压降低并低于所述第二节点NET2的电压，所述第三MOS晶体管3的第一端和第二端之间的源漏电压增加，所述第一节点NET1的电压降低使所述第一PMOS管P101和所述第二PMOS管P102的性能变好。
本发明实施例中，所述第三MOS晶体管3为第三PMOS管P103，所述第三MOS管的第一端为漏极，所述第三MOS管的第二端为源极，所述第三MOS管的第三端接地GND。
所述上拉电流源4由第四PMOS管P104组成，所述第四PMOS管P104的源极连接电源电压VCC，所述第四PMOS管P104的栅极连接所述第一节点NET1，所述第四PMOS管P104的漏极连接所述第二节点NET2。
所述下拉电流源5由第三NMOS管N103组成，所述第三NMOS管N103的源极接地GND，所述第三NMOS管N103漏极连接所述第一节点NET1，所述第三NMOS管N103的栅极连接使所述下拉电流源5的电流等于所述上拉电流源4的电流的偏置电压。
所述第三NMOS管N103的栅极的偏置电压由第三电流路径6提供，所述第三电流路径6包括和所述第四PMOS管P104相镜像的第一镜像电路7以及和所述第三NMOS管N103相镜像的第二镜像电路8，所述第一镜像电路7的电流和所述第二镜像电路8的电流相等并由所述第一镜像电路7和所述第二镜像电路8连接形成所述第三电流路径6。所述第一镜像电路7的电流和所述上拉电流源4的电流的比例值等于所述第二镜像电路8和所述下拉电流源5的电流的比例值。
本发明实施例中，所述第一镜像电路7由第五PMOS管P105组成，所述第五PMOS管P105的源极连接电源电压VCC，所述第五PMOS管P105的漏极连接所述第二镜像电路8，所述第五PMOS管P105的栅极连接所述第一节点NET1。
所述第二镜像电路8由第四NMOS管N104组成，所述第四NMOS管N104的源极接地GND，所述第四NMOS管N104的漏极连接所述第一镜像电路7，所述第四NMOS管N104的栅极连接所述第三NMOS管N103的栅极。
本发明实施例中，所述第一镜像电路7的电流和所述上拉电流源4的电流相等。所述第一电流路径的电流等于所述第二电流路径的电流。
所述上拉电流源4的电流小于所述第一电流路径的电流。
所述输出单元2由第六PMOS管P106组成，所述第六PMOS管P106的源极连接电源电压VCC，所述第六PMOS管P106的栅极连接所述第一节点NET1，所述第六PMOS管P106的漏极输出所述偏置电流I101。
本发明实施例通过设置电源电压自适应单元，能在偏置电流主体单元1的第一节点NET1和第二节点NET2之间设置有一个第三MOS晶体管3，第三MOS晶体管3的两端分别连接大小相等的上拉电流源4和下拉电流源5，上拉电流源4和下拉电流源5能在不影响偏置电流主体单元1的电流的情况下，根据电源电压VCC的大小自适应调节第一节点NET1和第二节点NET2之间的电压差即第三MOS晶体管3的源漏电压，从而能实现在电源电压VCC较小时使第一节点NET1和第二节点NET2之间具有较大的电压差，从而能减少第一节点NET1电压，第一节点NET1减小会提高第一PMOS管P101的栅源电压差，从而使述第一PMOS管P101和第二PMOS管P102的性能变好；所以本发明实施例能改善电路在低压工作时的性能，所以能扩展电路的低压应用范围。
同时，当电源电压VCC为高压时，第三MOS晶体管3的源漏基本不产生电压差，也即相当于将第一节点NET1和第二节点NET2连接在一起，这和现有电路结构是相同，故本发明的电路在高压下依然能很好的工作，所以本发明实施例能使电路在高低压下都能正常工作。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (11)

1.一种偏置电流电路，其特征在于，包括：偏置电流主体单元、输出单元和电源电压自适应单元；
偏置电流主体单元，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第一电阻；
所述第一PMOS管的栅极和所述第二PMOS管的栅极都连接到第一节点并组成镜像结构；
所述第一PMOS管的源极和所述第二PMOS管的源极都连接电源电压；
所述第一NMOS管的漏极连接所述第一PMOS管的漏极，所述第一NMOS管的源极接地；
所述第二NMOS管的漏极和所述第二PMOS管的漏极都连接到第二节点，所述第二NMOS管的源极连接所述第一电阻的第一端，所述第一电阻的第二端接地；
由所述第一NMOS管和所述第一PMOS管组成第一电流路径；由所述第一电阻、所述第二NMOS管和所述第二PMOS管组成第二电流路径；
所述输出单元和所述第一PMOS管镜像并输出偏置电流；
所述电源电压自适应单元包括第三MOS晶体管、上拉电流源和下拉电流源；
所述第三MOS晶体管的第一端连接所述第一节点，所述第三MOS晶体管的第二端连接所述第二节点，所述第三MOS晶体管的第三端为栅极且连接到使所述第三MOS晶体管保持导通的电位；
所述上拉电流源和所述第一PMOS管呈镜像结构，所述下拉电流源的电流大小等于所述上拉电流源的电流大小；
所述上拉电流源连接到所述第二节点，所述下拉电流源连接到所述第一节点，所述上拉电流源和所述下拉电流源的电流相等使所述上拉电流源通过所述第二节点全部流入到所述第三MOS晶体管中；
在所述电源电压降低时，所述下拉电流源使所述第一节点的电压降低并低于所述第二节点的电压，所述第三MOS晶体管的第一端和第二端之间的源漏电压增加，所述第一节点的电压降低使所述第一PMOS管和所述第二PMOS管的性能变好。
2.如权利要求1所述的偏置电流电路，其特征在于：所述第三MOS晶体管为第三PMOS管，所述第三MOS管的第一端为漏极，所述第三MOS管的第二端为源极，所述第三MOS管的第三端接地。
3.如权利要求1或2所述的偏置电流电路，其特征在于：所述上拉电流源由第四PMOS管组成，所述第四PMOS管的源极连接电源电压，所述第四PMOS管的栅极连接所述第一节点，所述第四PMOS管的漏极连接所述第二节点。
4.如权利要求3所述的偏置电流电路，其特征在于：所述下拉电流源由第三NMOS管组成，所述第三NMOS管的源极接地，所述第三NMOS管漏极连接所述第一节点，所述第三NMOS管的栅极连接使所述下拉电流源的电流等于所述上拉电流源的电流的偏置电压。
5.如权利要求4所述的偏置电流电路，其特征在于：所述第三NMOS管的栅极的偏置电压由第三电流路径提供，所述第三电流路径包括和所述第四PMOS管相镜像的第一镜像电路以及和所述第三NMOS管相镜像的第二镜像电路，所述第一镜像电路的电流和所述第二镜像电路的电流相等并由所述第一镜像电路和所述第二镜像电路连接形成所述第三电流路径。
6.如权利要求5所述的偏置电流电路，其特征在于：所述第一镜像电路的电流和所述上拉电流源的电流的比例值等于所述第二镜像电路和所述下拉电流源的电流的比例值。
7.如权利要求6所述的偏置电流电路，其特征在于：所述第一电流路径的电流等于所述第二电流路径的电流。
8.如权利要求7所述的偏置电流电路，其特征在于：所述上拉电流源的电流小于所述第一电流路径的电流。
9.如权利要求5所述的偏置电流电路，其特征在于：所述第一镜像电路由第五PMOS管组成，所述第五PMOS管的源极连接电源电压，所述第五PMOS管的漏极连接所述第二镜像电路，所述第五PMOS管的栅极连接所述第一节点。
10.如权利要求5所述的偏置电流电路，其特征在于：所述第二镜像电路由第四NMOS管组成，所述第四NMOS管的源极接地，所述第四NMOS管的漏极连接所述第一镜像电路，所述第四NMOS管的栅极连接所述第三NMOS管的栅极。
11.如权利要求1所述的偏置电流电路，其特征在于：所述输出单元由第六PMOS管组成，所述第六PMOS管的源极连接电源电压，所述第六PMOS管的栅极连接所述第一节点，所述第六PMOS管的漏极输出所述偏置电流。
CN201810443244.5A 2018-05-10 2018-05-10 偏置电流电路 Active CN108536208B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810443244.5A CN108536208B (zh) 2018-05-10 2018-05-10 偏置电流电路
US16/191,763 US10627847B2 (en) 2018-05-10 2018-11-15 Bias current circuit operating at high and low voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810443244.5A CN108536208B (zh) 2018-05-10 2018-05-10 偏置电流电路

Publications (2)

Publication Number Publication Date
CN108536208A true CN108536208A (zh) 2018-09-14
CN108536208B CN108536208B (zh) 2020-09-25

Family

ID=63476807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810443244.5A Active CN108536208B (zh) 2018-05-10 2018-05-10 偏置电流电路

Country Status (2)

Country Link
US (1) US10627847B2 (zh)
CN (1) CN108536208B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110968142A (zh) * 2018-09-28 2020-04-07 雅特力科技(重庆)有限公司 动态偏压电流产生器以及相关的电子装置
CN114020087A (zh) * 2021-09-17 2022-02-08 深圳市芯波微电子有限公司 抑制电源干扰的偏置电压产生电路
US11709517B2 (en) 2020-03-12 2023-07-25 Nxp Usa, Inc. Bias current generator circuit
CN117095635A (zh) * 2023-09-18 2023-11-21 欣瑞华微电子(上海)有限公司 一种显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285168A (en) * 1991-09-18 1994-02-08 Hitachi, Ltd. Operational amplifier for stably driving a low impedance load of low power consumption
CN101482761A (zh) * 2008-01-09 2009-07-15 辉芒微电子（深圳）有限公司 基准源启动电路
CN101630532A (zh) * 2008-07-17 2010-01-20 上海华虹Nec电子有限公司 用于电可擦除可编程只读存储器的灵敏放大器及实现方法
US7978005B1 (en) * 2007-10-30 2011-07-12 Impinj, Inc. Reference current generator with low temperature coefficient dependence
CN103729004A (zh) * 2014-01-07 2014-04-16 上海华虹宏力半导体制造有限公司 一种偏置电流产生电路
CN104898760A (zh) * 2015-04-30 2015-09-09 中国电子科技集团公司第三十八研究所 适用于低电压环境的电流镜电路
CN105468081A (zh) * 2016-01-29 2016-04-06 上海麦歌恩微电子股份有限公司 带低压检测的稳压电路及其稳压方法
CN106026928A (zh) * 2016-05-13 2016-10-12 东南大学 一种低电压单平衡电流复用无源混频器
US9658637B2 (en) * 2014-02-18 2017-05-23 Analog Devices Global Low power proportional to absolute temperature current and voltage generator
CN107479614A (zh) * 2017-08-16 2017-12-15 电子科技大学 一种具有高电源抑制比的偏置电路
US9941883B2 (en) * 2015-04-03 2018-04-10 Nxp Usa, Inc. Transmission gate circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554313B1 (en) * 2006-02-09 2009-06-30 National Semiconductor Corporation Apparatus and method for start-up circuit without a start-up resistor
US20080074173A1 (en) * 2006-09-25 2008-03-27 Avid Electronics Corp. Current source circuit having a dual loop that is insensitive to supply voltage
JP6061589B2 (ja) * 2012-03-22 2017-01-18 エスアイアイ・セミコンダクタ株式会社 基準電圧回路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285168A (en) * 1991-09-18 1994-02-08 Hitachi, Ltd. Operational amplifier for stably driving a low impedance load of low power consumption
US7978005B1 (en) * 2007-10-30 2011-07-12 Impinj, Inc. Reference current generator with low temperature coefficient dependence
CN101482761A (zh) * 2008-01-09 2009-07-15 辉芒微电子（深圳）有限公司 基准源启动电路
CN101630532A (zh) * 2008-07-17 2010-01-20 上海华虹Nec电子有限公司 用于电可擦除可编程只读存储器的灵敏放大器及实现方法
CN103729004A (zh) * 2014-01-07 2014-04-16 上海华虹宏力半导体制造有限公司 一种偏置电流产生电路
US9658637B2 (en) * 2014-02-18 2017-05-23 Analog Devices Global Low power proportional to absolute temperature current and voltage generator
US9941883B2 (en) * 2015-04-03 2018-04-10 Nxp Usa, Inc. Transmission gate circuit
CN104898760A (zh) * 2015-04-30 2015-09-09 中国电子科技集团公司第三十八研究所 适用于低电压环境的电流镜电路
CN105468081A (zh) * 2016-01-29 2016-04-06 上海麦歌恩微电子股份有限公司 带低压检测的稳压电路及其稳压方法
CN106026928A (zh) * 2016-05-13 2016-10-12 东南大学 一种低电压单平衡电流复用无源混频器
CN107479614A (zh) * 2017-08-16 2017-12-15 电子科技大学 一种具有高电源抑制比的偏置电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110968142A (zh) * 2018-09-28 2020-04-07 雅特力科技(重庆)有限公司 动态偏压电流产生器以及相关的电子装置
US11709517B2 (en) 2020-03-12 2023-07-25 Nxp Usa, Inc. Bias current generator circuit
CN114020087A (zh) * 2021-09-17 2022-02-08 深圳市芯波微电子有限公司 抑制电源干扰的偏置电压产生电路
CN117095635A (zh) * 2023-09-18 2023-11-21 欣瑞华微电子(上海)有限公司 一种显示装置

Also Published As

Publication number Publication date
CN108536208B (zh) 2020-09-25
US10627847B2 (en) 2020-04-21
US20190346873A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
CN108536208A (zh) 偏置电流电路
US7388410B2 (en) Input circuits configured to operate using a range of supply voltages
US7969191B2 (en) Low-swing CMOS input circuit
CN105549673B (zh) 双模切换式ldo电路
US6064229A (en) Voltage translating buffer based on low voltage technology
CN109656299A (zh) Ldo电路
CN107004638A (zh) 半导体集成电路
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
US6977525B2 (en) Current driver circuit
JP3676408B2 (ja) Ｃｍｏｓ回路用の入力バッファ
US20100053827A1 (en) Protection circuit
CN108123708B (zh) 一种用于io电路的上拉电路
US20060114037A1 (en) System and method for compensating for the effects of process, voltage, and temperature variations in a circuit
US7504870B2 (en) Power-on reset circuit
CN114637367B (zh) 一种芯片内部低压电源产生电路
CN101004619B (zh) 带隙电路
CN216313071U (zh) 一种led彩灯灯串数据输出口电平转换驱动电路
US7071672B2 (en) Method and circuit arrangement for generating an output voltage
CN107039964A (zh) 一种电源反向保护电路
US6850094B2 (en) Semiconductor integrated circuit having a plurality of threshold voltages
US6452827B1 (en) I/O circuit of semiconductor integrated device
US7642818B1 (en) High voltage tolerant input circuit capable of operating at extremely low IO supply voltage
WO2003055073A1 (en) Cmos ecl output buffer
CN113098467B (zh) 一种降低泄漏功率的多阈值cmos电路
JP2011239185A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant