CN108494396A - 相位同步装置和方法 - Google Patents
相位同步装置和方法 Download PDFInfo
- Publication number
- CN108494396A CN108494396A CN201810311308.6A CN201810311308A CN108494396A CN 108494396 A CN108494396 A CN 108494396A CN 201810311308 A CN201810311308 A CN 201810311308A CN 108494396 A CN108494396 A CN 108494396A
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- shift
- delay
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 16
- 230000010363 phase shift Effects 0.000 claims abstract description 167
- 238000005259 measurement Methods 0.000 claims abstract description 6
- 230000000630 rising effect Effects 0.000 claims description 20
- 230000001934 delay Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 4
- 241000208340 Araliaceae Species 0.000 claims 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 1
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 1
- 230000007423 decrease Effects 0.000 claims 1
- 235000008434 ginseng Nutrition 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000004891 communication Methods 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 description 4
- 230000003750 conditioning effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 230000009131 signaling function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
相位同步装置和方法，涉及通信技术领域，为了解决现有相位同步技术的系统结构复杂、功耗较高且难集成的问题。本发明的时间‑数字转换器用于测量输入的基准信号和上一相位同步周期的相位同步后的信号间的时间间隔；计算电路用于根据时间‑数字转换器的测量结果计算第一移相值和第二移相值；第一移相电路用于根据第一移相值对待移相信号进行第一次移相；第二移相电路用于根据第二移相值对待移相信号进行第二次移相，第二次移相后的信号为本相位同步周期的相位同步后的信号；延迟锁定环用于锁定时间‑数字转换器和第二移相电路中各个延迟单元的信号延迟时间值。本发明适用于对两个信号进行相位同步。
Description
技术领域
本发明涉及通信技术领域，具体涉及两个信号间的相位同步装置和方法。
背景技术
在通信技术应用的相关领域中常常需要将两个信号进行相位同步。以全球导航卫星系统(Global Navigation Satellite System，GNSS)为例，利用其星载原子钟发布的高精度1PPS秒脉冲信号作为基准信号，可以对本地的时钟信号进行同步与校准，从而在本地获得等同于星载原子钟的稳定度。已经提出了利用卫星的铷原子钟对本地高稳晶振进行锁定从而获得高稳定度时钟信号的一些方法，这些方法可以消除晶振的频漂并获得10-12/天甚至更高的准确度。然而，这些实现方案不仅需要时差测量与计算的基本电路，还需要晶体振荡器相关电路、数模转换及信号调理电路等模块，导致系统结构复杂、功耗较高并且在单芯片集成实现时面积较大。因此，需要一种结构更加简单、功耗更低、更易于集成的信号时差测量与相位同步装置。
发明内容
本发明的目的是为了解决现有相位同步技术的系统结构复杂、功耗较高且难集成的问题，从而提供相位同步装置和方法。
本发明所述的相位同步装置，包括时间-数字转换器1、延迟锁定环2、计算电路3、第一移相电路4和第二移相电路5；
时间-数字转换器1，用于测量输入的基准信号和上一相位同步周期的相位同步后的信号间的时间间隔；
计算电路3，用于根据时间-数字转换器1的测量结果计算第一移相值和第二移相值，并分别发送给第一移相电路4和第二移相电路5；
第一移相电路4，用于根据第一移相值对待移相信号进行第一次移相，并将第一次移相后的信号发送给第二移相电路5；
第二移相电路5，用于根据第二移相值对待移相信号进行第二次移相，第二次移相后的信号为本相位同步周期的相位同步后的信号；
时间-数字转换器1和第二移相电路5均包括由多个延迟单元串联构成的延迟链；
延迟锁定环2，用于锁定时间-数字转换器1和第二移相电路5中各个延迟单元的信号延迟时间值。
优选的是，时间-数字转换器1用于测量2个信号上升沿与上升沿之间、上升沿与下降沿之间、下降沿与上升沿之间或下降沿与下降沿之间的时间间隔。
优选的是，参考时钟信号Refclk输入延迟锁定环2，延迟锁定环2根据参考时钟信号Refclk的周期T锁定延迟单元的信号延迟时间值。
优选的是，第二移相电路5包括的延迟单元为m个，m个延迟单元的信号延迟时间均为t，m个延迟单元总的延迟时间为Refclk的周期T，T＝mt。
优选的是，第一移相电路4输入待移相和参考时钟信号Refclk，第一移相电路4移相的时间值x为x＝nT，其中n为非负整数。
本发明所述的相位同步方法，该方法以1个信号作为基准信号，通过对另外1个信号进行移相以实现2个信号的相位同步，该方法具体为：
采用时间-数字转换器1测量基准信号和上一相位同步周期的相位同步后的信号间的时间间隔；
计算电路3计算第一移相电路4的第一移相值和第二移相电路5的第二移相值；
第一移相电路4根据第一移相值对待移相信号进行第一次移相，第二移相电路5根据第二移相值对第一次移相后的信号进行第二次移相，第二次移相后的信号为本相位同步周期的相位同步后的信号；
时间-数字转换器1和第二移相电路5均包括由多个延迟单元串联构成的延迟链；
延迟锁定环2锁定时间-数字转换器1和第二移相电路5中各个延迟单元的信号延迟时间值。
优选的是，参考时钟信号Refclk输入延迟锁定环2，延迟锁定环2根据参考时钟信号Refclk的周期T锁定延迟单元的信号延迟时间值。
优选的是，计算电路3计算第一移相电路4的第一移相值和第二移相电路5的第二移相值的具体方法为：
基准信号和待移相信号间的时间间隔为z，对z/T的值取整之后得到第一移相值，z/T的余数除以第二移相电路5单个延迟单元的信号延迟时间t，取整之后得到第二移相值。
本发明可以测量两个信号之间的时差，并可将其中一个信号移相，而移相之后的信号可以与另一个信号相位同步，本发明可以在保证较高精度情况下对两个存在较大范围时差的信号进行相位同步，并能对每一次移相后两个信号间的实际时差精确测量，从而在外界条件变化时动态地保证相位同步精度。本发明的结构简单、功耗低也更易于集成。
附图说明
图1是相位同步装置的结构示意图；
图2是相位同步方法的逻辑示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
相位同步装置，包括时间-数字转换器(TDC)1、延迟锁定环(DLL)2、计算电路3、第一移相电路4和第二移相电路5；
时间-数字转换器1，用于测量Sig2移相之后的输出信号Sigout与信号Sig1之间的时间间隔；时间间隔为2个信号上升沿与上升沿之间、上升沿与下降沿之间、下降沿与上升沿之间或下降沿与下降沿之间的时间间隔。TDC的结构可以有很多不同形式，但是至少包括一条由多个延迟单元串联构成的延迟链。
计算电路3，用于根据时间-数字转换器1的测量结果计算第一移相值和第二移相值，并分别发送给第一移相电路4和第二移相电路5；不考虑各项误差情况下，如果TDC测量的时间间隔为z，第一移相电路移相的时间值为x，第二移相电路移相的时间值为y，则z＝x+y。
第一移相电路4，用于根据第一移相值对Sig2进行第一次移相，并将第一次移相后的信号发送给第二移相电路5；第一移相电路通过对参考时钟信号Refclk计数来实现对输入信号Sig2的移相。如果参考时钟信号Refclk的周期为T，则第一移相电路可以移相的时间值为x＝nT，其中n为可以为0的非负整数。其工作过程是：Sig2信号上升沿(根据系统工作逻辑来确定，也可以是下降沿)到来时，第一移相电路开始对Refclk计数，计数到第n个周期时输出一个上升沿信号(根据系统工作逻辑来确定，也可以是下降沿)到第二移相电路。
第二移相电路5，用于根据第二移相值对输入信号进行第二次移相，并将第二次移相后的信号发送给时间-数字转换器1；第二移相电路由m个信号延迟时间相同的延迟单元串联构成。延迟单元通常由延迟时间可以调节的反相器电路或者是其他电路构成。如果每个延迟单元信号延迟时间为t，则总的延迟时间y＝mt。当第一移相电路输出的上升沿信号(根据系统工作逻辑来确定，也可以是下降沿)通过第二移相电路后，输出最终与Sig1相位同步后的信号Sigout。
时间-数字转换器1包括由多个延迟单元串联构成的延迟链；
延迟锁定环2，用于锁定时间-数字转换器1和第二移相电路5中各个延迟单元的信号延迟时间值。延迟锁定环DLL根据参考时钟信号Refclk锁定TDC与第二移相电路中各个延迟单元的信号延迟时间值。以第二移相电路为例，在DLL控制信号作用下，m个延迟单元总的时间延迟为Refclk的周期T，即每个延迟单元的延迟时间平均为T/m。TDC中延迟单元的延迟时间锁定同理。
相位同步方法，该方法包括：
该方法以1个信号(如Sig1)作为基准信号，而通过对另外1个信号(如Sig2)进行移相以实现2个信号的相位同步(Sig1和Sig2是周期相同的周期变化信号)，如图2所示，Sig1的上升沿1和Sig2的上升沿2存在相位差。因为移相操作的物理实现过程决定了只能将信号延迟而无法超前，因此Sig2的上升沿2移相之后变为输出Sigout的上升沿3，而Sigout上升沿3与sig1的上升沿4实现了对齐，也即为实现了Sig1和Sig2的相位同步。2个信号可以是上升沿对齐也可以是下降沿对齐。该方法具体为：
采用时间-数字转换器1测量基准信号和上一相位同步周期的相位同步后的信号间的时间间隔；
计算电路3计算第一移相电路4的第一移相值和第二移相电路5的第二移相值；
第一移相电路4根据第一移相值对待移相信号进行第一次移相，第二移相电路5根据第二移相值对第一次移相后的信号进行第二次移相，第二次移相后的信号为本相位同步周期的相位同步后的信号。
计算电路3计算第一移相电路4的第一移相值和第二移相电路5的第二移相值的具体方法为：
基准信号和待移相信号间的时间间隔为z，参考时钟信号Refclk的周期为T，对z/T的值取整之后得到第一移相值，z/T的余数除以第二移相电路5单个延迟单元的信号延迟时间t，取整之后得到第二移相值，然后再根据对移相后时钟的占空比要求，将第二移相电路的输出Sigout由高拉低。
本发明是一种对两个信号的时间间隔进行测量并进行相位同步的装置以及与之对应的相位同步方法。该装置以其中一个信号作为基准，通过测量另外一个信号与之时间间隔并通过对该信号移相，从而最终使得基准信号与移相之后的信号保持相位同步。本发明在利用卫星1PPS秒脉冲信号来同步本地时钟信号的应用中具有比现有方案更大的优势，因为不需要对本地的1秒周期时钟精度有太高要求，甚至也不需要晶体振荡器相关电路、数模转换及信号调理电路等电路模块，因此结构更加简单、功耗更低也更易于集成。该装置的工作方法如前所述，因为物理上的限制，只能对一个信号进行相位延迟，而不能使信号的相位超前。
Claims (8)
1.相位同步装置，其特征在于，包括时间-数字转换器(1)、延迟锁定环(2)、计算电路(3)、第一移相电路(4)和第二移相电路(5)；
时间-数字转换器(1)，用于测量输入的基准信号和上一相位同步周期的相位同步后的信号间的时间间隔；
计算电路(3)，用于根据时间-数字转换器(1)的测量结果计算第一移相值和第二移相值，并分别发送给第一移相电路(4)和第二移相电路(5)；
第一移相电路(4)，用于根据第一移相值对待移相信号进行第一次移相，并将第一次移相后的信号发送给第二移相电路(5)；
第二移相电路(5)，用于根据第二移相值对待移相信号进行第二次移相，第二次移相后的信号为本相位同步周期的相位同步后的信号；
时间-数字转换器(1)和第二移相电路(5)均包括由多个延迟单元串联构成的延迟链；
延迟锁定环(2)，用于锁定时间-数字转换器(1)和第二移相电路(5)中各个延迟单元的信号延迟时间值。
2.根据权利要求1所述的相位同步装置，其特征在于，时间-数字转换器(1)用于测量2个信号上升沿与上升沿之间、上升沿与下降沿之间、下降沿与上升沿之间或下降沿与下降沿之间的时间间隔。
3.根据权利要求1所述的相位同步装置，其特征在于，参考时钟信号Refclk输入延迟锁定环(2)，延迟锁定环(2)根据参考时钟信号Refclk的周期T锁定延迟单元的信号延迟时间值。
4.根据权利要求3所述的相位同步装置，其特征在于，第二移相电路(5)包括的延迟单元为m个，m个延迟单元的信号延迟时间均为t，m个延迟单元总的延迟时间为Refclk的周期T，T＝mt。
5.根据权利要求1所述的相位同步装置，其特征在于，第一移相电路(4)输入待移相和参考时钟信号Refclk，第一移相电路(4)移相的时间值x为x＝nT，其中n为非负整数，T为参考时钟信号Refclk的周期。
6.相位同步方法，其特征在于，该方法以1个信号作为基准信号，通过对另外1个信号进行移相以实现2个信号的相位同步，该方法具体为：
采用时间-数字转换器(1)测量基准信号和上一相位同步周期的相位同步后的信号间的时间间隔；
计算电路(3)计算第一移相电路(4)的第一移相值和第二移相电路(5)的第二移相值；
第一移相电路(4)根据第一移相值对待移相信号进行第一次移相，第二移相电路(5)根据第二移相值对第一次移相后的信号进行第二次移相，第二次移相后的信号为本相位同步周期的相位同步后的信号；
时间-数字转换器(1)和第二移相电路(5)均包括由多个延迟单元串联构成的延迟链；延迟锁定环(2)锁定时间-数字转换器(1)和第二移相电路(5)中各个延迟单元的信号延迟时间值。
7.根据权利要求6所述的相位同步方法，其特征在于，参考时钟信号Refclk输入延迟锁定环(2)，延迟锁定环(2)根据参考时钟信号Refclk的周期T锁定延迟单元的信号延迟时间值。
8.根据权利要求7所述的相位同步方法，其特征在于，计算电路(3)计算第一移相电路(4)的第一移相值和第二移相电路(5)的第二移相值的具体方法为：
基准信号和待移相信号间的时间间隔为z，对z/T的值取整之后得到第一移相值，z/T的余数除以第二移相电路(5)单个延迟单元的信号延迟时间t，取整之后得到第二移相值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810311308.6A CN108494396A (zh) | 2018-04-09 | 2018-04-09 | 相位同步装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810311308.6A CN108494396A (zh) | 2018-04-09 | 2018-04-09 | 相位同步装置和方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108494396A true CN108494396A (zh) | 2018-09-04 |
Family
ID=63315029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810311308.6A Pending CN108494396A (zh) | 2018-04-09 | 2018-04-09 | 相位同步装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108494396A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110658716A (zh) * | 2019-09-11 | 2020-01-07 | 宁波芯辉科技有限公司 | 一种基于同步时序的时间数字转换系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1942976A (zh) * | 2004-02-13 | 2007-04-04 | 夏普株式会社 | 半导体存储器 |
| US20090267668A1 (en) * | 2008-04-24 | 2009-10-29 | Realtek Semiconductor Corp. | Method and apparatus for calibrating a delay chain |
| CN102957422A (zh) * | 2011-08-30 | 2013-03-06 | 中国科学院电子学研究所 | 一种数字延时锁定环电路 |
| CN103516358A (zh) * | 2012-06-29 | 2014-01-15 | 爱思开海力士有限公司 | 相位检测电路和使用相位检测电路的同步电路 |
| CN103905038A (zh) * | 2014-03-24 | 2014-07-02 | 东南大学 | 周期预计算偏斜补偿电路及其fpga片内延迟锁定环方法 |
-
2018
- 2018-04-09 CN CN201810311308.6A patent/CN108494396A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1942976A (zh) * | 2004-02-13 | 2007-04-04 | 夏普株式会社 | 半导体存储器 |
| US20090267668A1 (en) * | 2008-04-24 | 2009-10-29 | Realtek Semiconductor Corp. | Method and apparatus for calibrating a delay chain |
| CN102957422A (zh) * | 2011-08-30 | 2013-03-06 | 中国科学院电子学研究所 | 一种数字延时锁定环电路 |
| CN103516358A (zh) * | 2012-06-29 | 2014-01-15 | 爱思开海力士有限公司 | 相位检测电路和使用相位检测电路的同步电路 |
| CN103905038A (zh) * | 2014-03-24 | 2014-07-02 | 东南大学 | 周期预计算偏斜补偿电路及其fpga片内延迟锁定环方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110658716A (zh) * | 2019-09-11 | 2020-01-07 | 宁波芯辉科技有限公司 | 一种基于同步时序的时间数字转换系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103117742B (zh) | Gps/北斗双模卫星时钟晶体振荡器驯服系统 | |
| CN103257569B (zh) | 时间测量电路、方法和系统 | |
| CN103516367B (zh) | 一种时间数字转换器 | |
| CN105549379A (zh) | 一种基于高精度时间基准触发的同步测量装置及方法 | |
| CN102957422A (zh) | 一种数字延时锁定环电路 | |
| US11067630B2 (en) | System and method for electronics timing delay calibration | |
| Jansson et al. | Synchronization in a multilevel CMOS time-to-digital converter | |
| CN105049040A (zh) | 一种利用gnss校正相干布居囚禁原子钟输出频率的方法 | |
| CN110838845B (zh) | 一种基于多相环形振荡器和环形脉冲收缩延迟链的tdc | |
| CN103427798A (zh) | 一种多相位时钟产生电路 | |
| CN113395069B (zh) | 一种基于模糊区脉冲检测的高精度异频数字锁相环系统 | |
| CN103941622A (zh) | 基于fpga的高精度秒脉冲倍频出采样脉冲的方法 | |
| CN111538049A (zh) | 一种基于gnss的铷钟快速锁定方法 | |
| Szplet et al. | A 45 ps time digitizer with a two-phase clock and dual-edge two-stage interpolation in a field programmable gate array device | |
| CN102664701A (zh) | 一种动态调整多通道大范围时钟传输延迟的系统和方法 | |
| CN103618501A (zh) | 基于fpga的交流采样同步倍频器 | |
| CN108494396A (zh) | 相位同步装置和方法 | |
| CN104460313A (zh) | 用于提供高精度大步长时间同步信号的gps授时装置 | |
| CN109120260A (zh) | 一种基于asic-tdc的时钟模块高精度鉴相系统及方法 | |
| CN106385253B (zh) | 基于参数处理模块和锁相环级联的数字时间转换系统 | |
| US9411361B2 (en) | Frequency division clock alignment using pattern selection | |
| CN106788403A (zh) | 一种应用于光纤时间传递的大范围高分辨率时延控制方法 | |
| CN213581764U (zh) | 一种时间间隔测量装置 | |
| CN100583641C (zh) | 一种同步相位角度的数字跟踪方法 | |
| CN108199712B (zh) | 一种cpt原子钟频率驯服控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180904 |