CN108493221B - 一种像素排列结构、显示面板、掩膜版组件及蒸镀设备 - Google Patents

Abstract

本申请实施例提供一种像素排列结构、显示面板、掩膜版组件以及蒸镀设备，涉及显示技术领域，用于解决FMM中开口尺寸很难进一步减小，导致OLED显示装置分辨率无法进一步提升的问题。该像素排列结构包括至少三个颜色不同的子像素组。每个子像素组包括三个颜色相同的子像素，且同一子像素组中的三个子像素的中心连接构成一个第一虚拟三角形。位于不同子像素组，且相邻的三个子像素构成一个像素。

Description

一种像素排列结构、显示面板、掩膜版组件及蒸镀设备

技术领域

本发明涉及显示技术领域，尤其涉及一种像素排列结构、显示面板、掩膜版组件以及蒸镀设备。

背景技术

随着显示技术的进步，作为显示装置核心的半导体元件技术也随之得到了飞跃性的进步。对于现有的显示装置而言，有机发光二极管(Organic Light Emitting Diode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。

目前，OLED器件的发光层可以利用掩膜版，例如高精度金属掩膜版(Fine MetalMask，FMM)通过蒸镀工艺形成。该FMM中开口的大小决定了该OLED显示装置的一个子像素中发光区域的尺寸。然而，受到FMM制作精度的限制，该FMM上的开口尺寸很难进一步减小，从而制约了OLED显示装置分辨率的进一步提升。

发明内容

本发明的实施例提供一种像素排列结构、显示面板、掩膜版组件以及蒸镀设备，用于解决FMM中开口尺寸很难进一步减小，导致OLED显示装置分辨率无法进一步提升的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本申请实施例的一方面，提供一种像素排列结构，包括至少三个颜色不同的子像素组；每个所述子像素组包括三个颜色相同的子像素，且同一所述子像素组中的三个子像素的中心连接构成一个第一虚拟三角形；位于不同所述子像素组，且相邻的三个所述子像素构成一个像素。

可选的，至少三个颜色不同的子像素组包括第一子像素组、第二子像素组以及第三子像素组；同一行所述子像素组中，相邻两个所述第一子像素组之间间隔有所述第二子像素组和所述第三子像素组；同一行所述子像素组中，相邻的两个颜色相同的子像素组中的所述第一虚拟三角形的顶角方向相反，且相邻的两个颜色不同的子像素组中的所述第一虚拟三角形的顶角方向相反；同一列相同的所述子像素组中，相邻两个所述子像素组中的所述第一虚拟三角形的顶角方向相同。

可选的，第i行所述子像素组与第i+2行所述子像素组中所述第一子像素组、所述第二子像素组以及所述第三子像素组的排布顺序相同；第i行的所述第一子像素组与第i+2行的所述第一子像素组的排布位置相错，且相邻两列第一子像素组之间间隔有一列所述第二子像素组和一列所述第三子像素组；其中，i≥1，i为正整数。

可选的，同一所述像素中，三个不同的所述子像素的中心连接构成一个第二虚拟三角形；同一行所述像素中，相邻两个所述像素中的第二虚拟三角形的顶角方向相反；同一列所述像素中，任意两个所述像素中的第二虚拟三角形的顶角方向相同。

可选的，所述子像素为正六边形或者正方形。

本申请实施例的另一方面，提供一种显示面板，包括如上所述的任意一种像素排列结构。

本申请实施例的又一方面，提供一种用于制作如上所述的任意一种像素排列结构的掩膜版组件，该掩膜版组件至少包括至少一个掩膜版；所述掩膜版上设置有多个开口，在蒸镀时，每个所述开口与一个子像素组相对应，且所述开口所在的区域覆盖与该开口相对应的子像素组所在的区域；所述掩膜版上所有开口对应颜色相同的子像素组。

可选的，在至少三个颜色不同的子像素组包括第一子像素组、第二子像素组以及第三子像素组的情况下，所述掩膜版上的多个开口包括多个第一开口和多个第二开口；所述第一开口与第一虚拟三角形的顶角方向向上的所述第一子像素组相对应；所述第二开口与第一虚拟三角形的顶角方向向下的所述第一子像素组相对应；位于同一行的相邻两个所述第一开口和所述第二开口之间的遮光区与所述第二子像素组和所述第三子像素组相对应。

可选的，所述至少一个掩膜版包括第一掩膜版，第二掩膜版以及第三掩膜版；所述第一掩膜版上的每个开口与一个所述第一子像素组相对应；所述第二掩膜版上的每个开口与一个所述第二子像素组相对应；所述第三掩膜版上的每个开口与一个所述第三子像素组相对应。

本申请实施例的再一方面，提供一种蒸镀设备，包括如上所述的任意一种掩膜版组件；所述蒸镀设备还包括掩膜版框架以及多个横挡板和多个纵挡板；所述横挡板和纵挡板用于对掩膜版上与母板中相邻两个显示面板之间的区域相对应的开口进行遮挡；所述掩膜版组件中的一个掩膜版固定安装于所述掩膜版框架上，所述横挡板和所述纵挡板横纵交叉安装于所述掩膜版框架上。

由上述可知，本申请实施例提供一种像素排列结构中，由于同一子像素组中的三个子像素的中心连接构成一个第一虚拟三角形，因此当位于不同子像素组，且相邻的三个子像素构成一个像素时，该像素中的三个不同颜色的子像素并不是位于同一行的子像素。所以本申请提出的像素排列结构与目前采用由矩阵形式排列的像素，且每个像素中的至少三个子像素位于同一行的像素结构不同。基于此，当采用本申请提供的像素排列结构时，由于该像素排列结构中的每个子像素组包括三个颜色相同的子像素，因此，在将上述像素排列结构应用于OLED显示面板的情况下，当采用蒸镀工艺对子像素中的发光层进行蒸镀时，可以将蒸镀工艺中采用的掩膜版上的每个开口与上述一个子像素组的位置相对应，此外，该开口所在的区域需要至少覆盖与该开口相对应的子像素组所在的区域。这样一来，可以通过该掩膜版上的一个开口，对与该开口位置相对应的子像素组中的三个颜色相同的子像素同时进行蒸镀。在此情况下，虽然掩膜版上开口的尺寸会受到制作工艺的影响而无法进一步减小，但是相对于现有的蒸镀工艺而言，本申请提供的像素排列结构中位于同一个子像素组中的三个子像素可以通过一个开口蒸镀而成，即同样的开口尺寸限定条件下，本申请提供的方案能够获得更多的子像素，从而可以提高OLED显示装置的分辨率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种像素排列结构的示意图；

图2为本申请实施例提供的另一种像素排列结构的示意图；

图3为图2所示的像素排列结构中，由多个子像素构成的像素的示意图；

图4为本申请实施例提供的又一种像素排列结构的示意图；

图5为本申请实施例提供的第一种掩膜版组件中的一种掩膜版的结构示意图；

图6为采用图5所示的掩膜版对图2中的第一子像素组进行蒸镀的示意图；

图7为采用图5所示的掩膜版对图2中的第二子像素组进行蒸镀的示意图；

图8为采用图5所示的掩膜版对图2中的第三子像素组进行蒸镀的示意图；

图9为本申请实施例提供的第一种掩膜版组件中的另一种掩膜版的结构示意图；

图10为本申请实施例提供的第二种掩膜版组件中的一种掩膜版；

图11为本申请实施例提供的第二种掩膜版组件中的另一种掩膜版；

图12为本申请实施例提供的一种掩膜集成框架的结构示意图。

附图标记：

01-像素；02-掩膜版；10-子像素组；101-子像素；110-第一子像素组；120-第二子像素组；130-第三子像素组；20-第一虚拟三角形；21-第二虚拟三角形；30-开口；301-第一开口；302-第二开口；303-遮光区；310-第一掩膜版；320-第二掩膜版；330-第三掩膜版；40-掩膜版框架；41-横挡板；42-纵挡板。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请实施例提供一种像排列结构，如图1所示，该像素排列结构包括至少三个颜色不同的子像素组10。

每个子像素组10包括三个颜色相同的子像素(Sub Pixel)101，且同一子像素组10中的三个子像素101的中心连接构成一个第一虚拟三角形20。

此外，位于不同子像素组10，且相邻的三个子像素101构成一个像素(Pixel)01，因此，本申提供的像素排列结构中具有多个上述像素01，从而可以向不同像素01中的各个子像素101提供不同的数据信号，以实现灰阶画面的显示。

在此情况下，由于同一子像素组10中的三个子像素101的中心连接构成一个第一虚拟三角形20，因此当位于不同子像素组10，且相邻的三个子像素101构成一个像素01时，该像素01中的三个不同颜色的子像素101，例如红色(R)子像素101、绿色(G)子像素101以及蓝色(B)子像素101并不是位于同一行的子像素。所以本申请提出的像素排列结构与目前采用由矩阵形式排列的像素，且每个像素中的至少三个子像素位于同一行的像素结构不同。

基于此，当采用本申请提供的像素排列结构时，由于该像素排列结构中的每个子像素组10包括三个颜色相同的子像素101，因此，在将上述像素排列结构应用于OLED显示面板的情况下，当采用蒸镀工艺对子像素101中的发光层进行蒸镀时，可以将蒸镀工艺中采用的掩膜版上的每个开口与上述一个子像素组10的位置相对应，此外，该开口所在的区域需要至少覆盖与该开口相对应的子像素组10所在的区域。这样一来，可以通过该掩膜版上的一个开口，对与该开口位置相对应的子像素组10中的三个颜色相同的子像素101同时进行蒸镀。在此情况下，虽然掩膜版上开口的尺寸会受到制作工艺的影响而无法进一步减小，但是相对于现有的蒸镀工艺而言，本申请提供的像素排列结构中位于同一个子像素组10中的三个子像素101可以通过一个开口蒸镀而成，即同样的开口尺寸限定条件下，本申请提供的方案能够获得更多的子像素，从而可以提高OLED显示装置的分辨率。

需要说明的是，由上述可知，同一个子像素组10中的三个子像素101中的发光层可以通过一掩膜版上同一个开口蒸镀而成，因此该子像素组10中的三个子像素101中的发光层相互连接。但是在显示过程中，三个子像素101中间部分的发光层覆盖于像素界定层(Pixel Define Layer，PDL)上，因此该部分发光层没有阳极对其进行驱动而不会发光，所以该部分发光层不会对上述三个子像素101的显示造成影响。

以下对上述像素排列结构的具体设置方式进行进一步说明。

以上述至少三个颜色不同的子像素组10包括第一子像素组110、第二子像素组120以及第三子像素组130为例。其中，如图2所示，第一子像素组110包括三个红色(R)子像素101；第二子像素组120包括三个绿色(G)子像素101；第三子像素组130包括三个蓝色(B)子像素101。

基于此，如图2所示，同一行所述子像素组10中，相邻两个第一子像素组110之间间隔有第二子像素组120和第三子像素组130。

需要说明的是，本申请中同一行子像素组10是指，该像素排列结构中，子像素组10中三个子像素101的中心连接构的第一虚拟三角形20沿水平方向(X方向)上排列成一行。

同一列子像素组10是指，该像素排列结构中，子像素组10中三个子像素101的中心连接构的第一虚拟三角形20沿竖直方向(Y方向)上排列成一列。

其中，本文中，“水平”、“竖直”、“上”和“下”等方位术语是相对于附图中的像素排列结构示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据像素排列结构所放置的方位的变化而相应地发生变化。

基于此，同一行子像素组10中，相邻的两个颜色相同的子像素组中的第一虚拟三角形20的顶角方向相反。

例如，在第i行子像素组10中，相邻的两个第一子像素组110中，位于第j列的第一子像素组110中的第一虚拟三角形20的顶角向上，而位于第j+6列的第一子像素组110中的第一虚拟三角形20的顶角向下。其中，i≥1，j≥1；i和j为正整数。

此外，同一行子像素组10中，相邻的两个颜色不同的子像素组10中的第一虚拟三角形20的顶角方向相反。

例如，如图2所示，在第i行子像素组10中，两个颜色不同的子像素组10中，位于第j列的第一子像素组110中的第一虚拟三角形20的顶角向上，而位于第j+2列的第二子像素组120中的第一虚拟三角形20的顶角向下。

此外，同一列相同的子像素组10中，相邻两个子像素组10中的第一虚拟三角形20的顶角方向相同。

例如，如图2所示，位于第j行的第一子像素组110中的第一虚拟三角形20的顶角均向上。

在此基础上，第i行子像素组10与第i+2行子像素组10中第一子像素组110、第二子像素组120以及第三子像素组130的排布顺序相同。

例如，当第i行子像素组10中，以第一子像素组110、第二子像素组120以及第三子像素组130的顺序依次排列时，第i+2行子像素组10中，同样以第一子像素组110、第二子像素组120以及第三子像素组130的顺序依次排列。

此外，第i行中第一子像素组110与第i+1行第一子像素组110的排布位置相错。例如，位于第i行，第j列的第一子像素组110与位于第i+1行，第j+3列的第一子像素组110的位置相错。

在此基础上，相邻两列第一子像素组110之间间隔有一列第二子像素组120和一列第三子像素组130。

例如，如图2所示，第j列第一子像素组110与第j+3列第一子像素组110为相邻两列第一子像素组110。第j列第一子像素组110与第j+3列第一子像素组110之间具有第j+1列第三子像素组130和第j+2列第二子像素组120。

在第i行中第一子像素组110与第i+1行第一子像素组110的排布位置相错的情况下，第j+1列第三子像素组130中第一个第三子像素组130位于第i+1行；第j+2列第二子像素组120中第一个第二子像素组120位于第i行。这样一来，可以使得与第一子像素组110相邻的子像素组10为上述第二子像素组120和第三子像素组130，从而使得位于不同子像素组10，且相邻的三个子像素101构成一个像素01。

需要说明的是，上述排布方式是以第一子像素组110进行的说明，第二子像素组120和第三子像素组130的排布方式同上所述，此处不再赘述。

此外，如图3所示，同一像素01中，三个不同的子像素101的中心连接构成一个第二虚拟三角形21。

在此情况下，同一行像素01中，相邻两个像素01中的第二虚拟三角形21的顶角方向相反。

例如，第m行像素01中，位于第n列的像素01与位于第n+1列的像素01相邻，且位于第n列的像素01中的第二虚拟三角形21的顶角向下，而位于第n+1列的像素01中的第二虚拟三角形21的顶角向上。其中，n≥1，m≥1；n和m为正整数。

需要说明的是，本申请中同一行像素01是指，该像素排列结构中，像素01中三个子像素101的中心连接构的第二虚拟三角形21沿水平方向(X方向)上排列成一行。

同一列像素01是指，该像素排列结构中，像素01中三个子像素101的中心连接构的第二虚拟三角形21沿竖直方向(Y方向)上排列成一列。

由图2和图3可知，一行子像素组10与一行像素01的位置并不相同。

在此基础上，同一列像素01中，任意两个像素01中的第二虚拟三角形21的顶角方向相同。例如，第n列像素01中，任意两个像素01中的第二虚拟三角形21的顶角均向下，而第n+1列像素01中，任意两个像素01中的第二虚拟三角形21的顶角均向上。

此外，本申请对上述子像素101的形状不做限定，例如可以为如图1、图2或图3所示的正六边形，或者还可以为如图4所示的正方形，又或者还可以为圆形。本申请对此不做限定。其中，当子像素101为正六边形时，可以在子像素101的面积一定的情况下，获得更高的开口率和透过率。

此外，为了使得上述像素排列结构中的子像素101能够分布均匀，可选的，上述第一虚拟三角形20和第二虚拟三角形21可以为等边三角形。

需要说明的是，上述均是以第一子像素组110包括三个红色(R)子像素101；第二子像素组120包括三个绿色(G)子像素101；第三子像素组130包括三个蓝色(B)子像素101为例进行的说明。本申请采用像素排列结构中，上述子像素子的设置方式还可以为：第一子像素组110包括三个青色(C)子像素101；第二子像素组120包括三个品红色(M)子像素101；第三子像素组130包括三个黄色(Y)子像素101，本申请对此不做限定。

本申请实施例提供一种显示面板，包括如上所述的任意一种像素排列结构。该显示面板具有与前述实施例提供的像素排列结构相同的技术效果，此处不再赘述。

需要说明的是，上述显示面板可以为LED显示面板，或者发光器件中的发光层由有机发光层构成的OLED显示面板。上述显示面板可以为电视、手机、显示屏等具有显示功能的器件。

本申请实施例提供一种用于制作如上所述的任意一种像素排列结构的掩膜版组件，该掩膜版组件包括至少一个如图5所示的掩膜版02(图5所示为掩膜版02的一部分)。

其中，该掩膜版02上设置有多个开口30，在蒸镀时，每个开口30与一个子像素组相对应，且开口30所在的区域覆盖与该开口30相对应的子像素组所在的区域。

此外，掩膜版02上所有开口30对应颜色相同的子像素组。例如，图5所示的掩膜版02上所有开口30与图6所示的像素排列结构中的所有子像素组10一一对应。在此情况下，该掩膜版02中的一个开口30就可以对于该开口30相对应的子像素组10中的三个子像素101中的发光层同时进行蒸镀，从而达到提高分辨率的目的。

基于此，在至少三个颜色不同的子像素组10包括第一子像素组110、第二子像素组120以及第三子像素组130的情况下，如图5所示，该掩膜版02上的多个开口30包括多个第一开口301和多个第二开口302。

其中，第一开口301与图6中第一虚拟三角形20的顶角方向向上的第一子像素组110相对应。第二开口302与第一虚拟三角形20的顶角方向向下的第一子像素组110相对应。

例如，图5中第s列的第一开口301与图6中第j列的第一子像素组110一一对应，从而通过第s列的第一开口301对第j列的第一子像素组110中各个子像素101的发光层进行蒸镀。

此外，图5中第s+1列的第一开口301与图6中第j+3列的第一子像素组110一一对应；图5中第s+2列的第二开口302与图6中第j+6列的第一子像素组110一一对应；图5中第s+3列的第二开口302与图6中第j+9列的第一子像素组110一一对应。其余开口与子像素组的对应方式同上所述此处不再赘述。其中，s≥1，k≥1；s和k为正整数。

在此基础上，图5中，位于同一行的相邻两个第一开口301和第二开口302之间的遮光区303与图6中第二子像素组120和第三子像素组130相对应。

上述是以图5所示的掩膜版02对像素排列结构中的第一子像素组110的发光层进行蒸镀的说明。当掩膜版02的尺寸足够大时，还可以在蒸镀完上述第一子像素组110的发光层后，通过改变掩膜版02的对位位置，再对像素排列结构中的第二子像素组120的发光层进行蒸镀。

具体的，采用图5所示的掩膜版02对像素排列结构中的第二子像素组120的发光层进行蒸镀时，例如，图5中第s+2列的第二开口302与图7中第j+2列的第二子像素组120一一对应，从而通过第s+2列的第二开口302对第j+2列的第二子像素组120中各个子像素101的发光层进行蒸镀。

此外，图5中第s+3列的第二开口302与图7中第j+5列的第二子像素组120一一对应；图5中第s+4列的第一开口301与图7中第j+8列的第二子像素组120一一对应；图5中第s+5列的第一开口301与图7中第j+11列的第二子像素组120一一对应。其余开口与子像素组的对应方式同上所述此处不再赘述。

此外，在蒸镀完上述第二子像素组120的发光层后，还可以通过改变掩膜版02的对位位置，再对像素排列结构中的第三子像素组130的发光层进行蒸镀。

具体的，采用图5所示的掩膜版02对像素排列结构中的第三子像素组130的发光层进行蒸镀时，例如，图5中第s+3列的第二开口302与图8中第j+1列的第三子像素组130一一对应，从而通过第s+3列的第二开口302对第j+1列的第三子像素组130中各个子像素101的发光层进行蒸镀。

此外，图5中第s+4列的第一开口301与图8中第j+4列的第三子像素组130一一对应；图5中第s+5列的第一开口301与图8中第j+7列的第三子像素组130一一对应。其余开口与子像素组的对应方式同上所述此处不再赘述。

由上述可知，采用一个掩膜版02分别对三种不同颜色的子像素组10分别进行蒸镀时，需要该掩膜版02的尺寸足够大，从而在每次蒸镀移动该掩膜版02的位置时，能够保证显示面板上需要被蒸镀的位置上方均对应由掩膜版02的开口30。此外，在蒸镀的过程中需要将掩膜版焊接与掩膜框架上，这样一来，在每次蒸镀的过程中改变掩膜版02在掩膜框架上的安装位置比较复杂。

为了解决上述问题，本申请实施例提供的掩膜版组件中，上述至少一个掩膜版01包括如图5所示的第一掩膜版310，如图9所示的第二掩膜版320以及如图5所示的第三掩膜版330。

在此情况下，第一掩膜版310上的每个开口30与一个第一子像素组110相对应。其中，第一掩膜版310上的每个开口30与一个第一子像素组110相对应的情况同上所述，此处不再赘述。

此外，如图9所示的第二掩膜版320上的每个开口与一个第二子像素组120所在的区域相对应。例如，图9中第s列的第二开口301与图7中第j+2列的第二子像素组120一一对应；此外，图9中第s+1列的第二开口302与图7中第j+5列的第二子像素组120一一对应；图9中第s+2列的第一开口301与图7中第j+8列的第二子像素组120一一对应；图9中第s+3列的第一开口301与图7中第j+11列的第二子像素组120一一对应，其余开口与子像素组的对应方式同上所述此处不再赘述。

在此基础上，图5所示的第三掩膜版330上的每个开口30与一个第三子像素组130所在的区域相对应。其中，第三掩膜版330上的每个开口30与一个第三子像素组130所在的区域相对应的情况同上所述，此处不再赘述。

上述均是以子像素101为正六边形为例进行的说明，当子像素101的形状如图4所示为正方形时，该掩膜版组件可以包括如图10所示的第一掩膜版310、如图11所示的第二掩膜版320以及如图10所示的第三掩膜版330。上述掩膜版02与不同颜色的子像素组10对应的方式同上所述，此处不再赘述。

由上述可知，由于掩膜版组件中的第一掩膜版310、第二掩膜版320以及第三掩膜版330可以分别对第一子像素组110、第二子像素组120以及第三子像素组130的发光层进行蒸镀，因此无需对已经焊接与掩膜框架上的掩膜版进行拆解，简化蒸镀工艺的制备过程。

此外，本申请中，上述掩膜版01中的开口30形状可以任意设置，只要能够保证开口30所在的区域覆盖该开口30相对应的子像素组10所在的区域即可。可选的，该开口30的边缘形状的一部分可以和与该开口30相对应的子像素组10中各个子像素101的边缘的一部分形状相同。例如，当子像素101为六边形时，如图5或图9所示，上开口30的边缘的一部分与该六边形边缘的一部分相同。或者当子像素101为正方形时，如图10或图11所示，上开口30的边缘的一部分与该正方形边缘的一部分相同。

本申请实施例提供一种蒸镀设备，包括如上所述的任意一种掩膜版组件。

此外，如图12所示，上述蒸镀设备还包括掩膜版框架40以及多个横挡板(CoverMask)41和多个纵挡板(Howling Mask)42。其中，上述横挡板41和纵挡板42用于对掩膜版02上与母板中相邻两个显示面板之间的区域相对应的开口30进行遮挡，从而可以避免蒸镀材料蒸镀到母板中位于相邻两个显示面板之间的区域，而造成面板污染或者材料浪费。

在此情况下，上述掩膜版组件中的一个掩膜版02(或者，上述第一掩膜版310、第二掩膜版320以及第三掩膜版330中的任意一个)固定安装于掩膜版框架40上，横挡板41和纵挡板42横纵交叉安装于掩膜版框架40上。例如，可以通过焊接工艺将一个掩膜版02、横挡板41和纵挡板42焊接于掩膜版框架40上，从而可以构成掩膜集成框架(Mask FrameAssembly，MFA)，将该MFA放置于蒸镀设备的蒸镀室内对母板上的各个显示面板的待蒸镀位置进行蒸镀。

此外，为了提高蒸镀精度，还可以在MFA上焊接对位标(Align Mask)，用于提高掩膜版02与显示面板的对位精度，达到提高蒸镀精度的目的。

需要说明的是，上述蒸镀设备具有与前述实施例提供的掩膜版组件相同的技术效果，此处不再赘述。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种像素排列结构，其特征在于，包括至少三个颜色不同的子像素组；

每个所述子像素组包括三个颜色相同的子像素，且同一所述子像素组中的三个子像素的中心连接构成一个第一虚拟三角形；

位于不同所述子像素组，且相邻的三个所述子像素构成一个像素；

至少三个颜色不同的子像素组包括第一子像素组、第二子像素组以及第三子像素组；

同一行所述子像素组中，相邻两个所述第一子像素组之间间隔有所述第二子像素组和所述第三子像素组；

同一行所述子像素组中，相邻的两个颜色相同的子像素组中的所述第一虚拟三角形的顶角方向相反，且相邻的两个颜色不同的子像素组中的所述第一虚拟三角形的顶角方向相反；

同一所述像素中，三个不同的所述子像素的中心连接构成一个第二虚拟三角形；

同一行所述像素中，相邻两个所述像素中的第二虚拟三角形的顶角方向相反。

2.根据权利要求1所述的像素排列结构，其特征在于，

同一列相同的所述子像素组中，相邻两个所述子像素组中的所述第一虚拟三角形的顶角方向相同。

3.根据权利要求1所述的像素排列结构，其特征在于，

第i行所述子像素组与第i+2行所述子像素组中所述第一子像素组、所述第二子像素组以及所述第三子像素组的排布顺序相同；

第i行的所述第一子像素组与第i+1行的所述第一子像素组的排布位置相错，且相邻两列第一子像素组之间间隔有一列所述第二子像素组和一列所述第三子像素组；

其中，i≥1，i为正整数。

4.根据权利要求1-3任一项所述的像素排列结构，其特征在于，

同一列所述像素中，任意两个所述像素中的第二虚拟三角形的顶角方向相同。

5.根据权利要求1所述的像素排列结构，其特征在于，所述子像素为正六边形或者正方形。

6.一种显示面板，其特征在于，包括如权利要求1-5任一项所述的像素排列结构。

7.一种用于制作如权利要求1-3或5任一项所述的像素排列结构的掩膜版组件，其特征在于，所述掩膜版组件至少包括至少一个掩膜版；

所述掩膜版上设置有多个开口，在蒸镀时，每个所述开口与一个子像素组相对应，且所述开口所在的区域覆盖与该开口相对应的子像素组所在的区域；

所述掩膜版上所有开口对应颜色相同的子像素组。

8.根据权利要求7所述的掩膜版组件，其特征在于，在至少三个颜色不同的子像素组包括第一子像素组、第二子像素组以及第三子像素组的情况下，

所述掩膜版上的多个开口包括多个第一开口和多个第二开口；

所述第一开口与第一虚拟三角形的顶角方向向上的所述第一子像素组相对应；所述第二开口与第一虚拟三角形的顶角方向向下的所述第一子像素组相对应；

位于同一行的相邻两个所述第一开口和所述第二开口之间的遮光区与所述第二子像素组和所述第三子像素组相对应。

9.根据权利要求8所述的掩膜版组件，其特征在于，所述至少一个掩膜版包括第一掩膜版，第二掩膜版以及第三掩膜版；

所述第一掩膜版上的每个开口与一个所述第一子像素组相对应；

所述第二掩膜版上的每个开口与一个所述第二子像素组相对应；

所述第三掩膜版上的每个开口与一个所述第三子像素组相对应。

10.一种蒸镀设备，其特征在于，包括如权利要求7-9任一项所述的掩膜版组件；

所述蒸镀设备还包括掩膜版框架以及多个横挡板和多个纵挡板；所述横挡板和纵挡板用于对掩膜版上与母板中相邻两个显示面板之间的区域相对应的开口进行遮挡；

所述掩膜版组件中的一个掩膜版固定安装于所述掩膜版框架上，所述横挡板和所述纵挡板横纵交叉安装于所述掩膜版框架上。

Images