CN108470728A - 同时兼容电学测试和光学互联的焊盘结构及其测试方法 - Google Patents

同时兼容电学测试和光学互联的焊盘结构及其测试方法 Download PDF

Info

Publication number
CN108470728A
CN108470728A CN201810206292.2A CN201810206292A CN108470728A CN 108470728 A CN108470728 A CN 108470728A CN 201810206292 A CN201810206292 A CN 201810206292A CN 108470728 A CN108470728 A CN 108470728A
Authority
CN
China
Prior art keywords
pad
electrical testing
optics
input
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810206292.2A
Other languages
English (en)
Other versions
CN108470728B (zh
Inventor
李丹
刘明
耿莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201810206292.2A priority Critical patent/CN108470728B/zh
Publication of CN108470728A publication Critical patent/CN108470728A/zh
Application granted granted Critical
Publication of CN108470728B publication Critical patent/CN108470728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开一种同时兼容电学测试和光学互联的焊盘结构及其测试方法，包括输入焊盘：线性依次排列的第一焊盘、第二焊盘、第三焊盘、第四焊盘和第五焊盘；第一焊盘和第五焊盘电气上相互连接，第二焊盘和第四焊盘电气上相互连接；还包括输出焊盘：线性依次排列的第六焊盘、第七焊盘、第八焊盘、第九焊盘和第十焊盘其中第六焊盘、第八焊盘、第十焊盘电气上相互连接。本发明不仅能在产品制造阶段对芯片进行晶圆级大规模的电学测试，保证了产品出厂良品率，也能在研发阶段，实现一次投片即进行电学测试和光学互联测试两种方案，节约研发成本，缩短研发时间；避免了电学和光学焊盘结构不同所带来的光、电性能差异，保证了芯片电学、光学性能的一致性。

Description

同时兼容电学测试和光学互联的焊盘结构及其测试方法
技术领域
本发明涉及半导体装置的测试及封装技术领域，特别地涉及一种高速光电接收系统中用于探针测试和引线键合的焊盘结构及相应的测试和封装方法。
背景技术
随着集成电路测试技术的不断发展，在半导体集成电路制造完成后、元件组装之前，对部分或全部半导体集成电路进行测试从而确保其功能及性能满足要求，是一种较为推荐的质量保证措施。在电学测试中，常使用探针对集成电路的标准焊盘(standard pad)进行点针并测量，来获取芯片电学参数，以对集成电路的功能和性能进行测试，或对于失效的集成电路进行失效分析。探针测试对高频及射频芯片尤为重要，因为此类芯片对半导体制造工艺偏差影响更加敏感。引线键合是半导体芯片常用的一种与其他半导体芯片、半导体元件、封装基板进行电气连接方法。
高速光电接收系统的常见光学互联方式如图1所示：通过键合线将分立的光电二极管(Photodiode，PD)芯片与光接收机前端芯片互联。其中光电二极管的阳极(Anode)焊盘与光接收机前端芯片的输入焊盘(PinA)相连，用于接收高速光电流；光电二极管的阴极(Cathode)焊盘与偏置电压焊盘(Pink)相连，用于提供电流回馈通路并给光电二极管提供电压偏置。
在对光接收机前端芯片进行电学探针测试时，鉴于此芯片的单端输入特性，如图2(a)所示，在输入端一般是利用地-信号-地(GSG)构造的RF探针对输入焊盘点针；同时，如图2(b)所示，该类芯片一般是差分输出，故可用地-信号-地-信号-地(GSGSG)构造的RF探针对输出焊盘点针。以此方式对光接收机前端芯片进行RF和微波特征的三端口S参数测量。高速光接收机前端芯片工作频率较高可达几十GHz，同时RF探针针尖的间距较小，因此要求光接收机前端芯片的输入、输出焊盘结构也要能与之匹配。
现有光接收机前端芯片的一般设计制造是：先设计供RF探针测试的输入、输出焊盘结构，在芯片生产制造后进行电学测试，确认芯片正常工作后，再设计一版能与光电二极管焊盘进行键合线互联的焊盘结构，如图1所示。这样既增加了研发成本，又增加了研发时间。同时，两个版本芯片存在可能的不一致情况。另一种方法是把输入焊盘设计为地-供电-信号-供电-地(G-Pink-S/PinA-Pink-G)的结构，但是这样接地焊盘(G)和信号焊盘(S)的间距过大，不利于RF探针直接进行电学测试。
发明内容
本发明的目的在于提出了一种用于同时兼容电学测试和光学互联的焊盘结构及其测试和封装方法，以解决上述技术问题。
为了实现上述目的，本发明采用如下技术方案：
同时兼容电学测试和光学互联的焊盘结构，包括输入焊盘；输入焊盘包括线性依次排列的第一焊盘、第二焊盘、第三焊盘、第四焊盘和第五焊盘；第一焊盘和第五焊盘电气上相互连接，第二焊盘和第四焊盘电气上相互连接。
进一步的，第一焊盘、第二焊盘、第三焊盘、第四焊盘和第五焊盘分别为阴极供电焊盘、地焊盘、信号/阳极供电焊盘、地焊盘和阴极供电焊盘。
进一步的，还包括输出焊盘；输出焊盘包括线性依次排列的第六焊盘、第七焊盘、第八焊盘、第九焊盘和第十焊盘其中第六焊盘、第八焊盘、第十焊盘电气上相互连接。
进一步的，第六焊盘、第七焊盘、第八焊盘、第九焊盘和第十焊盘分别为地焊盘、信号焊盘、地焊盘、信号焊盘和地焊盘。
进一步的，输入焊盘为光接收机前端芯片的输入焊盘。
同时兼容电学测试和光学互联的焊盘结构的测试方法，采用RF探针进行电学测试时，输入端为GSG探针，对第二焊盘、第三焊盘、第四焊盘进行点针，第一焊盘、第五焊盘悬空；差分输出端为GSGSG探针，对第六焊盘、第七焊盘、第八焊盘、第九焊盘和第十焊盘进行点针，从而测量并获取相应的电学参数。
同时兼容电学测试和光学互联的焊盘结构的测试方法，光学互联时，高速光电二极管的阴极一、阳极、阴极二分别与输入焊盘的第一焊盘、第三焊盘和第五焊盘相连；第二焊盘和第四焊盘悬空或接地；第六焊盘、第八焊盘、第十焊盘分别通过键合线接到封装基板地，而第七焊盘和第九焊盘分别通过键合线连接到封装基板上的差分传输线，然后通过相应的射频连接器输出。
相对于现有技术，本发明的有益效果是：
1)设计的五个焊盘线性并列的结构能同时满足电学测试和光学互联对输入及输出焊盘的要求。不仅能在产品制造阶段对芯片进行晶圆级大规模的电学测试，保证了产品出厂良品率；也能在研发阶段，实现一次投片即进行电学测试和光学互联测试两种方案，节约研发成本，缩短研发时间。同时，此方案避免了电学和光学焊盘结构不同所带来的光、电性能差异，保证了芯片电学、光学性能的一致性。
2)随着芯片工作频率的不断提高，进行电学测试的RF探针的针尖间距也会不断减小，届时通过调整本发明设计的焊盘大小、不同焊盘之间的间距以及键合线的粗细，即可用同样的方法来实现电学测试和光学互联。
附图说明
图1是光接收机前端芯片光学互联时输入端的示意图；
图2是光接收机前端芯片电学测试时输入端和输出端的示意图；其中图2(a)为地-信号-地(GSG)构造的RF探针对输入焊盘点针的示意图；图2(b)为用地-信号-地-信号-地(GSGSG)构造的RF探针对输出焊盘点针的示意图；
图3是本发明提出的焊盘结构示意图；
图4是本发明设计的焊盘结构进行电学测试时的输入端测试示意图；
图5是本发明设计的焊盘结构进行光学互联时的输入端封装示意图；
图6是本发明实施例作为输入焊盘时的具体结构示意图；
图7是本发明实施例作为差分信号输出焊盘时的具体结构示意图；
图8是使用本发明焊盘结构的芯片在进行电学测试时的实施例的示意图；
图9是使用本发明焊盘结构的芯片在进行光学互联时的实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，特以常见的两个阴极、一个阳极的光电二极管，以及单端输入差分输出的光接收机前端芯片为例，结合附图对本发明的实施方式做进一步详细描述。
请参阅图3所示，本发明一种用于同时兼容电学测试和光学互联的焊盘结构，包括五个线性排列的焊盘。方便起见，这五个焊盘从上到下依次命名为第一焊盘、第二焊盘、第三焊盘、第四焊盘、第五焊盘。该结构不仅能满足芯片探针电学测试时对输入、输出焊盘的要求，同时能满足正常工作时芯片与其他半导体装置或封装基片通过键合线互联的要求。
当作为光接收机前端芯片的输入焊盘时，这五个焊盘从上到下依次为阴极供电-地-信号/阳极供电-地-阴极供电(PinK-G-S/PinA-G-PinK)。其中第一焊盘和第五焊盘电气上相互连接，第二焊盘和第四焊盘电气上相互连接。
当作为光接收机前端芯片差分信号的输出焊盘时，这五个焊盘从上到下依次为地-信号-地-信号-地(GSGSG)。其中第一焊盘、第三焊盘、第五焊盘电气上相互连接。
可选的，此时对应两种工作模式：
1)采用RF探针进行电学测试时，如图4示，输入端为GSG探针，对第二焊盘、第三焊盘、第四焊盘进行点针，第一焊盘、第五焊盘悬空；差分输出端为GSGSG探针，对第一焊盘、第二焊盘、第三焊盘、第四焊盘、第五焊盘进行点针，从而测量并获取相应的电学参数。
2)光学互联时，如图5示，光接收机前端芯片的输入焊盘与光电二极管相应焊盘采用键合线互联。一般高速光电二极管有三个电极，依次为阴极一(Cathode)、阳极(Anode)、阴极二(Cathode)，其中光电二极管的阴极一焊盘与芯片输入焊盘的第一焊盘(PinK)相连，光电二极管的阳极焊盘与芯片输入焊盘的第三焊盘(PinA)相连，光电二极管的阴极二焊盘与芯片输入焊盘的第五焊盘(PinK)相连；芯片输入焊盘的第二焊盘(G)和第四焊盘(G)悬空或接地均可，此处选择悬空。输出端可以根据需要，与其它芯片互联、或者直接输出测量，简单起见，输出端图中未画出。
图6是本发明作为输入焊盘时的具体结构，五个焊盘均为正方形焊盘，成线性排列，边长都是55um，五个焊盘中心之间的间距都为100um。其中第一焊盘与第五焊盘短接，作为PD的阴极供电电极PinK；第二焊盘和第四焊盘短接，作为地；第三焊盘既作为电学测试时的S端，又作为光学互联时与光电二极管阳极相连的PinA端。
图7是本发明作为差分输出焊盘时的具体结构，五个焊盘均为正方形焊盘，成一排线性排列，边长都是55um，五个焊盘中心之间的间距都为100um。其中第一焊盘、第三焊盘、第五焊盘相互短接作为地，第二焊盘和第五焊盘作为差分信号的输出端。
图8是使用图6和图7中焊盘实例的芯片在进行电学测试时的实施例的示意图，其中输入探针为地-信号-地(GSG)构造的RF探针，对第二焊盘、第三焊盘、第四焊盘进行点针，第一焊盘、第五焊盘悬空；差分输出端为地-信号-地-信号-地(GSGSG)构造的RF探针，对第一焊盘、第二焊盘、第三焊盘、第四焊盘、第五焊盘进行点针，从而测量并获取相应的电学参数。
图9是使用图6和图7中焊盘实例的芯片在进行光学互联时的实施例的示意图。光接收机前端芯片的输入焊盘与光电二极管采用键合线互联，其中光电二极管的两个阴极(Cathode)分别与芯片的第一输入焊盘(PinK)和第五输入焊盘(PinK)相连，光电二极管的阳极(Anode)与芯片的第三输入焊盘(PinA)相连，第二输入焊盘、第四输入焊盘连接封装基板地；而差分信号输出端通过封装基板输出，第一焊盘、第三焊盘、第五焊盘分别通过键合线接到封装基板地，而第二焊盘和第四焊盘分别通过键合线连接到封装基板上的差分传输线(T-line)，然后通过相应的射频连接器(RF connector)输出。
当然，还有其他情况，比如PD的阴极和阳极各只有一个，或者输出信号为单端信号时，也都可以用该焊盘结构实现相应的电学测试和光学互联，再此不在赘述。
在上述的实例中，为了使公众更好的理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于上述实施实例的种种变化和修改，也可以实现本申请的各权利要求所保护的技术方案。例如，与图1示的正方形开口不同，其中的某一个或多个焊盘也可以采用矩形焊盘开口，这也适用于该设计结构；再或者，与图6实施例中输入结构五个焊盘中心的间距均相等不同，第二焊盘、第三焊盘、第四焊盘之间的间距，可以小于第一焊盘与第二焊盘，以及第四焊盘与第五焊盘之间的间距。因此，本发明的保护范围仅意欲由所附权利要求书限定。

Claims (7)

1.同时兼容电学测试和光学互联的焊盘结构，其特征在于，包括输入焊盘；输入焊盘包括线性依次排列的第一焊盘、第二焊盘、第三焊盘、第四焊盘和第五焊盘；第一焊盘和第五焊盘电气上相互连接，第二焊盘和第四焊盘电气上相互连接。
2.根据权利要求1所述的同时兼容电学测试和光学互联的焊盘结构，其特征在于，第一焊盘、第二焊盘、第三焊盘、第四焊盘和第五焊盘分别为阴极供电焊盘、地焊盘、信号/阳极供电焊盘、地焊盘和阴极供电焊盘。
3.根据权利要求1所述的同时兼容电学测试和光学互联的焊盘结构，其特征在于，还包括输出焊盘；输出焊盘包括线性依次排列的第六焊盘、第七焊盘、第八焊盘、第九焊盘和第十焊盘其中第六焊盘、第八焊盘、第十焊盘电气上相互连接。
4.根据权利要求3所述的同时兼容电学测试和光学互联的焊盘结构，其特征在于，第六焊盘、第七焊盘、第八焊盘、第九焊盘和第十焊盘分别为地焊盘、信号焊盘、地焊盘、信号焊盘和地焊盘。
5.根据权利要求1至4中任一项所述的同时兼容电学测试和光学互联的焊盘结构，其特征在于，输入焊盘为光接收机前端芯片的输入焊盘。
6.权利要求3所述的同时兼容电学测试和光学互联的焊盘结构的测试方法，其特征在于，采用RF探针进行电学测试时，输入端为GSG探针，对第二焊盘、第三焊盘、第四焊盘进行点针，第一焊盘、第五焊盘悬空；差分输出端为GSGSG探针，对第六焊盘、第七焊盘、第八焊盘、第九焊盘和第十焊盘进行点针，从而测量并获取相应的电学参数。
7.权利要求3所述的同时兼容电学测试和光学互联的焊盘结构的测试方法，其特征在于，光学互联时，高速光电二极管的阴极一(Cathode)、阳极(Anode)、阴极二(Cathode)分别与输入焊盘的第一焊盘、第三焊盘和第五焊盘相连；第二焊盘和第四焊盘悬空或接地；第六焊盘、第八焊盘、第十焊盘分别通过键合线接到封装基板地，而第七焊盘和第九焊盘分别通过键合线连接到封装基板上的差分传输线，然后通过相应的射频连接器输出。
CN201810206292.2A 2018-03-13 2018-03-13 同时兼容电学测试和光学互联的焊盘结构及其测试方法 Active CN108470728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810206292.2A CN108470728B (zh) 2018-03-13 2018-03-13 同时兼容电学测试和光学互联的焊盘结构及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810206292.2A CN108470728B (zh) 2018-03-13 2018-03-13 同时兼容电学测试和光学互联的焊盘结构及其测试方法

Publications (2)

Publication Number Publication Date
CN108470728A true CN108470728A (zh) 2018-08-31
CN108470728B CN108470728B (zh) 2020-03-31

Family

ID=63265301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810206292.2A Active CN108470728B (zh) 2018-03-13 2018-03-13 同时兼容电学测试和光学互联的焊盘结构及其测试方法

Country Status (1)

Country Link
CN (1) CN108470728B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114826173A (zh) * 2022-06-30 2022-07-29 深圳市时代速信科技有限公司 一种射频功率器件与电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886665A (zh) * 2003-12-01 2006-12-27 皇家飞利浦电子股份有限公司 地－信号－地(gsg)测试结构
CN101567362A (zh) * 2008-04-22 2009-10-28 联发科技股份有限公司 集成电路及封装、半导体装置以及测试电路的方法
CN201355609Y (zh) * 2008-12-02 2009-12-02 北京巨数数字技术开发有限公司 一种led显示屏的控制芯片
CN102177582A (zh) * 2008-08-07 2011-09-07 意法半导体股份有限公司 用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路
US20120097944A1 (en) * 2010-10-26 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. TEST STRUCTURES FOR THROUGH SILICON VIAS (TSVs) OF THREE DIMENSIONAL INTEGRATED CIRCUIT (3DIC)
US20120112783A1 (en) * 2010-11-04 2012-05-10 Advantest Corporation Test apparatus
CN103229296A (zh) * 2010-11-30 2013-07-31 电子科学工业有限公司 具有边缘特征的可堆叠半导体芯片及其制作与处理方法
CN103928523A (zh) * 2014-04-10 2014-07-16 上海和辉光电有限公司 一种测试器件群场效应晶体管及其测试器件群测试方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886665A (zh) * 2003-12-01 2006-12-27 皇家飞利浦电子股份有限公司 地－信号－地(gsg)测试结构
CN101567362A (zh) * 2008-04-22 2009-10-28 联发科技股份有限公司 集成电路及封装、半导体装置以及测试电路的方法
CN102177582A (zh) * 2008-08-07 2011-09-07 意法半导体股份有限公司 用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路
CN201355609Y (zh) * 2008-12-02 2009-12-02 北京巨数数字技术开发有限公司 一种led显示屏的控制芯片
US20120097944A1 (en) * 2010-10-26 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. TEST STRUCTURES FOR THROUGH SILICON VIAS (TSVs) OF THREE DIMENSIONAL INTEGRATED CIRCUIT (3DIC)
US20120112783A1 (en) * 2010-11-04 2012-05-10 Advantest Corporation Test apparatus
CN103229296A (zh) * 2010-11-30 2013-07-31 电子科学工业有限公司 具有边缘特征的可堆叠半导体芯片及其制作与处理方法
CN103928523A (zh) * 2014-04-10 2014-07-16 上海和辉光电有限公司 一种测试器件群场效应晶体管及其测试器件群测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114826173A (zh) * 2022-06-30 2022-07-29 深圳市时代速信科技有限公司 一种射频功率器件与电子设备
CN114826173B (zh) * 2022-06-30 2022-10-14 深圳市时代速信科技有限公司 一种射频功率器件与电子设备

Also Published As

Publication number Publication date
CN108470728B (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
US7276920B2 (en) Packaging and interconnection of contact structure
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
US8159251B2 (en) Probe card for semiconductor wafer
US6301121B1 (en) Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6002178A (en) Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP)
CN100587509C (zh) 线头长度缩短的有效开关结构
US20110298488A1 (en) Through carrier dual side loop-back testing of tsv die after die attach to substrate
CN102468122A (zh) 半导体器件失效分析样品制作方法及分析方法
US7782070B2 (en) Probing device
US6534710B2 (en) Packaging and interconnection of contact structure
JPH0342503B2 (zh)
US20040081473A1 (en) Direct attach optical receiver module and method of testing
KR101989232B1 (ko) 테스트 회로기판 및 이를 구동하기 위한 방법
CN108470728A (zh) 同时兼容电学测试和光学互联的焊盘结构及其测试方法
CN212461686U (zh) 一种高速光电探测器to封装结构
US6555841B1 (en) Testable substrate and a testing method
CN101566667A (zh) 一种mos器件的测试方法
KR100478261B1 (ko) 반도체 기판 시험장치
JP3522426B2 (ja) プローブ試験用の電源パッドを有する半導体チップ及び半導体ウエハ
CN114280458A (zh) 一种转接板的测试方法
KR100472700B1 (ko) 반도체 소자 테스트용 프로브 카드
CN212723204U (zh) 一种测试电路板及测试系统
TWI770523B (zh) Ic測試電路板組合及ic測試系統
CN218240296U (zh) 一种适于ulq2003三极管阵列老炼试验的老炼板
JP3713872B2 (ja) 光受信モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant