CN108470690B - 探测器 - Google Patents
探测器 Download PDFInfo
- Publication number
- CN108470690B CN108470690B CN201810183868.8A CN201810183868A CN108470690B CN 108470690 B CN108470690 B CN 108470690B CN 201810183868 A CN201810183868 A CN 201810183868A CN 108470690 B CN108470690 B CN 108470690B
- Authority
- CN
- China
- Prior art keywords
- wafer chuck
- table top
- chip
- construction element
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Abstract
本发明提供能够使从芯片背面电极至测定器连接点的杂散电感降低的探测器。探测器具备:晶片卡盘(18),其具有导电性的支承面(18a);探针卡(24),其在与支承面(18a)对置的面具有多个探针(25);台构件(50),其具有导电性的台面(50a)且与晶片卡盘(18)一体地移动,台面(50a)形成为与支承面(18a)平行且与支承面(18a)电连接;导电性接触件(52),其配置在与台面(50a)对置的位置;以及平板状配线构件(70),其配置在与台面(50a)平行且接近的位置,一端与导电性接触件(52)电连接,且该平板状配线构件(70)朝向晶片卡盘(18)侧延伸设置。
Description
技术领域
本发明涉及对形成在半导体晶片上的多个芯片进行电气检查的探测器。
背景技术
在半导体制造工序中,对薄圆板状的半导体晶片实施各种处理,从而形成半导体装置(设备)所分别具有的多个芯片(裸芯)。对各芯片进行电气特性检查,然后利用切割机切开,之后固定于引线框等而进行组装。上述电气特性的检查通过由探测器与测定器构成的晶片检测系统进行。探测器将晶片固定于晶片卡盘,并使探针与各芯片的电极接触。测定器与探针电连接,为了进行电气检查而对各芯片施加电流、电压并测定特性。
功率晶体管、功率MOSFET(场效应晶体管)、IGBT(Insulated Gate BipolarTransistor;绝缘栅双极晶体管)、LED(Light Emitting Diode;发光二极管)、半导体激光器等半导体装置(设备)一般在晶片的表面形成有电极(芯片表面电极),并且在晶片的背面也形成有电极(芯片背面电极)。例如,在IGBT中,在晶片的表面形成有栅电极以及发射极电极,在晶片的背面形成有集电极。
为了在上述那样的在晶片的两面形成有多个具有电极的芯片的晶片中进行晶片级检查,在晶片卡盘设置有导电性的支承面(晶片载置面),所述支承面以接触的状态保持晶片的背面,并作为测定器的测定电极发挥作用。该支承面经由从晶片卡盘引出的电缆而与测定器电连接。而且,在进行检查的情况下,将晶片保持于晶片卡盘,在使探针与在晶片的表面形成的各芯片的电极(芯片表面电极)接触的状态下进行各种测定。
然而,将晶片卡盘与测定器之间连接的电缆配设为经由在构成探测器的壳体的侧面或背面等设置的连接器而在壳体的内外迂回的状态,因此其长度通常需要为1~3m左右。因此,在芯片背面电极与测定器之间形成的电路径变长,其电阻、电感变大,因此存在产生高频测定、动态测定的测定误差,从而无法以要求的精度适当地进行晶片级检查的问题。
为了解决这样的问题,例如,专利文献1中记载了一种检查装置,该检查装置具备以与晶片卡盘的导电性的支承面相面对的方式设置的卡盘引线板、以及固定于晶片卡盘的周边部的顶针。根据该检查装置,在芯片背面电极与测定器之间形成的电路径经由顶针与卡盘引线板而构成,因此与上述的以往的结构相比能够减小在上述电路径中产生的电阻、电感。
然而,在专利文献1所记载的检查装置中,顶针固定于晶片卡盘,因此芯片背面电极与测定器之间的电路径的长度根据所检查的芯片在晶片上的位置而发生变化。例如,在对存在于晶片的中央附近的芯片进行检查的情况和对存在于晶片的端部附近的芯片进行检查的情况下,上述电路径的长度不同。因此,在上述电路径中产生的电阻、阻抗根据所检查的芯片在晶片上的位置而发生变化,对高频测定、动态测定产生不利影响,存在无法高精度地进行晶片级检查的问题。
针对这种问题,本发明申请人提出了一种探测器,该探测器构成为使固定于与台构件相面对的位置的接触件与同晶片卡盘一体地移动的导电性的台构件电接触(参照专利文献2)。根据该探测器,不受所检查的芯片在晶片上的位置影响,在芯片背面电极与测定器之间形成的电路径中的电阻、阻抗小且变动少,因此能够稳定地进行高频测定、动态测定,能够高精度地进行晶片级检查。
在先技术文献
专利文献
专利文献1:日本特开2011-138865号公报
专利文献2:日本特开2014-110381号公报
然而,在如专利文献2所述那样构成为使固定于与台构件相面对的位置的接触件与同晶片卡盘一体地移动的导电性的台构件电接触的探测器中,存在从芯片背面电极至测定器连接点的电路径的配线长度,从而存在该距离引起的杂散(残留)电感对动态测定、静态测定的大电流测定的波形产生不利影响的问题。
为了适当地进行这种测定,需要尽可能地降低杂散电感。然而,在具有上述那样的结构的探测器中,无法缩短芯片背面电极与上述接触件之间的距离,因此认为杂散电感的降低存在极限。
发明内容
本发明是鉴于上述的情况而完成的,其目的在于提供能够在从芯片背面电极至测定器连接点的电路径中降低杂散电感的探测器。
用于解决课题的方案
为了实现上述目的,本发明的第一方式的探测器具备:晶片卡盘,其具有导电性的支承面;探针卡,其在与支承面对置的面具有多个探针;台构件,其具有导电性的台面且与晶片卡盘一体地移动,台面形成为与支承面平行且与支承面电连接;导电性接触件,其配置在与台面对置的位置;以及平板状配线构件,其配置在与台面平行且接近的位置,一端与导电性接触件电连接,且该平板状配线构件朝向晶片卡盘侧延伸设置。
根据本方式,在从芯片背面电极至测定器连接点的电路径中,将导电性接触件作为折回点而通过平板状配线构件实现了接近平行平板型的结构,从而能够大幅度降低杂散电感。
本发明的第二方式的探测器以第一方式为基础,其中,探测器具有保持探针卡的头部台,平板状配线构件沿着头部台的与台面对置的面配设。
根据本方式,能够将平板状配线构件容易地配置在与台面平行且接近的位置。
本发明的第三方式的探测器以第二方式为基础,其中,在头部台与平板状配线构件之间设置有间隔构件。
根据本方式,能够使平板状配线构件与台面之间的距离(间隔)进一步接近,因此能够进一步降低杂散电感。
本发明的第四方式的探测器以第一至第三方式中的任一方式为基础,其中,台构件构成为与晶片卡盘分离,且台面与支承面经由台连接用配线构件而电连接。
本方式是本发明的一个优选的方式。根据该方式,台构件与晶片卡盘热分离,因此即使在晶片级检查时对晶片卡盘进行加热、冷却的情况下,晶片卡盘的温度变化也难以向台构件传递而能够得到隔热效果,因此能量效率良好,并且防止了台构件的热变形。由此,导电性接触件相对于台构件的台面的接触位置(Z方向的高度)不会发生变动,导电性接触件能够始终以一定的接触压力与台构件的台面抵接。因此,能够不受晶片卡盘的温度变化的影响,而提高晶片级检查的测定精度、可靠性。
本发明的第五方式的探测器以第四方式为基础,其中,台连接用配线构件由平板状的挠性配线构件构成。
根据本方式,能够容易且高可靠性地将台面与支承面连接,并且能够进一步接近平行平板型的结构,因此能够进一步降低杂散电感。
本发明的第四方式的探测器以第一至第三方式中的任一方式为基础,其中,台构件与晶片卡盘一体地构成。
根据本方式,台构件与晶片卡盘一体地构成,因此能够进一步接近平行平板型的结构,能够进一步降低杂散电感。
发明效果
根据本发明,在从芯片背面电极至测定器连接点的电路径中,将导电性接触件作为折回点而通过平板状配线构件实现了接近平行平板型的结构,从而能够大幅度降低杂散电感。
附图说明
图1是示出晶片检测系统的基本结构的一例的整体概要图。
图2是示出晶片卡盘与台构件之间的关系的俯视图。
图3是示出所检查的芯片在晶片上的位置与导电性接触件的相对位置关系的图。
图4是示出作为本发明的实施方式的晶片检测系统的结构例的主要部分的概要图。
图5是从上方俯视观察图4所示的晶片检测系统时的概要图。
图6是示出在头部台的背面隔着间隔构件而配设有平板状配线构件的结构例的概要图。
图7是示出将台构件的台面与晶片卡盘的支承面经由平板状的挠性配线构件而电连接的结构例的概要图。
图8是示出将台构件设为与晶片卡盘一体的结构时的结构例的概要图。
图9是图8所示的晶片卡盘的俯视图。
附图标记说明
10…探测器、11…基台、12…移动基座、13…Y轴移动台、14…X轴移动台、15…Z轴移动-旋转部、18…晶片卡盘、18a…支承面、22…头部台、24…探针卡、25…探针、30…测定器、31…测定器主体、32…接触环、50…台构件、50a…台面、52…导电性接触件、53…连结构件、64…配线构件、70…平板状配线构件、72…贯通电极、74…引线配线板、76…电极、78…电极、80…间隔构件、82…挠性配线构件。
具体实施方式
以下,根据附图对本发明的优选实施方式进行说明。
首先,在说明本发明的实施方式之前,对在其实施方式中成为前提的基本结构进行说明。
[晶片检测系统的基本结构]
图1是示出晶片检测系统的基本结构的一例的整体概要图。
图1所示的晶片检测系统包括使探针25与晶片W上的各芯片的电极接触的探测器10、以及与探针25电连接且为了进行电气检查而对各芯片施加电流、电压并测定特性的测定器30。
探测器10具有基台11、设置在该基台11上的移动基座12、Y轴移动台13、X轴移动台14、Z轴移动-旋转部15、晶片卡盘18、晶片对准相机19、支柱20及21、头部台22、以及安装于头部台22的探针卡24。在探针卡24设置有探针25。需要说明的是,设置有对探针25的位置进行检测的针对位相机、对探针进行清洁的清洁机构等,但在此省略。
移动基座12、Y轴移动台13、X轴移动台14以及Z轴移动-旋转部15构成使晶片卡盘18沿三轴方向移动以及绕Z轴旋转的移动旋转机构。由于移动旋转机构众所周知,因而在此省略其说明。
晶片卡盘18通过真空吸附对形成有多个芯片的晶片W进行保持,在其上表面设置有作为测定器30的测定电极而发挥作用的导电性的支承面(晶片载置面)18a。
在晶片卡盘18的内部设置有作为加热/冷却源的加热/冷却机构(加热冷却机构),以能够在高温状态(例如,最高150℃)、或低温状态(例如最低-40℃)下对芯片进行电气特性检查。作为加热/冷却机构,能够采用公知的适当的加热器/冷却器,例如,可以考虑采用面状加热器的加热层与设置有冷却流体的通路的冷却层的双层结构的装置、在导热体内卷绕有加热器且埋设有冷却管的单层结构的加热/冷却装置等各种装置。另外,也可以不采用电加热而使用使热流体循环的装置,还可以使用珀耳帖元件。
晶片卡盘18安装在Z轴移动-旋转部15上,通过上述的移动旋转机构而能够沿三轴方向(X、Y、Z方向)移动,并且能够沿绕Z轴的旋转方向(θ方向)旋转。
在保持有晶片W的晶片卡盘18的上方配置有探针卡24。探针卡24以装卸自如的方式装配于头部台22的开口部(探针卡安装部),所述头部台22构成探测器10的壳体的顶板。
探针卡24具有根据所检查的芯片的电极配置而配置的探针25,且根据所检查的芯片而更换。
测定器30具备测定器主体31、以及设置于测定器主体31的接触环32。在探针卡24设置有与各探针25连接的电极78(参照图5),接触环32具有以与该电极78接触的方式配置的弹簧探针。测定器主体31通过未图示的支承机构而保持于探测器10。
图1所示的探测器10构成为除了上述的结构,还具备配置在与晶片卡盘18相邻的位置的台构件50、以及在与台构件50对置的位置处固定于头部台22的导电性接触件52。
台构件50由与晶片卡盘18分体构成的圆板状的结构体构成,且设置在与晶片卡盘18分离的位置。台构件50由热膨胀系数小的材质形成,形成为防止台构件50的热变形的结构。
作为构成台构件50的材质,优选例如陶瓷等热膨胀系数小的材质。通过由热膨胀系数小的材质构成台构件50,从而即使在晶片级检查时对晶片卡盘18进行加热、冷却的情况下,也能够防止台构件50的热变形。由此,不受晶片卡盘18的温度变化的影响,能够提高晶片级检查的测定精度、可靠性。
台构件50具有能够供导电性接触件52接触的导电性的台面50a。如图2所示,该台面50a与晶片卡盘18的支承面18a具有同样的平面形状(圆形状),且它们的面积(平面面积)彼此相等。需要说明的是,台面50a也可以比晶片卡盘18的支承面18a的面积(平面面积)大,且由圆形以外的形状构成。
在台构件50与晶片卡盘18之间设置有多个配线构件64(线状的配线构件)。在本例中设置有三个配线构件64。各配线构件64的一端与台构件50的台面50a电连接,它们的另一端与晶片卡盘18的支承面18a电连接。即,台构件50的台面50a与晶片卡盘18的支承面18a通过多个配线构件64来确保电导通。需要说明的是,配线构件64是台连接用配线构件的一例。
返回图1,台构件50的台面50a设置为与晶片卡盘18的支承面18a平行且共面。需要说明的是,只要在探针25接触晶片W的芯片表面电极时导电性接触件52始终能够与台面50a接触,台面50a也可以不设置为与支承面18a共面。
在台构件50的与台面50a相反的一侧的面(图1中的下表面)连结固定有L字状的连结构件53的一端。连结构件53的另一端连结固定于Z轴移动-旋转部15的侧部。因此,台构件50能够与晶片卡盘18一体地移动,当晶片卡盘18向规定的方向移动时,台构件50也向与晶片卡盘18相同的方向移动。
需要说明的是,优选台构件50经由L字状的连结构件53而固定于Z轴移动-旋转部15的侧部的根部侧(图1中的下侧)的方式。根据该方式,与晶片卡盘18和台构件50一体地构成的情况相比,即便使后述的导电性接触件52与台构件50的台面50a接触,也能够有效地防止晶片卡盘18的倾斜。从而,能够与晶片W的所检查的芯片的位置无关地使芯片的电极与探针25稳定地接触。
在头部台22的下表面(台构件50的对置面),以相互接近的状态设置有多个能够与台构件50的台面50a接触的导电性接触件52。导电性接触件52例如由自身具有弹性的导电性的细针(弹簧销)构成,在晶片卡盘18上升从而探针25与晶片W的芯片表面电极接触时,各导电性接触件52以规定的接触压力与台构件50的台面50a接触。需要说明的是,在图2中,附图标记60示出导电性接触件52所接触的台构件50上的台面50a中的接触位置。另外,附图标记62示出探针25所接触的芯片在晶片W上的位置。
在头部台22的上表面设置有与各导电性接触件52均连接的连接部54。在连接部54连接有电缆56的一端,电缆56的另一端与测定器主体31的连接部58连接。由此,在晶片W的背面形成的芯片背面电极经由晶片卡盘18、配线构件64、台构件50、导电性接触件52、连接部54、电缆56、以及连接部58而与测定器主体31电连接。
接下来,对上述的晶片检测系统的晶片级检查的动作进行说明。
首先,通过未图示的晶片装载机构将所检查的晶片W装载(载置)于晶片卡盘18上,使晶片卡盘18保持晶片W。
接下来,利用未图示的针对位相机检测探针25的前端位置。接着,在晶片卡盘18保持有晶片W的状态下,移动晶片卡盘18而使得晶片W位于晶片对准相机19的下方,并检测晶片W上的芯片的电极(芯片表面电极)的位置。无需检测一个芯片的所有电极的位置,检测几个电极的位置即可。另外,无需检测晶片W上的所有芯片的电极,仅检测几个芯片的电极的位置。
在对探针25的位置以及晶片W上的芯片的电极的位置进行检测后,通过Z轴移动-旋转部15使晶片卡盘18旋转,使得芯片的电极的排列方向与探针25的排列方向一致。然后,在移动而使得晶片W的所检查的芯片的电极位于探针25的下方后,使晶片卡盘18上升,从而使芯片的电极与探针25接触。此时,与晶片卡盘18相邻配置的台构件50也一体地上升,各导电性接触件52与台构件50的台面50a接触。由此,在晶片W的背面形成的芯片背面电极经由晶片卡盘18、配线构件64、台构件50、以及导电性接触件52而与测定器主体31电连接。然后,从测定器主体31向芯片施加电流、电压并测定特性。
在该芯片的检查结束时,使晶片W与探针25暂时分离,且移动而使得另一芯片位于探针25的下方,并进行同样的动作。以下,依次选择各芯片来进行检查。然后,在晶片上的指定的所有芯片的检查结束时,结束一片晶片的检查。
这样,在晶片W上的所有芯片的检查结束时,结束晶片W的检查,将检查完毕的晶片W卸下,并装载接下来检查的晶片W而进行上述的动作。
图3是示出所检查的芯片W在晶片上的位置与导电性接触件52的相对位置关系的图。图3的(a)~(e)分别示出对晶片W上的中央、左端、右端、上端、下端的芯片进行检查的情况。
如图3所示,晶片卡盘18如上述那样移动以使得晶片W的所检查的芯片的电极(芯片表面电极)位于探针25的下方。另一方面,导电性接触件52固定于头部台22,因此即使晶片卡盘18移动,探针25与导电性接触件52的相对位置关系也不会发生变化。因此,即使所检查的芯片在晶片W上的位置62发生变化,从该位置62至导电性接触件52所接触的台构件50上的位置60的距离S也始终恒定。
因此,根据上述的晶片检测系统,与所检查的芯片在晶片W上的位置无关地,从芯片背面电极经由晶片卡盘18、配线构件64、台构件50、以及导电性接触件52而与测定器主体31连接的电路径的长度始终恒定,因此不受电路径中的电阻、阻抗的影响,能够稳定地进行高频测定、动态测定,能够高精度地进行晶片级检查。
另外,台构件50与晶片卡盘18分体而分离,台构件50的台面50a与晶片卡盘18的支承面18a经由多个配线构件64而电连接,因此台构件50自晶片卡盘18热分离。因此,即使在晶片级检查时对晶片卡盘18进行加热、冷却的情况下,晶片卡盘18的温度变化也难以向台构件50传递而能够得到隔热效果,因此能量效率良好,并且防止了台构件50的热变形。由此,导电性接触件52相对于台构件50的台面50a的接触位置(Z轴方向的位置)不会发生变动,导电性接触件52能够始终以规定压力与台构件50的台面50a抵接。从而,能够不受晶片卡盘18的温度变化的影响,而提高晶片级检查的测定精度、可靠性。
另外,晶片卡盘18与台构件50为分体且分离的结构,因此对于晶片卡盘18而言,能够将现有的产品进行再利用,从而能够实现设计时间-制造过程的缩短、设计劳力的减少、成本的降低等。
[用于降低杂散电感的结构]
在上述的晶片检测系统中,采用芯片背面电极经由晶片卡盘18、台构件50、以及导电性接触件52而与测定器主体31连接的结构,从而能够得到上述的各种作用效果。然而,另一方面,关于芯片背面电极与导电性接触件52的距离(水平方向的距离)、即探针25同晶片W接触的位置(所检查的芯片的位置)62与导电性接触件52同台构件50接触的位置60之间的距离(水平方向的距离),在结构上无法缩短。因此,在晶片级检查中进行动态测定、静态测定的大电流测定时,存在上述距离引起的杂散电感对在晶片级检查中测定的芯片的测定波形带来影响的问题。
于是,在本发明的实施方式的晶片检测系统中,采用用于使由于探针25同晶片W接触的位置62与导电性接触件52同台构件50接触的位置60之间的距离而产生的杂散电感降低的结构。
图4是示出作为本发明的实施方式的晶片检测系统的结构例的主要部分的概要图。图5是从上方俯视观察图4所示的晶片检测系统时的概要图。需要说明的是,在图5中,为了便于说明台构件50以及晶片卡盘18与平板状配线构件70的平面位置关系,对于与说明无关的部分省略图示。
如图4以及图5所示,在本实施方式的晶片检测系统中,为了将导电性接触件52与测定器主体31之间电连接,具备在头部台22的下表面(台面50a的对置面)配置的平板状配线构件70。
对平板状配线构件70而言,与其延伸方向(图4以及图5的左右方向)垂直的面上的剖面形状为长方形(剖面长方形状),其截面积形成为比剖面圆形状的线状的配线构件(例如配线构件64)的截面积大。平板状配线构件70例如由铜(Cu)或不锈钢(SUS)等的平板状的金属板构成。
平板状配线构件70沿着头部台22的下表面配设,设置在与台构件50(台面50a)以及晶片卡盘18(支承面18a)对置的位置。即,平板状配线构件70配置在与台面50a以及支承面18a平行且接近的位置。
平板状配线构件70构成将导电性接触件52与测定器主体31之间电连接的配线构件的一部分,其一端与导电性接触件52电连接。而且,平板状配线构件70以设置有导电性接触件52的位置为起点,朝向晶片卡盘18侧延伸设置。平板状配线构件70的另一端在探针卡24附近与上下贯通头部台22的贯通电极72的下端连接。贯通电极72的上端与设置在头部台22的上表面的引线配线板(金属板)74的一端连接。在引线配线板74的上表面设置有经由接触环32而与测定器主体31侧的电极(未图示)电连接的电极76(参照图5)。由此,导电性接触件52与测定器主体31电连接。
需要说明的是,在图5中,附图标记78表示在探针卡24的上表面设置的探针卡24侧的电极。探针卡24侧的电极与各探针25分别对应地设置,且经由接触环32而与测定器主体31侧的电极(未图示)电连接。由此,探针卡24的各探针25与测定器主体31电连接。
接下来,对本实施方式的作用效果进行说明。
在本实施方式的晶片检测系统中,作为从导电性接触件52至测定器主体31(测定器连接点)的配线构件的一部分,在与台面50a以及支承面18a平行且接近的位置设置有平板状配线构件70。由此,在从芯片背面电极经由晶片卡盘18、台构件50、以及导电性接触件52而直至测定器主体31的电路径(即,从芯片背面电极至测定器连接点的电路径)中,以导电性接触件52为折回点,形成为配置在与台面50a平行且接近的位置的平板状配线构件70朝向晶片卡盘18侧延伸设置的结构,从而实现接近平行平板型的方式的结构。由此,从芯片背面电极经由晶片卡盘18以及台构件50而朝向导电性接触件52的路径与从导电性接触件52经由平板状配线构件70而朝向探针卡24附近的路径的电流的方向不同,从而磁通相互抵消,能够大幅降低杂散电感。
在此,在相互平行地配置的平行平板型的结构中,在将平行平板间的距离(间隔)设为d、将平行平板的宽度设为w、将导磁率设为μ时,平行平板间产生的电感L由下式(1)示出。
L=μd/w…(1)
由该式(1)可知,平行平板间的距离d越短则电感L越小。另外,平行平板的宽度w越宽则电感L越小。
从而,根据本实施方式的晶片检测系统,在从芯片背面电极至测定器连接点的电路径中,如上述那样,通过平板状配线构件70实现了接近平行平板型的结构,从而能够大幅度降低杂散电感。
需要说明的是,为了降低杂散电感,平板状配线构件70的宽度w(参照图5)优选尽可能较大。例如,如图5所示,在从上方俯视观察晶片检测系统时,优选将平板状配线构件70的宽度w设为剖面与圆形状的线状的配线构件的外径相比非常大的大小,具体而言,优选将平板状配线构件70的宽度w设为相对于台构件50(或晶片卡盘18)的外径(直径)为1/5~1倍(优选1/2~1倍)的大小。
另外,为了降低杂散电感,平板状配线构件70与台面50a之间的距离(间隔)优选尽可能较小。
需要说明的是,作为平板状配线构件70,可以使用柔性印刷电路板、柔性扁平电缆、刚性印刷配线基板等。另外,在平板状配线构件70也可以安装有加强板(未图示)。
另外,在本实施方式的晶片检测系统中,平板状配线构件70沿着头部台22的下表面(台面50a的对置面)配设,但例如如图6所示,也能够优选采用在头部台22的下表面隔着间隔构件80而配设有平板状配线构件70的结构。根据该结构,与本实施方式相比,能够使平板状配线构件70与台面50a之间的距离进一步接近,因此能够进一步降低杂散电感。
另外,在本实施方式的晶片检测系统中,作为将台构件50的台面50a与晶片卡盘18的支承面18a之间电连接的台连接用配线构件的一例而使用多个配线构件64(线状的配线构件),但不限于此。例如,如图7所示,也能够优选采用使用了柔性印刷电路板、柔性扁平电缆等平板状的挠性配线构件82的结构来作为台连接用配线构件。根据该结构,与本实施方式相比,能够进一步接近平行平板型的结构,因此能够进一步降低杂散电感。另外,通过将台构件50的台面50a与晶片卡盘18的支承面18a之间经由挠性配线构件82而连接,从而在进行晶片W的对准时,能够保持将台构件50固定(不使之旋转)地使晶片卡盘18旋转。
另外,在本实施方式的晶片检测系统中,台构件50形成为与晶片卡盘18分体并分离的结构,但不限于此。也可以将台构件50设为与晶片卡盘18一体的结构。例如,如图8以及图9所示,也可以将晶片卡盘18形成为大幅面状(1arge-sized),并使其一部分作为台构件50而发挥功能。通过像这样将台构件50与晶片卡盘18一体地构成,从而与本实施方式相比,能够进一步接近平行平板型的结构,因此能够进一步降低杂散电感。
以上,对本发明的实施方式进行了说明,但本发明并不限定于以上的例子,在不脱离本发明的主旨的范围内当然能够进行各种改进、变形。以下,对几个变形例进行说明。
[变形例1]
在上述的实施方式中,如图2所示,台构件50的台面50a与晶片卡盘18的支承面18a具有相同形状且具有相同面积,但只要具有至少在晶片卡盘18的可移动范围内能够供导电性接触件52始终接触的台面50a,则也可以为不同的形状或面积。例如,台构件50的台面50a也可以具有与晶片卡盘18的支承面18a相同的平面形状(圆形状),且具有比该支承面18a大的面积。在该情况下,平板状配线构件70的宽度优选根据台构件50的台面50a的平面形状而适当设定。
[变形例2]
在上述的实施方式中,作为能够与台构件50的台面50a接触的导电性接触件52而使用了弹簧销,但并不限于此,也可以使用例如悬臂式、垂直针式等探针卡状的接触件。
Claims (6)
1.一种探测器,具备:
晶片卡盘,其具有导电性的支承面;
探针卡,其在与所述支承面对置的面具有多个探针;
台构件,其具有导电性的台面且与所述晶片卡盘一体地移动,所述台面形成为与所述支承面平行且与所述支承面电连接;
导电性接触件,其配置在与所述台面对置的位置;以及
平板状配线构件,其配置在与所述台面平行且接近的位置,一端与所述导电性接触件电连接,另一端与测定器主体电连接,且该平板状配线构件朝向所述晶片卡盘侧延伸设置,
所述探测器具有由所述台构件与所述平板状配线构件形成的平行平板结构。
2.根据权利要求1所述的探测器,其中,
所述探测器具有保持所述探针卡的头部台,
所述平板状配线构件沿着所述头部台的与所述台面对置的面配设。
3.根据权利要求2所述的探测器,其中,
在所述头部台与所述平板状配线构件之间设置有间隔构件。
4.根据权利要求1至3中任一项所述的探测器,其中,
所述台构件构成为与所述晶片卡盘分离,且所述台面与所述支承面经由台连接用配线构件而电连接。
5.根据权利要求4所述的探测器,其中,
所述台连接用配线构件由平板状的挠性配线构件构成。
6.根据权利要求1至3中任一项所述的探测器,其中,
所述台构件与所述晶片卡盘一体地构成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-043080 | 2017-03-07 | ||
JP2017043080A JP6365953B1 (ja) | 2017-03-07 | 2017-03-07 | プローバ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108470690A CN108470690A (zh) | 2018-08-31 |
CN108470690B true CN108470690B (zh) | 2019-09-03 |
Family
ID=63036767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810183868.8A Active CN108470690B (zh) | 2017-03-07 | 2018-03-06 | 探测器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6365953B1 (zh) |
CN (1) | CN108470690B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7287250B2 (ja) * | 2019-11-18 | 2023-06-06 | 三菱電機株式会社 | 試験装置及び試験方法 |
CN112394252B (zh) * | 2020-12-11 | 2021-05-18 | 苏州优科检测技术有限公司 | 一种无损检测的石墨烯导电性能检测器及其检测方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001056346A (ja) * | 1999-08-19 | 2001-02-27 | Fujitsu Ltd | プローブカード及び複数の半導体装置が形成されたウエハの試験方法 |
US6677771B2 (en) * | 2001-06-20 | 2004-01-13 | Advantest Corp. | Probe contact system having planarity adjustment mechanism |
US6847218B1 (en) * | 2002-05-13 | 2005-01-25 | Cypress Semiconductor Corporation | Probe card with an adapter layer for testing integrated circuits |
CN100539061C (zh) * | 2004-03-31 | 2009-09-09 | Jsr株式会社 | 探针设备,配备有该探针设备的晶片检测设备,以及晶片检测方法 |
JP2010190795A (ja) * | 2009-02-19 | 2010-09-02 | Japan Electronic Materials Corp | プローブカード |
JP5827554B2 (ja) * | 2011-12-05 | 2015-12-02 | 株式会社日本マイクロニクス | 電力用半導体デバイス検査用プローブ集合体とそれを用いる検査装置 |
JP5504546B1 (ja) * | 2012-12-04 | 2014-05-28 | 株式会社東京精密 | プローバ |
JP6289962B2 (ja) * | 2013-07-11 | 2018-03-07 | 東京エレクトロン株式会社 | プローブ装置 |
JP5737536B2 (ja) * | 2013-11-21 | 2015-06-17 | 株式会社東京精密 | プローバ |
-
2017
- 2017-03-07 JP JP2017043080A patent/JP6365953B1/ja active Active
-
2018
- 2018-03-06 CN CN201810183868.8A patent/CN108470690B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108470690A (zh) | 2018-08-31 |
JP2018146444A (ja) | 2018-09-20 |
JP6365953B1 (ja) | 2018-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5737536B2 (ja) | プローバ | |
US9069008B2 (en) | Inspection apparatus for semiconductor devices and chuck stage for the inspection apparatus that is movable with respect to the front and back side electrodes | |
US8822238B2 (en) | Apparatus and method for predetermined component placement to a target platform | |
US9146256B2 (en) | Probe assembly for inspecting power semiconductor devices and inspection apparatus using the same, the probe assembly having a probe block, a probe, and a cooling device | |
TWI502204B (zh) | 電連接裝置 | |
CN108470690B (zh) | 探测器 | |
KR101532998B1 (ko) | 전기적 접속 장치 | |
JP6351763B2 (ja) | 半導体装置評価用治具、半導体装置評価装置および半導体装置評価方法 | |
JP2018037538A (ja) | プローバ | |
JP5504546B1 (ja) | プローバ | |
CN101090113B (zh) | 半导体装置 | |
JP6361975B2 (ja) | プローバ | |
JPH07321168A (ja) | プローブカード | |
JP2008053282A (ja) | プローバ | |
US11549968B2 (en) | Probing system | |
CN213069077U (zh) | 一种芯片分析装置 | |
JPH07318587A (ja) | プローブカード | |
JPH0737951A (ja) | 半導体装置,半導体検査装置,およびその検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |