CN108428623B - 半导体器件加工方法 - Google Patents

半导体器件加工方法 Download PDF

Info

Publication number
CN108428623B
CN108428623B CN201810311966.5A CN201810311966A CN108428623B CN 108428623 B CN108428623 B CN 108428623B CN 201810311966 A CN201810311966 A CN 201810311966A CN 108428623 B CN108428623 B CN 108428623B
Authority
CN
China
Prior art keywords
wafer
semiconductor device
processing method
cleaning
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810311966.5A
Other languages
English (en)
Other versions
CN108428623A (zh
Inventor
陈宏�
王哲献
曹子贵
王卉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810311966.5A priority Critical patent/CN108428623B/zh
Publication of CN108428623A publication Critical patent/CN108428623A/zh
Application granted granted Critical
Publication of CN108428623B publication Critical patent/CN108428623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种半导体器件加工方法，提供一晶圆，所述晶圆具有缺口，所述晶圆上形成有若干芯片，所述芯片中存在残留物；将所述晶圆的所述缺口固定在一清洗台的8点钟方向至10点钟方向之间，对所述晶圆进行清洗，所述晶圆清洗时竖直放置；以及所述晶圆在清洗完成后，保持所述缺口方向不变，将所述晶圆沿竖直方向取出。通过改变在晶圆清洗前，所述缺口的固定方向，并在所述晶圆清洗完成后，保持所述缺口的方向不变，将所述晶圆取出，在所述晶圆取出过程中，位于芯片器件区的残留物将由于重力的作用进入芯片的外围区，从而改善了90纳米嵌入式闪存工艺平台中生产出来的芯片的数据保持能力。

Description

半导体器件加工方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体器件加工方法。
背景技术
EF90(90纳米嵌入式闪存工艺平台)是国内最先进的200mm晶圆嵌入式存储器技术，可与标准逻辑工艺完全兼容；在确保高性能和高可靠性(即10万次擦写及25年数据保持能力)的基础上，提供了极小面积的低功耗FlashIP；具有极高集成度的基本单元库，基于该平台制造的芯片具有尺寸小、功耗低、性能高的特点。
但在90纳米嵌入式闪存工艺平台中生产出来的芯片有时也会存在数据保持失败的情况发生。
发明内容
本发明的目的在于提供一种半导体器件加工方法，以解决现有90纳米嵌入式闪存工艺平台中生产出来的芯片会存在数据保持能力降低的问题。
为了达到上述目的，本发明提供了一种半导体器件加工方法，包括以下步骤：
提供一晶圆，所述晶圆具有缺口，所述晶圆上形成有若干芯片，所述芯片中存在残留物；
将所述晶圆的所述缺口固定在一清洗台的8点钟方向至10点钟方向之间，对所述晶圆进行清洗，所述晶圆清洗时竖直放置；以及
所述晶圆在清洗完成后，保持所述缺口方向不变，将所述晶圆沿竖直方向取出。
可选的，所述芯片包括器件区和外围区，所述器件区存在所述残留物。
可选的，在将所述晶圆取出的过程中，所述残留物由所述器件区进入所述外围区。
可选的，所述残留物位于所述器件区靠近所述外围区一侧。
可选的，所述残留物为易移动的残留物。
可选的，所述器件区包括闪存单元阵列，所述闪存单元阵列包括闪存单元，所述闪存单元包括衬底，位于所述衬底上的字线，位于所述衬底上分列于所述字线两侧的浮栅，位于所述浮栅上的控制栅，位于所述控制栅上的字线侧墙。
可选的，所述晶圆上形成有若干芯片，所述芯片中存在残留物的步骤包括：
提供一前端结构，所述前端结构具有暴露出的衬底；
形成第一掩膜层覆盖在所述前端结构上；
形成多晶硅层覆盖在所述第一掩膜层上和暴露出的所述衬底上；
刻蚀所述多晶硅层在暴露出的所述衬底上形成逻辑门；
去除所述第一掩膜层；以及
刻蚀所述前端结构形成所述闪存单元。
可选的，所述前端结构包括衬底，位于所述衬底上的字线，位于所述衬底上分列于所述字线两侧的浮栅，位于所述浮栅上的控制栅，位于所述控制栅上的字线侧墙，所述字线侧墙暴露出部分所述控制栅。
可选的，刻蚀所述前端结构形成所述闪存单元包括：使用第二掩膜层覆盖所述逻辑门所在区域，并同时以所述字线侧墙为掩膜刻蚀所述控制栅以及所述浮栅直至暴露出所述衬底。
可选的，所述第二掩膜层覆盖所述逻辑门所在区域时，同时覆盖靠近所述逻辑门一侧的所述前端结构的浮栅以及控制栅的一部分。
可选的，刻蚀所述前端结构形成所述闪存单元后，产生剥落物，所述剥落物包括被所述第二掩膜层覆盖的控制栅以及所述被所述第二掩膜层覆盖的控制栅下方的浮栅。
可选的，所述残留物的材质包括多晶硅。
可选的，所述晶圆清洗时，经过第一清洗槽、第二清洗槽及第三清洗槽；在所述第一清洗槽中采用氢氟酸清洗，在所述第二清洗槽中采用硫酸和双氧水清洗，在所述第三清洗槽中，采用氨水和双氧水清洗。
综上所述，在本发明提供的半导体器件加工方法中，提供一晶圆，所述晶圆具有缺口，所述晶圆上形成有若干芯片，所述芯片中存在残留物；将所述晶圆的所述缺口固定在一清洗台的8点钟方向至10点钟方向之间，对所述晶圆进行清洗，所述晶圆清洗时竖直放置；以及所述晶圆在清洗完成后，保持所述缺口方向不变，将所述晶圆沿竖直方向取出。通过改变在晶圆清洗前，所述缺口的固定方向，并在所述晶圆清洗完成后，保持所述缺口的方向不变，将所述晶圆取出，在所述晶圆取出过程中，位于芯片器件区的残留物将由于重力的作用进入芯片的外围区，从而改善了90纳米嵌入式闪存工艺平台中生产出来的芯片的数据保持能力。
附图说明
图1为本发明实施例提供的所述半导体器件加工方法的流程示意图；
图2为在前端结构上形成掩膜层的结构示意图；
图3为在掩膜层上形成多晶硅层的结构示意图；
图4为刻蚀所述多晶硅层后的结构示意图；
图5为刻蚀所述掩膜层后的结构示意图；
图6为刻蚀所述前端结构前的结构示意图；
图7为刻蚀完所述前端结构后的结构示意图；
图8为本发明实施例提供晶圆清洗前晶圆上缺口固定位置的一结构示意图；
图9为本发明实施例提供晶圆清洗前晶圆上缺口固定位置的又一结构示意图；
其中，1-前端结构，11-衬底，12-第一介质层，131-第一浮栅，132-第二浮栅，14-第二介质层，151-第一控制栅，152-第二控制栅，161-第一字线侧墙，162-第二字线侧墙，17-氧化层，18-字线，2-第一掩膜层，3-多晶硅层，4-逻辑门，5-第二掩膜层，6-闪存单元，7-剥落物，8-晶圆，81-缺口，82-外围区，83-器件区，84-残留物运动轨迹。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如背景技术中所述的，在90纳米嵌入式闪存工艺平台中生产出来的芯片有时也会存在数据保持失败的情况发生，芯片的数据保持能力与芯片内部的器件相关联。
因此，在制造半导体器件时，为了解决上述问题，本发明提供了一种半导体器件加工方法。
参阅图1，其为本发明实施例提供的半导体器件加工方法的流程示意图，如图1所示，所述半导体器件加工方法包括以下步骤:
步骤S1：所述晶圆具有缺口，所述晶圆上形成有若干芯片，所述芯片中存在残留物；
步骤S2：将所述晶圆的所述缺口固定在一清洗台的8点钟方向至10点钟方向之间，对所述晶圆进行清洗，所述晶圆清洗时竖直放置；以及
步骤S3：所述晶圆在清洗完成后，保持所述缺口方向不变，将所述晶圆沿竖直方向取出。
对在90纳米嵌入式闪存工艺平台中生产出的晶圆进行晶圆良率测试，对晶圆进行第一道测试，得到第一道测试的晶圆图和错误位元图像，对晶圆进行第二道测试，得到第二道测试的晶圆图以及单个位元写“0”的表格，如表1和表2所示，在选出的样本1和样本2中，在表1中第4行第6列，出现数据“4.52”，在表2中第4行第6列中出现数据“6.27”，由此可以看出，样本1和样本2存在写“0”失败的情况，从而会导致闪存的写入失败，影响芯片的数据保持能力。
Figure GDA0002483813580000041
表1
Figure GDA0002483813580000051
表2
之后对第一道测试后的晶圆上的芯片进行物理验证分析(PFA),具体的，芯片包括器件区和外围区，所述器件区包括闪存单元阵列，所述闪存单元阵列包括若干闪存单元，经物理验证分析发现芯片中闪存单元阵列的位线侧边被刻蚀，对第二道测试后的晶圆上的芯片进行物理验证分析(PFA)，发现芯片中闪存单元的侧边有多晶硅残留物。
回到闪存的制作工艺流程中，发明人发现所述残留物出现在控制栅刻蚀步骤之后，所述残留物底面有氧化层且残留物底面的氧化层比闪存单元中浮栅底面的氧化层更薄，在浅沟槽隔离的氧化层上也发现有所述残留物，说明残留物是易移动的。
具体的，根据电性失效分析(EFA)显示出所述残留物位于所述器件区靠近外围区一侧，即闪存单元阵列的右边缘(闪存单元阵列靠近外围区一侧)。
使用能量色散X射线光谱仪(EDX)对残留物进行检测，发现所述残留物中含有硅。
对闪存单元阵列的尺寸进行检测，发现闪存单元阵列的右侧区域比其他区域更加紧凑，尺寸更小，因为半导体工艺很多是在闪存单元阵列的右侧区域进行，使得右侧区域空出的空间比左侧要多，这也使得闪存单元阵列的右侧区域更容易出现残留物。
由于在外围区，逻辑门多晶硅的纵向连接是很牢固的，不可能被移动，所以根据能量色散X射线光谱仪(EDX)的检测结果，以及闪存单元阵列右侧区域尺寸小于其它侧面，发明人认为所述残留物很有可能为控制栅多晶硅。
进一步的，在所述器件区包括闪存单元阵列，闪存单元阵列包括多个闪存单元，具体的，闪存单元包括衬底，位于所述衬底上的字线，位于所述衬底上分列于所述字线两侧的浮栅，位于所述浮栅上的控制栅，位于所述控制栅上的字线侧；所述浮栅与所述衬底之间形成有第一介质层，所述控制栅和浮栅之间形成有第二介质层，所述字线和所述浮栅、第一介质层及衬底之间形成有氧化层。
具体的，参阅图2至图7，在步骤S1中，所述晶圆上形成有若干芯片，所述芯片中存在残留物的步骤包括：
S11：提供一前端结构1，所述前端结构1具有暴露出的衬底11；具体的，所述前端结构1包括衬底11，位于所述衬底11上的字线18，位于所述衬底11上分列于所述字线18两侧的第一浮栅131和第二浮栅132，所述衬底11与所述第一浮栅131和第二浮栅132之间均形成有第一介质层12，位于所述第一浮栅131上的第一控制栅151，位于所述第二浮栅132上的第二控制栅152，所述第一浮栅131与所述第一控制栅151之间以及所述第二浮栅132与所述第二控制栅152之间均形成有第二介质层14，位于所述第一控制栅151上的第一字线侧墙161，所述第一字线侧墙161暴露出部分所述第一控制栅151，位于所述第二控制栅152上的第二字线侧墙162，所述第二字线侧墙162暴露出部分所述第二控制栅152，所述字线18和所述第一浮栅131、第二浮栅132，第一介质层12及衬底11之间形成有氧化层17。
S12：形成第一掩膜层2覆盖在所述前端结构1上；具体的，所述第一掩膜层2可以为氮化硅；
S13：形成多晶硅层3覆盖在所述第一掩膜层2上和暴露出的所述衬底11上；
S14：刻蚀所述多晶硅层3在暴露出的所述衬底11上形成逻辑门4；
S15:去除所述第一掩膜层2；
S16:刻蚀所述前端结构1形成所述闪存单元6。进一步的，在对所述前端结构1进行刻蚀前，会使用第二掩膜层5覆盖所述逻辑门4所在区域，被覆盖的区域在对所述前端结构1刻蚀时不会被刻蚀掉，而在这一步骤中，可能会产生如图6所示的情况，所述第二掩膜层掩膜5覆盖所述逻辑门所在区域的同时覆盖了靠近所述逻辑门4一侧的所述前端结构1的第一介质层12、第二浮栅132、第二介质层14以及第二控制栅152的一部分。参阅图7，在刻蚀所述前端结构1时，以所述第一侧墙161为掩膜刻蚀所述第一控制栅151以及所述第一浮栅131直至暴露出所述衬底11，以所述第二侧墙162为掩膜刻蚀所述第二控制栅152以及第一浮栅132直至暴露出所述衬底11，最后形成闪存单元6，同时产生剥落物7。所述剥落物7包括被所述第二掩膜层5覆盖的第二控制栅152、第二介质层14、第二浮栅132以及第一介质层12。而在产生的剥落物7中，由于控制栅比较薄，容易从剥落物分离，而且分离出的控制栅易移动，剥落物中剩余的第一，浮栅以及第二介质层相对来说不易移动，结合前述分析可知残留物为剥落物中分离的控制栅的多晶硅。
经发明人研究发现，当所述残留物位于芯片的器件区时会使芯片的数据保持能力降低，当所述残留物位于芯片的外围区时，虽然也会影响芯片的性能，但是对于芯片的数据保持能力没有影响，具体的，通过晶圆良率测试，电性失效分析以及物理验证分析得到，进一步的，当残留物落入芯片的器件区时，在进行晶圆良率测试的时候，并不能将有缺陷的芯片全部检测出来，而这部分芯片被制作出来后，在客户使用的过程中，则会出现数据保持能力下降的问题，而如果残留物落在芯片的外围区时，在晶圆良率测试的时候，有缺陷的芯片能够被全部检测出来，这样则不会将有问题的芯片流到客户手中。
由此，若需要改善90纳米嵌入式闪存工艺平台中生产的芯片的数据保持能力，可利用所述残留物易移动的特点，使所述残留物由芯片的器件区移动到芯片的外围区。
表3为晶圆清洗时的一些数据记录，如下表所示：
Figure GDA0002483813580000071
Figure GDA0002483813580000081
表3
从表3中可以看出，残留物落入芯片的器件区还是落入芯片的外围区与晶圆在清洗前缺口在机台的固定方向有关，一般情况下，晶圆缺口的固定方向没有一定的标准，结合图8和图9，具体说明步骤S2和步骤S3。
如图9所示，为一晶圆示意图，晶圆8带有缺口81，晶圆8中一芯片，芯片包括器件区83和外围区82，当晶圆8在清洗前可将缺口81固定在清洗台的3点钟方向且将晶圆8竖直放置，清洗过程中，保持缺口81的固定方向以及放置方向不变，则在晶圆8清洗完成后，保持缺口方向不变，将晶圆8沿竖直方向取出，在取出过程中，由于重力的作用，残留物将沿残留物运动轨迹84进入器件区83的闪存单元阵列中。
如图8所示，为一晶圆示意图，晶圆8带有缺口81，晶圆8中一芯片，芯片包括器件区83和外围区82，当晶圆8在清洗前可将缺口81固定在清洗台的9点钟方向且将晶圆8竖直放置，清洗过程中，保持缺口81的固定方向以及放置方向不变，晶圆8清洗完成后，保持缺口81的方向不变，将晶圆8沿竖直方向取出，在取出过程中，由于重力的作用，残留物将沿残留物运动轨迹84从芯片的器件区83进入芯片的外围区82。如表2中所示，当晶圆在清洗前将缺口固定在清洗台的8点钟方向或10点钟方向时，清洗完成后将晶圆沿竖直方向取出，残留物也将进入芯片的外围区中，则晶圆清洗前，缺口固定方向的范围可为8点钟方向至10点钟方向之间。
进一步的，所述晶圆清洗时，经过第一清洗槽、第二清洗槽及第三清洗槽；在所述第一清洗槽中采用氢氟酸清洗，在所述第二清洗槽中采用硫酸和双氧水清洗，在所述第三清洗槽中，采用氨水和双氧水清洗。
综上所述，在本发明提供的半导体器件加工方法中，提供一晶圆，所述晶圆具有缺口，所述晶圆上形成有若干芯片，所述芯片中存在残留物；将所述晶圆的所述缺口固定在一清洗台的8点钟方向至10点钟方向之间，对所述晶圆进行清洗，所述晶圆清洗时竖直放置；以及所述晶圆在清洗完成后，保持所述缺口方向不变，将所述晶圆沿竖直方向取出。通过改变在晶圆清洗前，所述缺口的固定方向，并在所述晶圆清洗完成后，保持所述缺口的方向不变，将所述晶圆取出，在所述晶圆取出过程中，位于芯片器件区的残留物将由于重力的作用进入芯片的外围区，从而改善了90纳米嵌入式闪存工艺平台中生产出来的芯片的数据保持能力。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (13)

1.一种半导体器件加工方法，其特征在于，包括：
提供一晶圆，所述晶圆具有缺口，所述晶圆上形成有通过90纳米嵌入式闪存工艺平台生产出来的若干芯片，所述芯片中存在残留物；
将所述晶圆的所述缺口固定在一清洗台的8点钟方向至10点钟方向之间，对所述晶圆进行清洗，所述晶圆清洗时竖直放置；以及
所述晶圆在清洗完成后，保持所述缺口方向不变，将所述晶圆沿竖直方向取出。
2.如权利要求1所述的半导体器件加工方法，其特征在于，所述芯片包括器件区和外围区，所述器件区存在所述残留物。
3.如权利要求2所述的半导体器件加工方法，其特征在于，在将所述晶圆取出的过程中，所述残留物由所述器件区进入所述外围区。
4.如权利要求2所述的半导体器件加工方法，其特征在于，所述残留物位于所述器件区靠近所述外围区一侧。
5.如权利要求2所述的半导体器件加工方法，其特征在于，所述残留物为易移动的残留物。
6.如权利要求2所述的半导体器件加工方法，其特征在于，所述器件区包括闪存单元阵列，所述闪存单元阵列包括闪存单元，所述闪存单元包括衬底，位于所述衬底上的字线，位于所述衬底上分列于所述字线两侧的浮栅，位于所述浮栅上的控制栅，位于所述控制栅上的字线侧墙。
7.如权利要求6所述的半导体器件加工方法，其特征在于，所述晶圆上形成有若干芯片，所述芯片中存在残留物的步骤包括：
提供一前端结构，所述前端结构具有暴露出的衬底；
形成第一掩膜层覆盖在所述前端结构上；
形成多晶硅层覆盖在所述第一掩膜层上和暴露出的所述衬底上；
刻蚀所述多晶硅层在暴露出的所述衬底上形成逻辑门；
去除所述第一掩膜层；以及
刻蚀所述前端结构形成所述闪存单元。
8.如权利要求7所述的半导体器件加工方法，其特征在于，所述前端结构包括衬底，位于所述衬底上的字线，位于所述衬底上分列于所述字线两侧的浮栅，位于所述浮栅上的控制栅，位于所述控制栅上的字线侧墙，所述字线侧墙暴露出部分所述控制栅。
9.如权利要求8所述的半导体器件加工方法，其特征在于，刻蚀所述前端结构形成所述闪存单元包括：使用第二掩膜层覆盖所述逻辑门所在区域，并同时以所述字线侧墙为掩膜刻蚀所述控制栅以及所述浮栅直至暴露出所述衬底。
10.如权利要求9所述的半导体器件加工方法，其特征在于，所述第二掩膜层覆盖所述逻辑门所在区域时，同时覆盖靠近所述逻辑门一侧的所述前端结构的浮栅以及控制栅的一部分。
11.如权利要求10所述的半导体器件加工方法，其特征在于，刻蚀所述前端结构形成所述闪存单元后，产生剥落物，所述剥落物包括被所述第二掩膜层覆盖的控制栅以及所述被所述第二掩膜层覆盖的控制栅下方的浮栅。
12.如权利要求11所述的半导体器件加工方法，其特征在于，所述残留物的材质包括多晶硅。
13.如权利要求1所述的半导体器件加工方法，其特征在于，所述晶圆清洗时，经过第一清洗槽、第二清洗槽及第三清洗槽；在所述第一清洗槽中采用氢氟酸清洗，在所述第二清洗槽中采用硫酸和双氧水清洗，在所述第三清洗槽中，采用氨水和双氧水清洗。
CN201810311966.5A 2018-04-09 2018-04-09 半导体器件加工方法 Active CN108428623B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810311966.5A CN108428623B (zh) 2018-04-09 2018-04-09 半导体器件加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810311966.5A CN108428623B (zh) 2018-04-09 2018-04-09 半导体器件加工方法

Publications (2)

Publication Number Publication Date
CN108428623A CN108428623A (zh) 2018-08-21
CN108428623B true CN108428623B (zh) 2020-07-31

Family

ID=63160658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810311966.5A Active CN108428623B (zh) 2018-04-09 2018-04-09 半导体器件加工方法

Country Status (1)

Country Link
CN (1) CN108428623B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729293B (zh) * 2019-11-19 2022-05-27 上海华力集成电路制造有限公司 一种增大有源区有效面积的方法
CN111370298A (zh) * 2020-04-16 2020-07-03 上海华虹宏力半导体制造有限公司 半导体衬底清洗方法及调整方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201046544Y (zh) * 2007-04-03 2008-04-16 中芯国际集成电路制造(上海)有限公司 化学机械抛光设备的清洗装置
CN102485358A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(上海)有限公司 一种晶圆清洗装置及其方法
US9218959B2 (en) * 2012-03-21 2015-12-22 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201046544Y (zh) * 2007-04-03 2008-04-16 中芯国际集成电路制造(上海)有限公司 化学机械抛光设备的清洗装置
CN102485358A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(上海)有限公司 一种晶圆清洗装置及其方法
US9218959B2 (en) * 2012-03-21 2015-12-22 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium

Also Published As

Publication number Publication date
CN108428623A (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
US10777520B2 (en) Semiconductor memory device
KR20190034864A (ko) 반도체 장치 및 이의 제조 방법
CN108428623B (zh) 半导体器件加工方法
US20160181261A1 (en) Method to prevent oxide damage and residue contamination for memory device
US20140035048A1 (en) Semiconductor device and method of fabricating the same
JP2009016444A (ja) 半導体メモリ
CN108091659B (zh) 分栅闪存单元及其制备方法
US10347318B2 (en) Semiconductor memory device
US11309186B2 (en) Semiconductor device with air gap in pattern-dense region and method for forming the same
US20050184289A1 (en) Device and method for detecting alignment of active areas and memory cell structures in dram devices
US20240008272A1 (en) Semiconductor device and method for fabricating the same
CN111834368A (zh) Nand闪存器件及其制造方法
CN108346663B (zh) 一种半导体器件及其制作方法、电子装置
TW201620006A (zh) 半導體裝置之製造方法
US7781804B2 (en) Non-volatile memory
CN109994482B (zh) 一种nand器件及其制作方法、电子装置
US8492227B2 (en) Method of forming side wall spacers for a semiconductor device
US8698203B2 (en) Semiconductor device with capacitive element
US20070026609A1 (en) Non-volatile memory and fabricating method thereof
US20240055305A1 (en) Sacrificial layer for substrate analysis
US20240099008A1 (en) Three-dimensional memory device and method of forming the same
US20240290717A1 (en) Semiconductor device and method of manufacturing the same
US20240021247A1 (en) Three-dimensional memory devices and methods for forming the same
US20230247819A1 (en) Semiconductor devices having shielding elements
KR100602112B1 (ko) 플래시 메모리 소자의 산화막/질화막/산화막 결함 검사 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant