CN108390650B

CN108390650B - 低功耗功率放大电路及无线发射机

Info

Publication number: CN108390650B
Application number: CN201810121870.2A
Authority: CN
Inventors: 李明原; 吴悦
Original assignee: Zgmicro Nanjing Ltd
Current assignee: Zgmicro Nanjing Ltd
Priority date: 2018-02-07
Filing date: 2018-02-07
Publication date: 2023-07-04
Anticipated expiration: 2038-02-07
Also published as: CN108390650A

Abstract

本发明实施例提供一种低功耗功率放大电路及无线发射机，该低功耗功率放大电路包括第一谐振电路和第二谐振电路、功率放大器、第二电容和第二电感；其中，第一谐振电路与功率放大器的输入端并联连接，功率放大器的输出端与第二电感的一端连接，第二电感的另一端与第二电容的一端连接，第二电容的另一端与第二谐振电路串联连接。本发明实施例提供的低功耗功率放大电路及无线接收机，通过引入电容电感谐振电路，减小功率放大器输入端和输出端存在的高阶奇数谐波，以及解决功率放大器输入端的高阶奇数谐波折叠在功率放大器输出端的基本频率，产生的频谱扩展的问题。与此同时能降低电路的功耗。

Description

低功耗功率放大电路及无线发射机

技术领域

本发明涉及低功耗技术领域，尤其涉及一种低功耗功率放大电路及无线发射机。

背景技术

蓝牙低功耗BLE要求很低的能量消耗，而功率放大器是整个无线发射机中最耗能的模块。由于充放电造成的电容储存能量fCV^2的消耗，因此急需解决功耗问题。

发明内容

本发明实施例提供了一种低功耗功率放大电路及无线发射机，目的是为了解决上述存在的技术问题。

第一方面，本发明提供一种低功耗功率放大电路，该低功耗功率放大电路可以包括：第一谐振电路、功率放大器、第二电容和第二电感；其中，第一谐振电路与功率放大器的输入端并联连接；其中，第一谐振电路包括：第一电容、第一电感；第一电容的一端和第一电感的一端、功率放大器的输入端连接，第一电容的另一端与第一电感的另一端、地连接；功率放大器还包括：输出端；功率放大器的输出端与第二电容的一端连接，第二电容的另一端与第二电感的一端连接。

可选的，低功耗功率放大电路还包括：第二谐振电路；第二谐振电路与功率放大器的输出端串联连接；其中，第二谐振电路包括：第三电容、第三电感；第二电感的另一端与第三电容的一端、第三电感的一端连接，第三电容的另一端与第三电感的另一端连接。

可选的，功率放大器包括至少一个驱动级和输出级。

可选的，输出级包括：第四电容、第一电阻、第一POMS晶体管和第一POMS晶体管；其中，第四电容的一端与输出级的输入信号连接，第四电容的另一端与第一电阻的一端、第一PMOS晶体管的栅极、第一NMOS晶体管的栅极连接，第一电阻的另一端与第一PMOS晶体管的漏极、第一NMOS晶体管的漏极连接，第一PMOS晶体管的源极与电源连接，第一NMOS晶体管的源极与地信号连接。

可选的，至少一个驱动级，包括：至少一个第一驱动级；第一驱动级包括：第二POMS晶体管和第二NMOS晶体管；第二PMOS晶体管的栅极与第二NMOS晶体管的栅极、与第一驱动级的输入端连接，第二PMOS晶体管的源极与电源连接，第二PMOS晶体管的漏极与第二NMOS晶体管的漏极、第一驱动级的输出端连接，第二NMOS晶体管的源极与地连接。

可选的，至少一个驱动级，还包括：至少一个第二驱动级；第二驱动级包括：第五电容、第二电阻、第六电容、第三电阻、第三POMS晶体管、第三NMOS晶体管；其中，第五电容的一端与第六电容的一端、第二驱动级的输入端连接，第五电容的另一端与第二电阻的一端、第三POMS晶体管的栅极连接，第三POMS晶体管的源极与电源连接，第三POMS晶体管的漏极与第三NMOS晶体管的漏极、第二驱动级的输出端连接，第二电阻的一端与偏执信号Vbp连接；第六电容的另一端与第三电阻的一端、第三NOMS晶体管的栅极连接，第三NOMS晶体管的源极与地连接，第三电阻的一端与偏执信号Vbn连接。

可选的，还包括：偏执调整电路；偏执调整电路，用于产生偏执信号Vbp或Vbn。

可选的，偏执调整电路包括：第一电流源、第四POMS晶体管、第四NMOS晶体管和第二电流源；其中，第一电流源的一端与电源信号连接，第一电流源的另一端与第四PMOS晶体管的源极连接，第四PMOS晶体管的栅极、第四NMOS晶体管的栅极、第四PMOS晶体管的漏极、第四NMOS晶体管的漏极、信号Vbp或Vbn连接，第四NMOS晶体管的源极与第二电流源的一端连接，第二电流源的另一端与地连接。

第二方面，本发明提供一种无线发射机，该无线发射机可以包括：上述的低功耗功率放大电路、极坐标信号发生器、模数转换器、滤波器和混频器。

本发明实施例提供一种低功耗功率放大电路及无线发射机，通过将第一谐振电路并联连接功率放大器的输入端，减小了功率放大器输入端存在的高阶奇数谐波，以及解决功率放大器输入端的高阶奇数谐波折叠在功率放大器输出端的基本频率，产生的频谱扩展的问题。与此同时能降低电路的功耗。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例和背景技术中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术的无线发射机的电路图；

图2为本发明实施例提供的一种无线发射机的电路图；

图3为现有技术中的功率放大器的电路图；

图4为本发明实施例提供的一种低功耗功率放大电路的电路图；

图5为本发明实施例提供的一种功率放大器的电路图；

图6为本发明实施例提供的一种驱动级的电路图；

图7为本发明实施例提供的另一种驱动级的电路图；

图8为本发明实施例提供的偏置调整电路。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图2为本发明实施例提供的无线发射机的电路图。如图2所示，无线发射机可以包括：D类功率放大器(英文：Class D)左侧的输入级、Class D和Class D右侧的输出级。其中，Class D右侧的输出级可以只为天线，也可根据天线发射机实际使用的需求，增加其他的电路形式。附图2中仅以天线为一个示例。

Class D左侧的输入级包括模数转换器(ADC)、滤波器和混频器，ADC，用于将输入的正弦信号转换为数字信号，混频器，用于将ADC输出的信号的频率进行混频，在ADC输出信号进过混频器之前，需要通过滤波器进行滤波处理。

Class D包括PMOS和NMOS，由PMOS和NMOS共同的输入驱动，PMOS和NMOS不会同时导通，因此不存在电源VDD到地的通路，所以不消耗静态电流；然而，Class D的输出是一个电源到地摆动的方形波，是非线性的，因此Class D只适合用来放大固定包络的信号，如图3。

在图3中，当PMOS导通时，输出Vd(t)＝VDD是高电平。当NMOS导通时，输出Vd(t)＝0是低电平。它们导通的时间决定了高低电平的占空比，它们导通的时间又被尺寸的比例来决定。当比例合适时，可以得到50％的占空比。

考虑到低功耗，无源混频器常使用在BLE系统中。然而，由于缺乏谐振滤波，无源混频器的输出会有很强的奇数次谐波。由于Class D是非线性的，Class D左侧输入级的高阶奇数谐波会被折叠到Class D右侧的输出级的基本频率，进而会造成频谱扩展。在附图2中，f₀为基本频率，为Class D的工作频率，3f₀为无源混频器的输出的3阶奇数谐波，由于ClassD是非线性的，Class D左侧输入级的3阶奇数谐波会被折叠到Class D右侧的输出级的f₀，进而会造成频谱扩展。

下面通过附图4和图5详细描述，本发明实施例如何抑制奇数次谐波，进而能解决频谱扩展的问题。

图4为本发明实施例提供的一种低功耗功率放大电路的电路图。如图4所示，该低功耗功率放大电路通过在图2中的混频器的输出端接入第一谐振电路来过滤功率放大器输入端的高阶奇数谐波，进而能解决频谱扩展的问题。

第一谐振电路与功率放大器的输入端并联连接；其中，第一谐振电路包括：第一电容C1、第一电感L1；第一电容C1的一端和第一电感L1的一端、功率放大器的输入端连接，第一电容C1的另一端与第一电感L1的另一端、地连接；功率放大器还包括：输出端；功率放大器的输出端与第二电容C2的一端连接，第二电容C2的另一端与第二电感L2的一端连接。

其中，第一谐振电路的谐振频率为基本频率ω₀，ω₀＝2πf₀。只要第一谐振电路有合理的品质因子Q，混频器输出端的奇数高阶谐波失真可以很好的被减小；例如，三阶谐波失真(英文：HD3)可以很好的被减小，进而能有效地解决频谱扩展的问题。

但是，Class D功放的输出仍然有HD3存在，主要是因为Class D功放输出端谐振网络的品质因子并不高；该品质因子Q是由输出负载电阻决定，在较低输出功率的应用中通常负载电阻都比较大。为了减小Class D功放输出端的HD3，该低功耗电路还包括第二谐振电路，第二谐振电路连接在Class D功放的输出端，第二谐振电路包括第三电容C3和第三电感L3，所述第二电感L2的另一端与所述第三电容C3的一端、所述第三电感L3的一端连接，所述第三电容C3的另一端与所述第三电感L3的另一端连接。

其中，第二谐振电路的谐振频率为3ω₀，Class D功放输出端的奇数高阶谐波失真可以很好的被减小；例如，三阶谐波失真(英文：HD3)可以很好的被减小，进而能有效地解决频谱扩展的问题。

但是，Class D是单端结构。Class D输出会存在二阶谐波失真(HD2)，HD2是由Class D功放输出矩形波Vd(t)的占空比来决定，且对PMOS和NMOS的尺寸比例很敏感，如图3所示。

为了消除HD2，本发明实施例，将Class D功放分成几级。图5中，Class D功放可包括至少一个驱动级和输出级。

输出级包括：第四电容C4、第一电阻R1、第一PMOS晶体管P1和第一NMOS晶体管N1；其中，驱动级的输出端与第四电容C4的一端连接，第四电容C4的另一端与第一电阻R1的一端、第一PMOS晶体管P1的栅极、第一NMOS晶体管N1的栅极连接，第一电阻R1的另一端与第一PMOS晶体管P1的漏极、第一NMOS晶体管N1的漏极连接，第一PMOS晶体管P1的源极与电源信号连接，第一NMOS晶体管N1的源极与地信号连接。

在图6中，至少一个驱动级中的每一驱动级可包括：第二PMOS晶体管P2和第二NMOS晶体管N42；第二PMOS晶体管P2的栅极与所述第二NMOS晶体管N2的栅极、Class D功放的输入信号连接，第二PMOS晶体管P2的源极与电源连接，第二PMOS晶体管P2的漏极与第二NMOS晶体管N2的漏极、驱动级的输入端连接，第二NMOS晶体管N2的源极与地连接。

图6中的驱动级不能进行调整，不能随着温度和工艺的变化产生互补的变化。

图7中，驱动级是可以调整的，驱动级可随着温度和工艺的变化产生互补的变化。在图7中，该可调整的驱动级可包括：第五电容C5、第二电阻R2、第六电容C6、第三电阻R3、第三POMS晶体管P3、第三NMOS晶体管N3。

第五电容C5的一端与第六电容C6的一端、可调整驱动的输入信号连接，第五电容C5的另一端与第二电阻R2的一端、及第三POMS晶体管P3的栅极连接，第三POMS晶体管P3的源极与电源连接，第三POMS晶体管P3的漏极与第三NMOS晶体管N3的漏极、可调整驱动级的输出信号连接，第二电阻R2的一端与信号Vbp连接；第六电容C6的另一端与第三电阻R3的一端、及第三NOMS晶体管N3的栅极连接，第三NOMS晶体管的源极与地连接，第三电阻R3的一端与信号Vbn连接。其中，Vbp或Vbn是可调节的，故图7中的驱动级可以根据输入信号调整Vbp或Vbn的大小，进而使得驱动级能随着温度和工艺的变化产生互补的变化。

调整Vbp或Vbn的电路可由编程的电流镜和等效二极管连接的PMOS和NMOS组成。电流镜的改变可以调整PN尺寸比例偏离设计值造成的系统性不匹配。等效二极管连接的PMOS和NMOS与驱动级中PMOS和NMOS是等比例放缩的关系。当温度和工艺的变化时，驱动级的PMOS和NMOS晶体管参数变化，等效二极管连接的PMOS和NMOS的参数也发生等比例的变化。通过互补设计，使得等效二极管连接的PMOS和NMOS的输出电压与驱动级相反的变化。当PMOS的工艺参数变化造成它的驱动能力变强时，PMOS相对于NMOS更容易导通，从而造成驱动级输出的占空比增大，HD2变差。PMOS的偏置电压来自调整Vbp的电路，由于这二者的互补设计，偏置电压的改变造成PMOS的导通能力减小，从而维持50％的占空比，HD2不变。其它温度工艺变化的情况下，互补偏置可以有相似的补偿效果。

Vbp或Vbn的调整可通过图8中的偏执调整电路进行调整。图8中，该偏执调整电路可包括：第一电流源I1、第四POMS晶体管P4、第四NMOS晶体管N4和第二电流源I2。

第一电流源I1的一端与电源信号连接，第一电流源I1的另一端与第四PMOS晶体管P4的源极连接，第四PMOS晶体管P4的栅极、第四NMOS晶体管N4的栅极、第四PMOS晶体管P4的漏极、第四NMOS晶体管N4的漏极、Vbp或Vbn连接，第四NMOS晶体管N4的源极与第二电流源I2的一端连接，第二电流源I2的另一端与地连接。其中，第一电流源I1、第四POMS晶体管P4、第四NMOS晶体管N4和第二电流源I2都是可以调整的。

需要说明的是，至少一个驱动级可以只包括如6中的驱动级，也可以只包括如7中的驱动级，也可以包括图6和图7中的驱动级。且图6和图7中的驱动级只是列举的一个示例，只要能实现相同功能的电路，都可以与图6中的驱动级可以等效替换，以及与图7中的驱动级也可以等效替换。

驱动级的PMOS和NMOS可以分别被可编程的偏置电路来控制。偏置电路的仔细设计使得它可调整并且随着温度和工艺的变化而产生互补的变化。PMOS和NMOS系统性的不匹配可以通过改可编程电流来调整，随机性的不匹配可以通过偏置电路补偿。

本发明实施例提供一种低功耗电路及无线发射机，通过将第一谐振电路并联连接功率放大器的输入端，减小了功率放大器输入端存在的高阶奇数谐波，以及解决功率放大器输入端的高阶奇数谐波折叠在功率放大器输出端的基本频率，产生的频谱扩展的问题。与此同时能降低电路的功耗。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种低功耗功率放大电路，其特征在于，包括：所述低功耗电路包括：第一谐振电路、D类功率放大器、第二电容（C2）和第二电感（L2）；其中，

所述第一谐振电路与所述D类功率放大器的输入端并联连接，所述输入端连接上游的无源混频器的输出端；其中，所述第一谐振电路包括：第一电容（C1）、第一电感（L1）；所述第一电容（C1）的一端和所述第一电感（L1）的一端、所述D类功率放大器的输入端连接，所述第一电容（C1）的另一端与所述第一电感（L1）的另一端、地连接；

所述D类功率放大器还包括：输出端；所述D类功率放大器的输出端与所述第二电容（C2）的一端连接，所述第二电容（C2）的另一端与所述第二电感（L2）的一端连接，

第一谐振电路的谐振频率等于所述D类功率放大器的工作频率，

所述D类功率放大器包括依次连接的至少一个驱动级和输出级，

所述输出级包括：第四电容（C4）、第一电阻（R1）、第一POMS晶体管（P1）和第一NOMS晶体管（N1）；其中，

所述第四电容（C4）的一端与所述输出级的输入信号连接，第四电容（C4）的另一端与所述第一电阻（R1）的一端、所述第一PMOS晶体管（P1）的栅极、所述第一NMOS晶体管（N1）的栅极连接，所述第一电阻（R1）的另一端与所述第一PMOS晶体管（P1）的漏极、所述第一NMOS晶体管（N1）的漏极连接，所述第一PMOS晶体管（P1）的源极与电源连接，所述第一NMOS晶体管（N1）的源极与地信号连接，

所述至少一个驱动级包括：至少一个第一驱动级和至少一个第二驱动级，

所述第一驱动级包括：第二POMS晶体管（P2）和第二NMOS晶体管（N2）；所述第二PMOS晶体管（P2）的栅极与所述第二NMOS晶体管（N2）的栅极、与所述第一驱动级的输入端连接，所述第二PMOS晶体管（P2）的源极与电源连接，所述第二PMOS晶体管（P2）的漏极与第二NMOS晶体管（N2）的漏极、所述第一驱动级的输出端连接，所述第二NMOS晶体管（N2）的源极与地连接，

所述第二驱动级包括：第五电容（C5）、第二电阻（R2）、第六电容（C6）、第三电阻（R3）、第三POMS晶体管（P3）、第三NMOS晶体管（N3）；其中，所述第五电容（C5）的一端与所述第六电容（C6）的一端、所述第二驱动级的输入端连接，所述第五电容（C5）的另一端与所述第二电阻（R2）的一端、所述第三POMS晶体管（P3）的栅极连接，所述第三POMS晶体管（P3）的源极与电源连接，所述第三POMS晶体管（P3）的漏极与所述第三NMOS晶体管（N3）的漏极、所述第二驱动级的输出端连接，所述第二电阻（R2）的一端与偏执信号Vbp连接；所述第六电容（C6）的另一端与所述第三电阻（R3）的一端、所述第三NOMS晶体管（N3）的栅极连接，所述第三NOMS晶体管（N3）的源极与地连接，所述第三电阻（R3）的一端与偏执信号Vbn连接。

2.根据权利要求1所述的电路，其特征在于，还包括：第二谐振电路；

所述第二谐振电路与所述D类功率放大器的输出端串联连接；其中，所述第二谐振电路包括：第三电容（C3）、第三电感（L3）；所述第二电感（L2）的另一端与所述第三电容（C3）的一端、所述第三电感（L3）的一端连接，所述第三电容（C3）的另一端与所述第三电感（L3）的另一端连接。

3.根据权利要求1所述的电路，其特征在于，还包括：调整电路；

所述调整电路，用于产生偏执信号Vbp或Vbn。

4.根据权利要求3所述的电路，其特征在于，所述偏执调整电路包括：第一电流源（I1）、第四POMS晶体管（P4）、第四NMOS晶体管（N4）和第二电流源（I2）；其中，

所述第一电流源（I1）的一端与电源信号连接，所述第一电流源（I1）的另一端与所述第四PMOS晶体管（P4）的源极连接，所述第四PMOS晶体管（P4）的栅极、所述第四NMOS晶体管（N4）的栅极、所述第四PMOS晶体管（P4）的漏极、所述第四NMOS晶体管（N4）的漏极、所述信号Vbp或Vbn连接，所述第四NMOS晶体管（N4）的源极与所述第二电流源（I2）的一端连接，所述第二电流源（I2）的另一端与地连接。

5.一种无线发射机，其特征在于，包括权利要求1-4任一项所述的低功耗功率放大电路、极坐标信号发生器、模数转换器、滤波器和混频器。