CN108368636A - 用于单侧蚀刻半导体衬底的装置和方法 - Google Patents

用于单侧蚀刻半导体衬底的装置和方法 Download PDF

Info

Publication number
CN108368636A
CN108368636A CN201680072577.0A CN201680072577A CN108368636A CN 108368636 A CN108368636 A CN 108368636A CN 201680072577 A CN201680072577 A CN 201680072577A CN 108368636 A CN108368636 A CN 108368636A
Authority
CN
China
Prior art keywords
semiconductor layer
etching
electric current
electrolyte
etch bath
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680072577.0A
Other languages
English (en)
Other versions
CN108368636B (zh
Inventor
S·瑞伯
K·席林格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Knox Wolff Co Ltd
Nexwafe GmbH
Original Assignee
Knox Wolff Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Knox Wolff Co Ltd filed Critical Knox Wolff Co Ltd
Publication of CN108368636A publication Critical patent/CN108368636A/zh
Application granted granted Critical
Publication of CN108368636B publication Critical patent/CN108368636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4587—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially vertically
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/134—Electrodes based on metals, Si or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/139—Processes of manufacture
    • H01M4/1395—Processes of manufacture of electrodes based on metals, Si or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67706—Mechanical details, e.g. roller, belt
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Weting (AREA)

Abstract

本发明涉及一种用于单侧蚀刻半导体层的装置，包括：至少一个用于容纳电解液的蚀刻池；第一电极，被设置成用于在使用时与位于蚀刻池中的电解液进行电接触；至少一个第二电极，被设置成用于间接或直接地电接触半导体层；至少一个电流源，用于导电地连接至第一电极和第二电极以便产生蚀刻电流；以及至少一个输送装置，用于相对于蚀刻池来输送半导体层，使得在使用时基本上只有半导体层的要被蚀刻的蚀刻侧才能够被位于蚀刻池中的电解液所润湿。本发明的特征在于，电流源被构造成可变电流源，并且该装置还具有用于控制可变电流源的控制单元，其中该装置被设计以便能够在蚀刻过程中通过控制单元的方式使得蚀刻电流能够被自动改变。本发明还涉及一种用于单侧蚀刻半导体层的方法。

Description

用于单侧蚀刻半导体衬底的装置和方法
技术领域
本发明涉及一种根据权利要求1和8的前序部分所述的用于单侧蚀刻半导体层的装置和方法。
背景技术
在半导体晶片或半导体器件的制造方法中，通常希望蚀刻过程仅在半导体层的一个侧面上进行。
为此，不进行蚀刻的侧面可以设有蚀刻保护层，从而在之后的蚀刻过程中只加工没有被保护层覆盖的侧面。但这种处理方式操作复杂，因为必须施加保护层并且再次除去保护层。
因此已知存在这样的方法，也即，只有半导体层的要被蚀刻的侧面才被电解液润湿。通过恒流电流源在电解液和半导体层之间产生蚀刻电流，从而进行单侧蚀刻。
这种方法和适用于这种方法的装置例如由DE 10 2013 219 886 A1所公开。这里，通过输送装置使半导体层运动经过蚀刻腔中的电解液，使得基本上只有半导体层的朝向电解液的侧面被电解液润湿。
存在很大的需求来扩展前面所述蚀刻法的应用范围并且降低易出错性，以便能够实现在具有高产量的工业过程中的应用。
发明内容
因此本发明的目的是，改进用于单侧蚀刻半导体层的在先已知的方法和在先已知的装置，进而降低易出错性和/或扩展其应用范围。
上述目的通过根据权利要求1所述的用于单侧蚀刻半导体层的装置以及根据权利要求8所述的用于单侧蚀刻半导体层的方法和权利要求16和17中所述的应用来实现。
权利要求1所述的装置优选用于执行根据本发明的方法、特别是执行所述方法的一个优选实施方式。本发明所述的方法优选被设计成利用本发明所述的装置来执行，特别是利用所述装置的一个优选实施方式来执行。
根据本发明所述的用于单侧蚀刻半导体层的装置具有用于容纳电解液的蚀刻池。此外，所述装置还具有第一电极(用于构成阳极)以及至少一个第二电极(用于构成阴极)，所述第一电极被设置成用于在使用时与位于蚀刻池中的电解液进行电接触，所述第二电极被设置成用于间接或直接地电接触半导体层。
所述装置此外还具有至少一个电流源，用于导电地连接至所述第一电极和所述第二电极，以便产生蚀刻电流。此外，所述装置还具有至少一个输送装置，用于相对于蚀刻池来输送所述半导体层，使得在使用时基本上只有半导体层的要被蚀刻的蚀刻侧才能够被位于蚀刻池中的电解液所润湿。
这里，要被蚀刻的半导体层可以是半导体片，特别是半导体晶片。所述半导体层也可以是间接或直接地被施加到载体基板上的半导体层。
所述半导体层同样可以是本征的或掺杂的。本发明所述的装置和根据本发明所述的方法特别适用于蚀刻硅半导体层的一个侧面并且特别是蚀刻硅晶片的一个侧面。
电解液在这种情况下被设计成与在两个电极之间并且由此也在电解液和半导体层之间流动的蚀刻电流一起，来在被电解液润湿并且其中有蚀刻电流流动的区域处对半导体层进行蚀刻。
重要的是，所述电流源被构造成可变电流源并且所述装置还具有用于控制所述可变电流源的控制单元。这里，所述装置被构造成使得在蚀刻过程中能通过所述控制单元使得蚀刻电流被自动改变。
因此，根据本发明所述的装置，在蚀刻过程中，实现了对所述蚀刻电流的改变，因此不需使用者手动介入。
由此扩展了所述装置的使用范围和/或降低了易出错性：
蚀刻过程通常至少在蚀刻速度方面是与蚀刻电流相关的，从而通过自动改变蚀刻电流，实现了更宽的应用范围，产生了符合目的的不均匀的多个层，特别是在沿垂直于半导体层的蚀刻侧的方向上形成不均匀的层或层系统：
这样，本发明所述的装置特别适用于在蚀刻侧使半导体层孔隙化。在这种情况下，利用了这样的条件，即，沿深度方向(垂直于蚀刻面)存在不同的蚀刻速度，与此相对地，在沿平行于蚀刻面的方向上存在较小的蚀刻速度。已知的是，通过这种蚀刻方法能够在半导体层上形成多孔的表面层，特别是能在硅半导体层中实现多孔的表面层。
根据本发明所述的装置现在扩展了应用可能性，其方式是，通过在蚀刻过程期间利用控制单元指定自动的蚀刻电流变化，可以在深度方向上形成具有不同孔隙度的层。特别优选地，可以形成由交替的低孔隙度层和高孔隙度层组成的层系统。
这种层系统优选通过利用所述控制单元对蚀刻电流进行循环调制来生成，特别是通过调制正弦波形或矩形波形轮廓来生成。
所述控制单元因此优选被构造成可以通过预先规定时间曲线来控制蚀刻电流，特别是通过预先规定时间调制的、特别是正弦波或矩形波调制的时间曲线来控制蚀刻电流。
通过在利用输送装置相对于蚀刻池输送半导体层期间实现蚀刻电流的变化，进一步扩大了应用范围。由此，可以沿横向方向(即沿输送方向)产生不同的层特性。而且，如下面更详细描述的，蚀刻电流密度(流经单位面积的电流)可以在因输送导致要被蚀刻的区域改变的情况下保持恒定。
本发明所述的方法被设计成通过电解液和半导体层之间的蚀刻电流来对半导体层进行单侧蚀刻。在这种情况下，所述半导体层基本上单侧地被电解液润湿。在蚀刻过程中，蚀刻电流自动改变是非常重要的。由此得到了前面所述的优点。
此外，申请人的研究还表明，在单侧蚀刻的半导体层的后续使用中常见的错误源是由于以下原因导致的，即，在半导体层的沿输送方向的边缘上出现不均匀性。更为深入的研究表明，在半导体层进入蚀刻池时，在半导体层首先通过输送装置与电解液发生接触并由此半导体层的位于输送方向上的第一边缘区域被蚀刻的初始阶段中，在目前已知的装置和方法中会出现非常高的蚀刻电流密度。这是由恒流源在要被蚀刻的区域改变时产生恒定电流导致的。
在半导体层移动离开时也会出现类似的效果。如果通过改变输送方向来使半导体层向后移动，则会在之前已经描述的边缘上再次出现这个效果。然而，通常半导体层会移动经过蚀刻池，因此，之前描述的在沿输送方向上位于前端的边缘会首先从蚀刻池中出来，并且与这个边缘相对置的、在沿输送方向上位于后端的边缘会在加工过程结束时离开蚀刻池并且电解液与半导体层之间的连接在这个位于后端的边缘处断开。根据申请人的研究，在这个位于后端的边缘上，由于强烈升高的电流密度，也会出现不均匀性。
在一个特别有利的实施方式中，控制单元被构造成能够将蚀刻电流预先规定为在蚀刻过程开始时升高和/或在蚀刻过程结束时降低。优选的，通过预先规定蚀刻电流在蚀刻过程开始时升高、在蚀刻过程结束时降低，以此方式对蚀刻电流进行调制，可以使得蚀刻电流密度保持不变。
由此，在半导体层移动进入和/或移动离开蚀刻池期间预先对蚀刻电流进行规定，使得能够在半导体层的整个表面上实现均匀的蚀刻过程，并且因此在沿输送方向上位于前端和后端的边缘区域不再存在目前出现的不均匀性。
这里优选的，通过预先规定在移入蚀刻池时斜坡升高以及相应地在移出蚀刻池时斜坡下降来实现蚀刻电流的改变。特别地，优选预先规定在移入蚀刻池时蚀刻电流连续升高以及在移出蚀刻池时蚀刻电流连续降低。这里，要被蚀刻的半导体层优选具有100mm至1500mm、特别是150mm至250mm的长度。这里，斜坡的走势中的蚀刻电流大小优选与已经或仍处于蚀刻池中半导体层区域与能在蚀刻池中蚀刻的最大半导体层区域的比例相关联。这里，对于156mm长的半导体层，所使用的蚀刻电流例如从0A至50A、特别是从0A至30A变化。
优选的，规定位于蚀刻电流的升高走势与降低走势之间的、具有恒定蚀刻电流的平台阶段。通常，在半导体层相对于蚀刻腔运动时会形成一个中间阶段，在所述中间阶段中，半导体层的被电解液润湿的表面的大小是不变的。其原因可能在于，半导体层在沿输送方向上的长度大于蚀刻腔的相应长度并且因此在所述中间阶段中半导体层至少在输送方向上完全覆盖蚀刻腔。类似地，在以下情况下也会出现中间阶段，也即，如果蚀刻腔在沿输送方向上的长度大于半导体层的相应长度并且由此在所述中间阶段中半导体层至少在沿输送方向上完全被电解液润湿。
有利地是，对于所述中间阶段，预先规定恒定的蚀刻电流，因为在中间阶段期间被润湿的区域是不变的。
在一个有利的实施方式中，在移入和/或移出时避免出现不均匀性，其方式是，在移入时使蚀刻电流升高，特别优选的是与被电解液润湿的面积成比例地升高。可选地或特别优选地，另外地，在移出期间，使蚀刻电流下降，特别优选的是与被电解液覆盖的面积成比例地下降。
在多个半导体层同时被移入/移出蚀刻池的情况下，在有利的实施方式中，对蚀刻电流进行调制，使得通过叠加相应升高和降低的蚀刻电流来确保在半导体层上始终保持恒定的蚀刻电流密度。例如在被移入和移出蚀刻池的半导体层相互隔开间距时，如果所述间距小于蚀刻池的长度，则有利地应用上述实施方法。这里，在第一半导体层被移出期间，蚀刻电流按照已经描述的方式与减小的面积成比例地降低，一旦第二半导体层被移入蚀刻池，则保持蚀刻电流恒定，并且一旦第一半导体层已经完全离开蚀刻池，则蚀刻电流就以与表面成比例的方式增加，直至第二半导体层覆盖蚀刻池的整个区域，并且蚀刻电流从现在起保持恒定。由此，可以在任意时刻以这样的方式来预先规定蚀刻电流，使得在半导体层的整个表面上实现均匀的蚀刻过程并且由此在传输方向上位于前端和后端的边缘区域不再出现迄今为止出现的不均匀性。
因此，如果两个或多个半导体层至少部分地在蚀刻池中同时被电解液所润湿，则特别有利的是，蚀刻电流与蚀刻池中被润湿的半导体区域成比例地变化，其中，被润湿的半导体区域可以是由多个半导体层的部分区域累加组合成的总润湿的半导体区域。
如果通过输送装置输送半导体层的时间是已知的，则可以通过预先规定蚀刻电流的时间曲线来实现期望的效果和/或确保期望的均匀性。
在一个有利的实施方式中，所述装置的控制单元被构造成使得能根据控制信号、特别是检测器信号来控制蚀刻电流。由此，可以通过控制信号来触发预先规定的时间曲线。特别有利的是，提供位置检测器，用于检测半导体层相对于蚀刻池的至少一个定位，并且所述位置传感器被构造成与控制单元配合使用以便向控制单元发送用于启动蚀刻电流的预先规定的时间曲线的触发信号。
这种位置传感器可以按本身已知的方式被构造成机械开关。优选的，所述位置传感器被构造成非接触式的位置传感器，特别优选地被构造成光栅。
位置传感器优选地在输送方向上被设置在蚀刻池的前面，从而优选直接在前边缘进入蚀刻池或即将进入蚀刻池之前并且前边缘被电解液润湿之前，沿着输送方向探测前边缘。同样位于本发明范围内的是，位置传感器被设置在距蚀刻池的边缘较远的距离处。特别是在已知输送速度时以及特别优选在输送速度恒定时，可以通过探测到半导体层的前边缘与该前边缘进入蚀刻池之间的相应时间偏移来进行计算。此外，优选通过检测半导体层的前边缘(在输送方向上位于前端的边缘)和末边缘(在输送方向上位于后端的边缘)来确定输送速度以及半导体层的长度，特别地，由此优选可以使电流斜坡明确地与每个半导体层相适配。
在一个优选的实施方式中，所述装置具有至少一个另外的传感器，用于确定半导体层的几何特性或材料特性或者用于确定半导体层的身份。由合适的处理单元、特别是控制单元使用所述至少一个另外的传感器的测量值，以使蚀刻电流的分布、特别是蚀刻电流的最大值与半导体层的特性相适配。
例如，在一个有利的实施方式中，采用用于确定半导体层的导电性的传感器，以便根据蚀刻电流的测量值进行适配调整，使得与导电性相关的蚀刻速率保持恒定。以相同的方式，用于确定半导体层的面积的传感器被用于以与面积成比例的方式来调整蚀刻电流，以实现恒定的蚀刻电流密度。蚀刻速率与导电性的相关性例如在以下文章中公开：E.V.Astrova,Y.A.Zharova,"Anisotropy of the Porous Layer Formation Rate inSilicon with Various Acceptor Concentrations",Solid State Phenomena,Vols.205-206,pp.370-375,2013年10月。
为了实现最佳的均匀性，所述装置优选被构造成使得半导体层上的蚀刻电流密度在蚀刻过程期间是恒定的，以便不管半导体层的位置如何，对于单位面积而言始终作用在大致相同的蚀刻电流下，这在速度保持不变并且蚀刻时间相同的情况下确保了期望的最佳均匀性。
在另一个优选的实施方式中，将时间调制的蚀刻电流与在半导体层进入蚀刻池时蚀刻电流的升高和/或在半导体层移出蚀刻池时蚀刻电流的降低相结合。在这个优选的实施方式中，将时间调制、特别优选正弦波、矩形波、三角波或锯齿形调制与晶片在移入时升高的斜坡、中央的平台和移出时下降的斜坡相叠加。
在这个优选的实施方式中，蚀刻电流的时间平均值在半导体层移入时增大和/或蚀刻电流的时间平均值在半导体层移出时降低。
根据本发明所述的装置和方法特别优选地用于制造多孔的半导体层或至少在半导体层上实现多孔的表面，如前面描述的那样。
特别有利的是，利用本发明所述的装置和/或利用本发明所述的方法可以构成用于外延沉积半导体层、特别是用于外延沉积硅层的载体基板。
在WO2013/004851A1中记载了这样的方法，也即，首先通过利用单侧蚀刻构成多孔的表面来对载体基板进行预处理，接着在所述多孔的表面上外延沉积硅层，所述硅层最后从载体基板上分离，以便用于制造半导体器件，特别是光伏太阳能电池。
根据本发明所述的方法和装置特别适用于在载体基板上构成多孔的表面，以便实现硅层的外延生长，如前面所述的那样。
优选的，蚀刻电流被选择以使得所得到的蚀刻电流密度在0.1mA/cm2至1000mA/cm2的范围内、特别优选在5mA/cm2至500mA/cm2的范围内。
为了实现有利的蚀刻效果，电解液的以下实施方式是有利的：
为了产生多孔的硅：30％至80％的去离子水，19％至49％的氢氟酸，剩余成分为表面活性剂(例如乙醇)，例如36％的去离子水，49％的氢氟酸，15％的乙醇。可选地，也可以使用包含可离解的氟、氯或其他卤素的化合物来替代氢氟酸。
为了产生多孔的砷化镓，优选采用包含氯的电解液，例如盐酸；为了产生多孔的磷化铟，优选采用包含羟基的电解液，例如苛性钾；为了产生多孔的碳化硅，优选采用包含氢氟酸的电解液。
在本发明所述的装置和方法中，蚀刻电流的流动是从第一电极经由电解液流到半导体层。第二电极间接或直接地与半导体层机械接触也位于本发明的范围内。这种接触的一个有利的实施方式例如是由石墨刷或金属刷制成的弹性支承的滑动触点。
同样属于本发明范围内的是，为了使半导体层与第二电极电接触，可设置其他接触形式，特别选择在DE 10 2013 219 839 A1中记载的实施方式。
有利的是，在输送方向上至少在蚀刻池的前面设置第一接触池(用于构成阴极)，所述第一接触池在使用时填充有起接通作用的电解液、优选填充有与蚀刻池中的电解液相同的电解液。在这个有利的实施方式中，第二电极(用于构成阳极)被设置成用于与位于接触池中的接触液体电接触。
这里，输送装置优选被设置和构造成使得半导体层至少被阴极池的接触液体润湿。特别有利的是，以与蚀刻池中的方式相同的方式通过输送装置来输送半导体层，使得在使用时基本上只有半导体层的要被蚀刻的侧面才被处于接触池中的接触液体润湿。因此，在半导体层移入蚀刻池中时，开始时半导体层的前边缘被位于蚀刻池中的电解液(阳极)所润湿，而半导体层的剩余区域还仍然被接触池的接触液体(阴极)润湿。由此，这样一方面通过利用由电解液构成的第一电极以及另一方面通过由接触液体构成的第二电极实现了半导体层的电接触，从而开启了利用蚀刻电流的蚀刻过程。
特别有利的是，在输送方向上在蚀刻池的后方设有第二接触池(用于构成阴极)，所述第二接触池同样在使用时填充有接触液体。在第二接触池中设置第三电极(用于构成第二阴极)，用于在使用时接通处于第二接触池中的接触液体。同样地，第二阴极以与第一阴极相同的极性导电地与电流源连接。特别有利的是，两个阴极导电连接。
由此实现了这样的优点，即，在半导体层从蚀刻池中移出的同时该半导体层向第二阴极池中移入，从而确保蚀刻电流流经阳极和第二阴极。
有利地，蚀刻池沿输送方向具有这样的长度，也即该长度小于半导体层沿输送方向的长度，从而半导体层始终有一个区域突出于蚀刻池的后边缘和/或前边缘，并且在这个突出的区域内始终可以确保如前面所述的接通，以便形成蚀刻电流。
特别有利的是，第一接触池朝向蚀刻池的边缘和第二接触池朝向蚀刻池的边缘之间在平行于输送方向上有一定的间距，所述间距小于半导体层在输送方向上的长度。
本发明所述的方法和装置特别适合于蚀刻0.01μm至2000μm范围内的深度，优选0.1μm至50μm范围内的深度。特别是在使用本发明所述的装置和方法的情况下，为了产生半导体层多孔的表面，优选产生深度在0.5μm至5μm范围内的多孔区域。蚀刻电流的参数范围、电极、蚀刻池、输送装置和电解液的实施方式可以按本身已知的方式实现，特别是如DE 102013 219 886 A1中所记载的。
附图说明
下面参考实施例和附图来说明其他优选的特征和实施方式。其中：
图1示出根据本发明的具有两个接触腔的装置的第一实施例；
图2示出根据本发明的具有三个接触腔的装置的第二实施例；
图3示意性示出用于实现均匀的蚀刻效果的蚀刻电流的时间曲线；
图4示意性示出用于实现横向上不同的蚀刻效果的蚀刻电流的时间曲线；
图5示意性示出正弦波调制的蚀刻电流的时间曲线；
图6示出利用图5所示的电流曲线进行表面加工的结果；以及
图7示出正弦波调制的蚀刻电流的时间曲线以及位于其间的电流峰值。
所有附图都是示意性的，而不是完全符合比例的图示。在各附图中，相同的附图标记表示相同或作用相同的元件。
具体实施方式
图1示出根据本发明所述的用于单侧蚀刻半导体层2的装置的第一实施例。半导体层2被构造成具有100μm至1500μm、在当前情况下为750μm的厚度和1×1015原子/cm3至1×1020原子/cm3、在当前情况下为5×1018原子/cm3掺杂的硅晶片，该半导体层2掺杂有硼或磷，在当前情况下是硼。在半导体层2的下表面上应产生多孔的表面，以便半导体层2可以作为载体基板用于硅层的外延生长。
这样制造并且接下来从半导体层2上分离的硅层被用于制造半导体器件，特别是用于制造光伏太阳能电池。
所述装置具有蚀刻池1(阳极)，该蚀刻池1用电解液3填充，电解液3具有以下组成：30％至80％、当前为40％的H2O；19％至49％、当前为40％的HF；其余成分、当前为20％的表面活化剂(例如乙醇)。
第一电极4设置在蚀刻池1中，以便与电解液3电接触。
该装置还具有输送装置，为了更为清楚起见，在输送装置中仅示意性示出了输送辊6。通过由未示出的马达驱动装置同向且匀速地转动输送辊6，使得半导体层2沿输送方向T运动，就是说，如图1中所示的由左向右运动。
在输送方向上与蚀刻池1直接相邻地分别设置接触池(阴极)7a(在输送方向上位于蚀刻池前面)和7b(在输送方向上位于蚀刻池后面)。接触池分别用接触液体8a、8b填充，所述接触液体与本实施例中蚀刻池1(阳极)中的接触液体相同。
在接触池7a中设置第二电极5a(阴极1)，而在接触池7b中设置第三电极5b(阴极2)，这两个电极分别用于电接触所述接触液体(8a、8b)。
该装置还具有电流源9，电流源9一方面与第一电极4(阳极)导电连接，另一方面与第二电极5a(阴极1)和第三电极5b(阴极2)导电连接。相应地，两个阴极相互导电连接。
如果现在半导体层2通过输送装置沿输送方向T运动，则基本上只有半导体层2位于下方的侧面被接触液体8a、8b或电解液3所润湿。由此，阳极(电极4)与一个所述阴极(电极5a或者电极5b)之间的电压势在电解液3与接触液体之间产生了蚀刻电流。
此时重要的是，电流源被构造成可变电流源并且还设有控制单元10。该控制单元10被构造成与可变电流源配合作用，以便在蚀刻过程期间实现蚀刻电流的自动改变。
因此通过控制单元10特别是通过预先规定的蚀刻电流的时间曲线和/或通过预先规定的蚀刻电流与触发信号(如传感器数据)之间的相关变化而预先规定了蚀刻电流的变化。
由此特别地，能够通过提高蚀刻过程的均匀性来降低易出错性和/或与现有技术中的装置相比开辟出更宽的使用范围。下面将参考图3至图6来说明。
图2示出根据本发明所述装置的第二实施例。为了避免重复，下面仅对相对于图1所示装置的主要区别进行说明。
在根据图2所示的装置中，半导体层2直接通过第二电极5(阴极)接通。该阴极(电极5)因此被定位在半导体层上并且在输送过程期间沿输送方向T跟随移动。
图2中所示的装置具有蚀刻池1，该蚀刻池1用电解液3填充。蚀刻池1中的电解液3通过电极(阳极)4接通。该电解液的组成如下：30％至80％的H2O；19％至49％的HF；剩余部分为表面活化剂(例如乙醇)。
可变电流源9因此一方面与电极(阳极)4导电连接。另一方面电流源9与第二电极5(阴极)导电连接。
图1和图2所示的装置中附加地设置有位置传感器11，该位置传感器11被构造成光栅。通过位置传感器11由此可以探测半导体层在输送方向上位于前端的边缘2a何时到达位置传感器11所在位置。该位置传感器11与控制单元10连接，以便向控制单元10发送触发信号。
在根据本发明所述的方法的第一实施例中，通过图1所示的装置，在电解液3与半导体层2之间形成蚀刻电流，以便在朝向电解液的侧面上单侧蚀刻半导体层2。这里如前面所述，半导体层2基本上在单侧被电解液所润湿。重要的是，在蚀刻过程期间，通过控制单元10使得蚀刻电流自动改变。
本发明所述的方法的其他实施例在下面参考图3至图6来说明。
申请人的研究已经表明，在蚀刻过程期间，特别是在半导体层2移入蚀刻池1中时和在移出蚀刻池1时，会出现明显的不均匀性，特别是能够在这些区域中检测到蚀刻电流密度的明显升高。
图3至图5以及图7中分别示意性示出蚀刻电流的时间曲线。在X轴上始终标注t为时间，而在Y轴上I标注为蚀刻电流。
因此，在本发明所述的方法的第一实施例中，预先规定了根据图3所示的蚀刻电流I的时间曲线。
在本发明所述的方法的这个实施例中，在t＝0时刻，当半导体层2的前边缘2a移入电解池1中时，就是说，当越过电解池1的边缘并由此首次被电解液3润湿时，蚀刻电流出现斜坡式的连续升高直至t＝1时刻。t＝1时刻表示如下状态，在该状态下半导体层2的前边缘2a到达蚀刻池1的后边缘1b。在t＝1时刻，半导体层2因此至少在输送方向T上完全覆盖蚀刻池1。
如图3所示，现在进入蚀刻电流的平台走势，就是说，蚀刻电流保持恒定直至t＝2时刻。t＝2时刻是这样的时刻，在该时刻，半导体层2的后边缘2b到达蚀刻池1的前边缘1a。因此，从t＝2时刻起，蚀刻池1(至少在输送方向T上)不再完全被半导体层2所覆盖。如图3所示，从t＝2时刻起，蚀刻电流I发生斜坡式的连续下降。
以这种方式，可以实现对蚀刻作用的均匀性的明显改善，特别是在输送方向上在横向上的相当大的改善，从而可以避免或至少明显减轻目前为止在半导体层2的其他应用中出现的错误/误差。
例如，在前移速度为100cm/min、蚀刻池长度为5cm而由硅组成的半导体层的长度为15cm的情况下，在移入蚀刻池时，电流在3秒内从0A线性升高到10A，然后保持3秒恒定，此后在3秒内从10A降低到0A。这个方法产生具有约0.5μm均匀厚度的多孔硅层。
在图4中示出根据本发明的用于产生横向上不同的蚀刻效果的方法的第二实施例。
在根据本发明的方法的这个实施例中，在t＝0时刻，当半导体层2的前边缘2a移入蚀刻池1中时，就是说，越过蚀刻池1的边缘并由此首次被电解液3润湿时，蚀刻电流会发生斜坡式的连续升高直至t＝1时刻。t＝1时刻表示这样的状态，在该状态下，半导体层2的前边缘2a到达蚀刻池1的后边缘1b。在t＝1时刻，半导体层2至少在输送方向T上完全覆盖蚀刻池1。
如图4所示，现在进入蚀刻电流的平台走势，就是说，蚀刻电流保持恒定直至t＝2时刻。从t＝2时刻起蚀刻电流发生变化，在该实施例中是降低，直至t＝3时刻。已降低的蚀刻电流保持恒定直至t＝4时刻，并且接下来斜坡式地升高，直至t＝5时刻蚀刻电流达到原始水平。这个水平保持恒定直至t＝6时刻。t＝6时刻是这样的时刻，在该时刻，半导体层2的后边缘2b到达蚀刻池1的前边缘1a。因此，从t＝6时刻起，蚀刻池1(至少在输送方向T上)不再完全被半导体层2所覆盖。如图4所示，从t＝6时刻起，蚀刻电流I发生斜坡式的连续下降。
以这种方式，可以在半导体层的边缘区域上产生更大程度的多孔区域。这对于将多孔层用作分离层以将外延施加到蚀刻层上的半导体层从半导体层2上分离是特别有利的，如在WO 2013/004851 A1中说明的那样。可选地，也可以通过将t＝1与t＝2之间以及t＝5与t＝6之间的电流降低到低于t＝3与t＝4之间的电流的水平，进而实现有意地附带出现外延式形成的半导体层。
图5示出根据本发明的方法的另一个实施例中的蚀刻电流的变化。
在这个实施例中，蚀刻电流如图3所示。但附加地对蚀刻电流进行正弦波调制，其中，正弦波调制的幅值小于t＝1与t＝2时刻之间的平台高度。在这个方法中，也在半导体层的表面上形成多孔区域。但此时，由于正弦调制形成了一个层系统，所述层系统由彼此相叠的具有交替密度大小的多个层组成，如图6中示出的那样。
图6示出例如使用图1所示的装置、利用前面所述的方法处理的半导体层2。在执行所述方法时，位于下方的、在其上产生多孔层的蚀刻侧在图6中位于上方。在右侧的部分图中示出局部放大图。这里，白色的层表示密度较小的层，因此这些层通过较高的蚀刻电流蚀刻了更多的材料。相反，用黑色示出的层具有较高的密度，这是因为由于较低的蚀刻电流而只有较少的材料被蚀刻。
由此可以实现具有不同密度的明显更薄的层，因为产生了明显更短的蚀刻时间，例如在小于0.1s的范围内的蚀刻时间。在不调节蚀刻电流时，这样的时间只能通过非常高的移动速度来实现。这种速度在实践中是无法实现的。
优选的，通过在0.01Hz至500Hz范围内、当前优选为0.2Hz的频率对蚀刻电流进行正弦调制，可以制成例如这种能用作光学反射器的层，各个单层的相应厚度约为100nm。利用例如1Hz至100Hz的较高频率所形成的层有利于例如被用作硅锂电池的电极，其中各个单层的相应厚度降至小于1nm到几个10nm。
通过连续地提高被调制的电流振荡的强度，可以产生这样的层结构，也即这种层结构能够逐渐降低由于张力产生的机械应力并由此能够制成低应力的表面层。
这种电流分布例如在频率上这样适配，使得例如在光学波长的范围内形成在厚度上连续增长的各个单层的结构，即所谓的不和谐(“啁啾”)布拉格回波器，这种回波器能够在特别大的带宽上进行反射。
如图7所示，通过对图5示出的电流曲线补充了一个或多个峰值，可以产生两个或更多个这样的单层，所述单层本身又具有单层结构。有利地，这些单层可以被设计成能够采用机械的方式将这些层相互分离，例如被用作硅锂电池的电极。

Claims (17)

1.一种用于单侧蚀刻半导体层的装置，包括：
-至少一个用于容纳电解液(3)的蚀刻池(1)，
-第一电极，所述第一电极被设置成用于在使用时电接触所述蚀刻池(1)中的电解液(3)，
-至少一个第二电极，所述至少一个第二电极被设置成用于间接或直接地电接触半导体层，
-至少一个电流源(9)，所述至少一个电流源(9)与所述第一电极和所述第二电极导电地连接，以便产生蚀刻电流，以及
-至少一个输送装置，用于相对于所述蚀刻池(1)来输送所述半导体层，使得在使用时基本上只有所述半导体层的要被蚀刻的蚀刻侧才被处于蚀刻池(1)中的电解液润湿，
其特征在于，
所述电流源(9)被构造成可变电流源(9)并且所述装置还具有用于控制所述可变电流源(9)的控制单元(10)，其中所述装置被构造成使得在蚀刻过程期间能通过所述控制单元(10)使得所述蚀刻电流自动改变。
2.根据权利要求1所述的装置，
其特征在于，
所述控制单元(10)被构造成使得所述蚀刻电流能通过预先规定时间曲线来控制，特别是通过预先规定在蚀刻过程开始时逐渐增大的和/或在蚀刻过程结束时逐渐降低的蚀刻电流和/或通过预先规定时间调制的、特别是正弦调制的蚀刻电流来控制。
3.根据上述权利要求之一所述的装置，
其特征在于，
所述控制单元(10)被构造成能够根据控制信号、特别是检测器信号来控制所述蚀刻电流。
4.根据上述权利要求之一所述的装置，
其特征在于，
所述装置还具有用于检测所述半导体层相对于所述蚀刻池(1)的至少一个定位的位置传感器(11)，并且所述位置传感器(11)被构造成与所述控制单元(10)配合使用。
5.根据权利要求4所述的装置，
其特征在于，
所述位置传感器(11)被设置和构造成在使用时在所述半导体层被位于所述蚀刻池中的所述电解液(3)润湿之前，检测所述半导体层的位置。
6.根据上述权利要求之一所述的装置，
其特征在于，
所述装置被构造成使得在蚀刻过程期间所述半导体层上的蚀刻电流密度保持恒定。
7.根据上述权利要求之一所述的装置，
其特征在于，
所述装置还具有用于检测所述半导体层的几何特性或材料特性的传感器并且所述传感器被构造成与所述控制单元(10)配合使用以便根据传感器数据控制所述蚀刻电流，特别的，所述传感器被构造成导电性传感器。
8.一种用于通过电解液(3)与半导体层之间的蚀刻电流在单侧蚀刻所述半导体层的方法，其中所述半导体层基本上在单侧被所述电解液(3)润湿，
其特征在于，
在蚀刻过程期间，所述蚀刻电流自动改变。
9.根据权利要求8所述的方法，
其特征在于，
在所述蚀刻过程期间，对所述蚀刻电流进行循环调制，特别是正弦调制。
10.根据权利要求8或9所述的方法，
其特征在于，
所述半导体层移动经过包含所述电解液(3)的蚀刻池，使得所述半导体层基本上在单侧被所述电解液(3)润湿，
在所述半导体层移入时所述蚀刻电流升高和/或在所述半导体层移出时所述蚀刻电流降低。
11.根据权利要求10所述的方法，
其特征在于，
在移入时所述蚀刻电流连续升高、特别是与被所述电解液(3)覆盖的区域成比例地升高，和/或在移出时所述蚀刻电流持续降低、特别是与被所述电解液(3)覆盖的区域成比例地降低。
12.根据权利要求8至11之一所述的方法，
其特征在于，
根据所述半导体层相对于所述电解液(3)的位置改变所述蚀刻电流。
13.根据权利要求10至12中任一权利要求以及权利要求9所述的方法，
其特征在于，
循环地调制所述蚀刻电流，并且
在所述半导体层移入的中间时刻，所述蚀刻电流升高和/或在所述半导体层移出的中间时刻，所述蚀刻电流降低。
14.根据权利要求8至13之一所述的方法，
其特征在于，
控制所述蚀刻电流，使得在所述蚀刻过程期间所述半导体层上的蚀刻电流密度保持恒定。
15.根据权利要求8至14之一所述的方法，
其特征在于，
根据至少一个传感器的测量参数来改变所述蚀刻电流。
16.一种将根据权利要求1至7之一所述的装置用于制造多孔半导体层的应用。
17.一种将根据权利要求1至7之一所述的装置用于制造用于外延沉积半导体层、特别是硅层的载体基板的应用。
CN201680072577.0A 2015-12-11 2016-12-08 用于单侧蚀刻半导体衬底的装置和方法 Active CN108368636B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015121636.1 2015-12-11
DE102015121636.1A DE102015121636A1 (de) 2015-12-11 2015-12-11 Vorrichtung und Verfahren zum einseitigen Ätzen einer Halbleiterschicht
PCT/EP2016/080327 WO2017097933A1 (de) 2015-12-11 2016-12-08 Vorrichtung und verfahren zum einseitigen ätzen eines halbleitersubstrats

Publications (2)

Publication Number Publication Date
CN108368636A true CN108368636A (zh) 2018-08-03
CN108368636B CN108368636B (zh) 2021-09-24

Family

ID=57614338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680072577.0A Active CN108368636B (zh) 2015-12-11 2016-12-08 用于单侧蚀刻半导体衬底的装置和方法

Country Status (7)

Country Link
US (1) US10975490B2 (zh)
EP (1) EP3387165B1 (zh)
JP (1) JP7014435B2 (zh)
CN (1) CN108368636B (zh)
DE (1) DE102015121636A1 (zh)
ES (1) ES2955663T3 (zh)
WO (1) WO2017097933A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952220A (zh) * 2019-05-15 2020-11-17 株式会社电装 蚀刻装置
CN113632241A (zh) * 2019-03-28 2021-11-09 株式会社钟化 太阳能电池的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018145699A2 (de) * 2017-02-09 2018-08-16 RENA Technologies GmbH Verfahren zum texturieren einer oberfläche eines halbleitermaterials sowie vorrichtung zur durchführung des verfahrens
DE102018111858A1 (de) 2018-05-17 2019-11-21 Nexwafe Gmbh Vorrichtung und Verfahren zum einseitigen Ätzen einer Halbleiterschicht eines Werkstücks
TWI809115B (zh) * 2018-06-04 2023-07-21 德商雷納科技有限公司 物品處理程序及執行程序之設備
JP7186116B2 (ja) * 2019-03-19 2022-12-08 株式会社豊田中央研究所 エッチング液およびエッチング方法
WO2023016607A1 (de) * 2021-08-11 2023-02-16 RENA Technologies GmbH Elektrode, akkumulator sowie herstellungsverfahren
WO2023198779A1 (en) * 2022-04-14 2023-10-19 Infineon Technologies Ag Apparatus for electrochemical treating of a semiconductor substrate and a process using the apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19936569A1 (de) * 1999-08-03 2001-03-01 Bosch Gmbh Robert Herstellung von porösem Silicium
CN1436879A (zh) * 2003-02-27 2003-08-20 复旦大学 发光多孔硅材料的制备方法
CN101109095A (zh) * 2006-07-19 2008-01-23 霍尔穆勒机械制造有限公司 用于处理扁平、易碎的基体的方法和装置
CN101815504A (zh) * 2007-07-10 2010-08-25 加利福尼亚大学董事会 用于向所选择组织递送组合物的材料和方法
DE102013219886A1 (de) * 2013-10-01 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur kontinuierlichen Herstellung poröser Siliciumschichten
DE102013221522A1 (de) * 2013-10-01 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur kontinuierlichen Herstellung poröser Siliciumschichten

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799342A (ja) 1993-08-02 1995-04-11 Sumitomo Metal Ind Ltd 多孔質シリコンの作製方法
JP2002100791A (ja) 2000-09-21 2002-04-05 Canon Inc 太陽電池の製造方法
JP3802016B2 (ja) 2003-08-27 2006-07-26 東京エレクトロン株式会社 陽極酸化装置、陽極酸化方法
US7560018B2 (en) 2004-01-21 2009-07-14 Lake Shore Cryotronics, Inc. Semiconductor electrochemical etching processes employing closed loop control
US8906218B2 (en) 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
EP2534700A4 (en) 2010-02-12 2015-04-29 Solexel Inc DOUBLE-SIDED REUSABLE SHAPE FOR MANUFACTURING SEMICONDUCTOR SUBSTRATES FOR MANUFACTURING PHOTOVOLTAIC CELLS AND MICROELECTRONIC DEVICES
DE102011106859A1 (de) 2011-07-07 2013-01-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zur kontinuierlichen Beschichtung von Substraten
WO2015025674A1 (ja) * 2013-08-20 2015-02-26 独立行政法人産業技術総合研究所 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置
DE102013219839B4 (de) 2013-10-01 2018-08-30 RENA Technologies GmbH Vorrichtung zur Porosifizierung eines Siliziumsubstrates
US9418865B2 (en) * 2013-12-26 2016-08-16 Intermolecular, Inc. Wet etching of silicon containing antireflective coatings

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19936569A1 (de) * 1999-08-03 2001-03-01 Bosch Gmbh Robert Herstellung von porösem Silicium
CN1436879A (zh) * 2003-02-27 2003-08-20 复旦大学 发光多孔硅材料的制备方法
CN101109095A (zh) * 2006-07-19 2008-01-23 霍尔穆勒机械制造有限公司 用于处理扁平、易碎的基体的方法和装置
DE102006033353A1 (de) * 2006-07-19 2008-01-24 Höllmüller Maschinenbau GmbH Verfahren und Vorrichtung zum Behandeln von flachen, zerbrechlichen Substraten
CN101815504A (zh) * 2007-07-10 2010-08-25 加利福尼亚大学董事会 用于向所选择组织递送组合物的材料和方法
DE102013219886A1 (de) * 2013-10-01 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur kontinuierlichen Herstellung poröser Siliciumschichten
DE102013221522A1 (de) * 2013-10-01 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur kontinuierlichen Herstellung poröser Siliciumschichten

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113632241A (zh) * 2019-03-28 2021-11-09 株式会社钟化 太阳能电池的制造方法
CN113632241B (zh) * 2019-03-28 2024-03-15 株式会社钟化 太阳能电池的制造方法
CN111952220A (zh) * 2019-05-15 2020-11-17 株式会社电装 蚀刻装置

Also Published As

Publication number Publication date
DE102015121636A1 (de) 2017-06-14
EP3387165A1 (de) 2018-10-17
US20180374723A1 (en) 2018-12-27
JP2018538699A (ja) 2018-12-27
EP3387165B1 (de) 2023-08-02
CN108368636B (zh) 2021-09-24
ES2955663T3 (es) 2023-12-05
US10975490B2 (en) 2021-04-13
WO2017097933A1 (de) 2017-06-15
JP7014435B2 (ja) 2022-02-01

Similar Documents

Publication Publication Date Title
CN108368636A (zh) 用于单侧蚀刻半导体衬底的装置和方法
CN106735866B (zh) 背向多焦点激光和电化学复合加工半导体材料的装置和方法
JP4546472B2 (ja) ダイヤモンドマイクロ電極
US10109512B2 (en) Photovoltaic cell with porous semiconductor regions for anchoring contact terminals, electrolitic and etching modules, and related production line
Chen et al. Nanopores in GaN by electrochemical anodization in hydrofluoric acid: Formation and mechanism
Cervino et al. Electrochemical preparation and characteristics of platinum electrode surfaces with preferred orientations
JPS63310122A (ja) ｎ型ドープ・シリコンの層又は基板に孔又は溝を形成する方法
WO2004109807A3 (de) Halbleiterstruktur mit integrierten dotierungskanälen
JP5039255B2 (ja) 材料を電気化学的に加工するための方法
Pust et al. Electrochemical etching of zinc oxide for silicon thin film solar cell applications
Matei et al. Electrical properties of templateless electrodeposited ZnO nanowires
Frey et al. Fast pore etching
Andrejs et al. Conductive AFM and chemical analysis of highly conductive paths in DC degraded PZT with Ag/Pd electrodes
KR101297089B1 (ko) 전원 조절 기능을 갖는 전기동력학적 토양 정화 시스템
Astrova et al. Comparison of n-Si photoanodization in organic and aqueous electrolytes
Quill et al. Effect of Current Density on Pore Formation in n-InP in KOH
Lim et al. Diffusion and Kinetic‐Controlled Electrochemical Reactions for Improving the Performance of Solution‐based Electrochemiluminescence Devices
Cojocaru et al. Self‐induced oscillation of the macropore diameter in n‐type silicon
CN109750281A (zh) 一种水平沉铜装置
KR101390167B1 (ko) 인버스 디핑 장치 및 이를 이용한 시료의 표면처리 방법
Renshaw et al. Crystalline silicon solar cells with segmented selective emitter by ultraviolet laser doping
JP2003332300A (ja) 光励起電解研磨法による貫通孔形成時の孔貫通時点検出方法、およびこれに用いるシリコン基板
JP2004531649A (ja) ミクロ電子基板から導電物質を電気的、機械的および／または化学的に除去する方法および装置
Orlov et al. Kinetics of the formation of oxide nanostructures on n-Si in the potentiostatic mode of water anodization
KR101237543B1 (ko) 태양전지 셀의 리본용 솔더 페이스트 공급장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant