CN108364890A - 系统性缺陷的监控方法 - Google Patents

系统性缺陷的监控方法 Download PDF

Info

Publication number
CN108364890A
CN108364890A CN201810157687.8A CN201810157687A CN108364890A CN 108364890 A CN108364890 A CN 108364890A CN 201810157687 A CN201810157687 A CN 201810157687A CN 108364890 A CN108364890 A CN 108364890A
Authority
CN
China
Prior art keywords
defect
monitoring method
production board
systematic defect
technological parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810157687.8A
Other languages
English (en)
Inventor
王洲男
顾晓芳
倪棋梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201810157687.8A priority Critical patent/CN108364890A/zh
Publication of CN108364890A publication Critical patent/CN108364890A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种系统性缺陷的监控方法，包括：提供产生系统性缺陷的半导体结构，分析所述半导体结构产生系统性缺陷的原因；根据所述半导体器件产生系统性缺陷的原因确定需要监测的生产机台；对所述生产机台的工艺参数进行实时监测；当所述工艺参数超过设定范围时，报警提醒。本发明先追踪定位半导体结构产生系统性缺陷的原因，再对造成半导体结构系统性缺陷的生产机台进行实时监测，当生产机台的工艺参数超过设定范围时，能够及时地发现并报警，在工艺参数异常之初就可以预知系统性缺陷的发生，从而可以及时地停机检查，避免了批量性不良品的产生，提高了产品的良率、降低了制造成本。

Description

系统性缺陷的监控方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种系统性缺陷的监控方法。
背景技术
随着集成电路器件尺寸不断缩小，工艺过程的复杂度不断提高，缺陷检测成为整个生产过程中必不可少的一个环节。系统性缺陷(Systemic Defect)又称为制程缺陷(Process Defect)，主要是由生产制程设计时工艺参数不稳定或生产机台出现问题(参数漂移)造成，其具有危害大、持续时间长等特点，系统性缺陷一旦发生而没有及时制止的话，对生产中的良率的影响是致命的。
而现有技术中缺乏一种科学有效的监控系统性缺陷的方法，无法及时地发现系统性缺陷及其产生的原因，导致批量性不良品的产生，降低了产品的良率、增加了制造成本。
发明内容
本发明的目的在于提供一种系统性缺陷的监控方法，以解决现有技术无法及时发现生产机台产生了系统性缺陷，进而造成批量性不良品产生等问题。
为了达到上述目的，本发明提供了一种系统性缺陷的监控方法，所述系统性缺陷的监控方法包括：
提供产生系统性缺陷的半导体结构，分析所述半导体结构产生系统性缺陷的原因；
根据所述半导体器件产生系统性缺陷的原因确定需要监测的生产机台；
对所述生产机台的工艺参数进行实时监测；以及
当所述工艺参数超过设定范围时，报警提醒。
可选的，半导体结构包括浅槽隔离结构、硅通孔结构及图形化的金属层结构中的一种或多种。
可选的，所述系统性缺陷包括空洞缺陷。
可选的，所述需要监测的生产机台包括光刻机台、刻蚀机台及膜层淀积机台中的一种或多种。
可选的，需要实时监测的所述工艺参数包括光刻前及光刻后的线宽、刻蚀深度、淀积膜层的厚度中的一种或多种。
可选的，所述系统性缺陷还包括短路缺陷和/或串扰缺陷。
可选的，所述需要监测的生产机台包括光刻机台、刻蚀机台及化学机械研磨机台中的一种或多种。
可选的，需要实时监测的所述工艺参数包括光刻前及光刻后的线宽、刻蚀线宽、研磨厚度中的一种或多种。
可选的，当所述生产机台的工艺参数超过设定范围时，报警提醒之后，所述系统性缺陷的监控方法还包括：
对工艺参数超过所述设定范围的生产机台进行停机检查。
对工艺参数超过所述设定范围的生产机台进行停机检查之后，所述系统性缺陷的监控方法还包括：
对出现异常的生产机台进行维修。
在本发明提供的系统性缺陷的监控方法中，包括：提供产生系统性缺陷的半导体结构，分析所述半导体结构产生系统性缺陷的原因；根据所述半导体器件产生系统性缺陷的原因确定需要监测的生产机台；对所述生产机台的工艺参数进行实时监测；当所工艺参数超过设定范围时，所述生产机台进行报警。本发明先追踪定位半导体结构产生系统性缺陷的原因，从而据此对造成半导体结构系统性缺陷的生产机台进行实时监测，当生产机台的工艺参数超过设定范围时能够及时地发现并报警，在工艺参数异常之初就可以预知系统性缺陷的发生，从而可以及时地停机检查，避免了批量性不良品的产生，提高了产品的良率、降低了制造成本。
附图说明
图1为本发明实施例提供的系统性缺陷的监控方法的流程图；
图2为本发明实施例提供的需要监控的生产机台的示意图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
参阅图1，其为本实施例提供的系统性缺陷的监控方法的流程图，如图1所示，所述系统性缺陷的监控方法包括：
S1：提供产生系统性缺陷的半导体结构，分析所述半导体结构产生系统性缺陷的原因；
S2：根据所述半导体器件产生系统性缺陷的原因确定需要监测的生产机台；
S3：对所述生产机台的工艺参数进行实时监测；以及
S4：当所述工艺参数超过设定范围时，报警提醒。
本发明先追踪定位半导体结构产生系统性缺陷的原因，再据此对造成半导体结构系统性缺陷的生产机台进行实时监测，当生产机台的工艺参数超过设定范围时能够及时地发现并报警，在工艺参数异常之初就可以预知系统性缺陷的发生，从而可以及时地停机检查，避免了批量性不良品的产生，提高了产品的良率、降低了制造成本。
首先，提供半导体结构，所述半导体结构可以是半导体制造过程中任意一个工艺制程的产物，具体的，所述半导体结构可以是浅槽隔离结构(STI)、硅通孔结构(TSV)及重布线层(RDL)中的一种或多种。本实施例中，所述半导体结构为浅槽隔离结构或硅通孔结构。
浅槽隔离结构的形成方法包括：首先在衬底上形成光刻胶层，通过光刻工艺形成图形化的光刻胶，接着以图形化的光刻胶为掩膜，通过刻蚀工艺刻蚀衬底形成STI槽，然后去除图形化的光刻胶，采用化学气相沉积(CVD)工艺形成氧化层，所述氧化层覆盖所述衬底并填充所述STI槽，然后对所述氧化层进行平坦化以去除所述衬底上的氧化层，使用到的生产机台包括光刻机台、刻蚀机台、清洗机台、膜层淀积机台和化学机械研磨机台等。
所述浅槽隔离结构容易形成空洞缺陷，所述空洞缺陷与STI槽的深宽比、CVD的填充能力(硅通孔结构中可以是其他膜层淀积方法)都有关系，属于系统性缺陷。请参阅图2，进一步分析所述空洞缺陷，发现其与光刻的线宽、STI槽的深度及氧化层的厚度关系密切，即所述光刻机台的线宽、刻蚀机台的刻蚀深度、膜层淀积机台的淀积膜层的厚度等工艺参数的漂移是造成浅槽隔离结构的空洞缺陷的原因，确定需要监控的生产机台包括光刻机台、刻蚀机台及膜层淀积机台。
接下来，对所述光刻机台、刻蚀机台和膜层淀积机台的工艺参数进行实时监控，当所述生产机台的工艺参数超过设定范围时，所述生产机台或外界的监控系统会报警，以提醒生产人员，能及时发现异常的生产机台。例如，对所述光刻机台光刻前及光刻后的线宽进行实时监控，所述设定范围可以是27nm-29nm之间，当所述光刻机台光刻前及光刻后的线宽中任意一个超出了27nm-29nm的范围，表明所述光刻机台的线宽产生了过大的漂移，而线宽漂移的幅度会造成浅槽隔离结构的空洞缺陷，所述设定范围可以根据半导体结构的不同或半导体结构精度要求的不同进行调整，本发明不作限制；再例如，可以对刻蚀机台的刻蚀深度及膜层淀积机台的淀积膜层的厚度进行监控，当刻蚀深度或淀积膜层的厚度超过设定范围时，所述刻蚀机台或所述膜层淀积机台立即进行报警(异常报警)。
可以理解的是，每个生产机台的工艺参数的设定范围可以不同，例如光刻机台的线宽的设定范围可以在27nm-29nm之间，刻蚀机台的刻蚀深度的设定范围可以是2200埃-2300埃，膜层淀积机台的膜层淀积厚度可以是2500埃-700埃，即每个工艺参数的设定范围可以根据实际情况进行调整，这里不再一一举例。
当所述生产机台或外界的监控系统进行报警时，所述系统性缺陷即将发生，对异常的生产机台进行停机检查，及时维修产生问题的生产机台，在生产机台的工艺参数异常之初预知系统性缺陷的发生，从而可以及时地停机检查，避免批量性不良品的产生。
实施例二
与实施例一的区别在于，本实施例中，所述半导体结构为图形化的金属层结构，例如是重布线层(RDL)。
首先对所述重布线层产生系统性缺陷的原因进行分析，所述重布线层的形成方法包括：在衬底上形成金属层，并进行平坦化，然后形成覆盖所述金属层的光刻胶层，接着通过光刻工艺形成图形化的光刻胶，然后以所述图形化的光刻胶为掩膜，刻蚀所述金属层，最后去除所述图形化的光刻胶以形成重布线层，使用到的生产机台包括膜层淀积机台、化学机械研磨机台、光刻机台、刻蚀机台、清洗机台等。
所述重布线层容易发生开路、短路或串扰等缺陷，所述开路、短路或串扰等缺陷与CVD的填充能力、平坦化工艺及光刻的线宽都有关系，属于系统性缺陷。进一步分析所述开路、短路或串扰缺陷，发现其与金属层的厚度、金属层的沟槽填充能力及光刻的线宽关系密切，即所述膜层淀积机台的淀积膜层的厚度、化学机械研磨机台的研磨厚度、光刻机台的线宽等工艺参数的漂移是造成所述重布线层的开路、短路或串扰缺陷的原因，确定需要监控的生产机台包括膜层淀积机台、化学机械研磨机台及光刻机台。
接下来，对所述膜层淀积机台、化学机械研磨机台及光刻机台的工艺参数进行实时监控，当所述生产机台的工艺参数超过设定范围时，所述生产机台或外界的监控系统进行报警。具体的，对所述膜层淀积机台的膜层淀积的厚度、化学机械研磨机台的研磨厚度、光刻机台的光刻前及光刻后的线宽进行实时监控，当所述工艺参数超过设定范围时，报警提醒。
综上所述，在本发明实施例提供的系统性缺陷的监控方法中，包括：提供产生系统性缺陷的半导体结构，分析所述半导体结构产生系统性缺陷的原因；根据所述半导体器件产生系统性缺陷的原因确定需要监测的生产机台；对所述生产机台的工艺参数进行实时监测；当所述工艺参数超过设定范围时，报警提醒。本发明先追踪定位半导体结构产生系统性缺陷的原因，再对造成半导体结构系统性缺陷的生产机台进行实时监测，当生产机台的工艺参数超过设定范围时能够及时地发现并报警，在工艺参数异常之初就可以预知系统性缺陷的发生，从而可以及时地停机检查，避免了批量性不良品的产生，提高了产品的良率、降低了制造成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种系统性缺陷的监控方法，其特征在于，所述系统性缺陷的监控方法包括：
提供产生系统性缺陷的半导体结构，分析所述半导体结构产生系统性缺陷的原因；
根据所述半导体器件产生系统性缺陷的原因确定需要监测的生产机台；
对所述生产机台的工艺参数进行实时监测；以及
当所述工艺参数超过设定范围时，报警提醒。
2.如权利要求1所述的系统性缺陷的监控方法，其特征在于，半导体结构包括浅槽隔离结构、硅通孔结构及图形化的金属层结构中的一种或多种。
3.如权利要求2所述的获取晶圆晶背刮伤来源的方法，其特征在于，所述系统性缺陷包括空洞缺陷。
4.如权利要求3所述的系统性缺陷的监控方法，其特征在于，所述需要监测的生产机台包括光刻机台、刻蚀机台及膜层淀积机台中的一种或多种。
5.如权利要求4所述的系统性缺陷的监控方法，其特征在于，需要实时监测的所述工艺参数包括光刻前及光刻后的线宽、刻蚀深度、淀积膜层的厚度中的一种或多种。
6.如权利要求2所述的系统性缺陷的监控方法，其特征在于，所述系统性缺陷还包括短路缺陷和/或串扰缺陷。
7.如权利要求6所述的系统性缺陷的监控方法，其特征在于，所述需要监测的生产机台包括光刻机台、刻蚀机台及化学机械研磨机台中的一种或多种。
8.如权利要求7所述的系统性缺陷的监控方法，其特征在于，需要实时监测的所述工艺参数包括光刻前及光刻后的线宽、刻蚀线宽、研磨厚度中的一种或多种。
9.如权利要求7所述的系统性缺陷的监控方法，其特征在于，当所述生产机台的工艺参数超过设定范围时，报警提醒之后，所述系统性缺陷的监控方法还包括：
对工艺参数超过所述设定范围的生产机台进行停机检查。
10.如权利要求9所述的系统性缺陷的监控方法，其特征在于，对工艺参数超过所述设定范围的生产机台进行停机检查之后，所述系统性缺陷的监控方法还包括：
对出现异常的生产机台进行维修。
CN201810157687.8A 2018-02-24 2018-02-24 系统性缺陷的监控方法 Pending CN108364890A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810157687.8A CN108364890A (zh) 2018-02-24 2018-02-24 系统性缺陷的监控方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810157687.8A CN108364890A (zh) 2018-02-24 2018-02-24 系统性缺陷的监控方法

Publications (1)

Publication Number Publication Date
CN108364890A true CN108364890A (zh) 2018-08-03

Family

ID=63002706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810157687.8A Pending CN108364890A (zh) 2018-02-24 2018-02-24 系统性缺陷的监控方法

Country Status (1)

Country Link
CN (1) CN108364890A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112446978A (zh) * 2019-08-29 2021-03-05 长鑫存储技术有限公司 半导体设备的监控方法和装置、存储介质、计算机设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1673991A (zh) * 2004-03-24 2005-09-28 力晶半导体股份有限公司 一种缺陷控制方法
US20080243292A1 (en) * 2007-03-30 2008-10-02 Tzu-Yin Chiu Method of defect detection based on wafer rotation
CN101852741A (zh) * 2009-04-03 2010-10-06 吕一云 缺陷诊断及管理的方法
CN102412168A (zh) * 2011-11-30 2012-04-11 上海华力微电子有限公司 晶片缺陷的检测方法及系统
CN103295930A (zh) * 2013-06-04 2013-09-11 上海华力微电子有限公司 一种快速高效的晶背缺陷识别方法
CN106155005A (zh) * 2015-04-22 2016-11-23 中芯国际集成电路制造(上海)有限公司 一种机台制程参数偏移的管控系统及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1673991A (zh) * 2004-03-24 2005-09-28 力晶半导体股份有限公司 一种缺陷控制方法
US20080243292A1 (en) * 2007-03-30 2008-10-02 Tzu-Yin Chiu Method of defect detection based on wafer rotation
CN101852741A (zh) * 2009-04-03 2010-10-06 吕一云 缺陷诊断及管理的方法
CN102412168A (zh) * 2011-11-30 2012-04-11 上海华力微电子有限公司 晶片缺陷的检测方法及系统
CN103295930A (zh) * 2013-06-04 2013-09-11 上海华力微电子有限公司 一种快速高效的晶背缺陷识别方法
CN106155005A (zh) * 2015-04-22 2016-11-23 中芯国际集成电路制造(上海)有限公司 一种机台制程参数偏移的管控系统及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112446978A (zh) * 2019-08-29 2021-03-05 长鑫存储技术有限公司 半导体设备的监控方法和装置、存储介质、计算机设备

Similar Documents

Publication Publication Date Title
US20190295887A1 (en) Platform and method of operating for integrated end-to-end cmp-less interconnect process
DE102011055091B4 (de) Verfahren zur Herstellung eines Chips, Wafer und Abschnitt eines Wafers
TWI601242B (zh) 半導體晶片分割方法
US20080128694A1 (en) Manufacturing Method For Semiconductor Chips And Semiconductor Wafer
JP2017123458A (ja) 半導体ウェーハ、半導体構造体、及びそれを製造する方法
CN110600388A (zh) 改善铝焊盘结晶缺陷的方法
CN108364890A (zh) 系统性缺陷的监控方法
US11721586B2 (en) Method and system for regulating plasma dicing rates
JP2009188384A (ja) 製造工程の監視システム及び監視方法
CN110473799B (zh) 浅沟道隔离结构中的孔洞缺陷的检测方法
CN110137126A (zh) 一种半导体晶圆双膜切割方法
CN113990748B (zh) 晶圆切割保护方法及具有切割保护环的晶圆
CN111936418A (zh) 多晶硅破碎块及其制造方法
CN103928290B (zh) 晶圆边缘的刻蚀方法
JP2012190842A (ja) 半導体装置の製造方法
CN107507786A (zh) 一种多晶硅上接触孔粘结层异常缺陷检测方法
Blue et al. Efficient FDC based on hierarchical tool condition monitoring scheme
CN1629624B (zh) 监控晶圆缺陷的方法
CN104241129B (zh) 金属栅极晶体管的形成方法
US5604134A (en) Particle monitoring method for plasma reactors with moving gas distribution housings
CN105632961B (zh) 用于监测水渍状缺陷的检测晶圆及检测方法
Rodriguez-Verjan et al. Dispatching of lots to dynamically reduce the wafers at risk in semiconductor manufacturing
JP2001284201A (ja) モニタリング装置、モニタリングシステムとそれらの方法、並びに半導体装置の製造方法
Hirano et al. Scrubber-induced substrate cracks found by data mining analysis
KR20020031905A (ko) 반도체 웨이퍼 결함 검출 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180803

RJ01 Rejection of invention patent application after publication