CN108351825A - 用于集成电路中的最优修整校准的系统和方法 - Google Patents

用于集成电路中的最优修整校准的系统和方法 Download PDF

Info

Publication number
CN108351825A
CN108351825A CN201680063094.4A CN201680063094A CN108351825A CN 108351825 A CN108351825 A CN 108351825A CN 201680063094 A CN201680063094 A CN 201680063094A CN 108351825 A CN108351825 A CN 108351825A
Authority
CN
China
Prior art keywords
vertex
circuit
simplex
finishing
calibrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680063094.4A
Other languages
English (en)
Other versions
CN108351825B (zh
Inventor
潘卡伊·邦加莱
帕塔·高希
鲁宾·阿吉特·佩尔科治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN108351825A publication Critical patent/CN108351825A/zh
Application granted granted Critical
Publication of CN108351825B publication Critical patent/CN108351825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2268—Logging of test results
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

在所描述实例中，一种测试电路(100)包含彼此耦合的待校准电路(102)、误差产生电路(110)与单工电路(112)。所述待校准电路(102)经配置以将第一多个修整码(122到126)实施为用于所述待校准电路的对应多个组件的校准参数，并产生实际输出(106)。所述误差产生电路(110)经配置以基于所述实际输出(106)与所述待校准电路(102)的预期输出(108)之间的差而产生误差信号。所述单工电路(112)经配置以从所述误差产生电路(110)接收所述误差信号、基于所述误差信号而使用所述单工算法来产生第二多个修整码(122到126)、并将所述第二多个修整码(122到126)传输到所述待校准电路(102)。

Description

用于集成电路中的最优修整校准的系统和方法
背景技术
许多电路(例如模拟、射频(radio frequency，RF)和/或混合信号电路)需要微调各种组件(例如电阻器、电容器、延迟线和/或晶体管偏置)以满足规范。微调这些组件的过程可被称为修整。当正修整电路时，将不同修整码读取至电路中，并将不同修整码应用于电路的对应组件。这些修整码是用于电路的对应组件的具体校准参数。用于每个组件的每个可能修整码接着应用于其相应组件，直到电路满足其规范为止。很多时候，此校准过程涉及调谐多个互相相依的修整码以产生期望输出。这可需要设计者/测试工程师执行复杂的优化序列，包含一次一个地反复地调谐不同修整码。而且，因为对第二组件的优化会变更对第一组件的优化，所以可能难以实现总体上最优的修整码组合。
发明内容
在用于校准电路的系统和方法的所描述实例中，一种测试电路包含彼此耦合的待校准电路、误差产生电路与单工电路。所述待校准电路经配置以将第一多个修整码实施为用于所述电路的对应多个组件的校准参数并产生实际输出。所述误差产生电路经配置以基于所述实际输出与所述电路的预期输出之间的差而产生误差信号。所述单工电路经配置以从所述误差产生电路接收所述误差信号、基于所述误差信号而使用单工算法来产生第二多个修整码、并将所述第二多个修整码传输到所述待校准电路。
在一种用于校准电路的方法的所描述实例中，所述方法可包括基于来自待校准电路的多个预期输出与来自实施第一多个修整码的待校准电路的多个实际输出之间的差而产生多个误差信号。所述方法还可包括产生包括对应于所述第一多个修整码的多个顶点的单工结构。所述方法还可包括计算所述单工结构的质心。所述方法还可包括变换多个顶点中的顶点以产生第二多个修整码。所述方法还可包括将所述第二多个修整码传输到所述待校准电路以用于实施。
在其它实例中，一种单工电路可包括定序逻辑、质心计算逻辑和变换逻辑。所述定序逻辑可经配置以接收多个误差信号并产生包括多个顶点的单工结构。基于来自待校准电路的多个预期输出与来自实施第一多个修整码的待校准电路的多个实际输出之间的差而产生所述误差信号中的每一个。所述多个顶点中的每一个与所述第一多个修整码中的一个一致。所述质心计算逻辑经配置以识别所述第一单工结构的质心。所述变换逻辑经配置以反射、扩展、收缩或减少所述多个顶点中的顶点以产生第二多个修整码。所述变换逻辑还经配置以将所述第二多个修整码传输到所述待校准电路以用于实施。
附图说明
图1展示根据各种实施例的测试电路的框图。
图2展示根据各种实施例的单工电路的框图。
图3展示根据各种实施例的实例单工结构。
图4展示根据各种实施例的用于校准电路的方法的流程图。
图5展示根据各种实施例的用于变换顶点的方法的流程图。
具体实施方式
在此描述中，如果第一装置耦合到第二装置，那么连接可能通过直接连接，或者通过经由其它装置和连接的间接连接。叙述“基于”打算意味着“至少部分基于”。因此，如果X是基于Y，那么X可基于Y和任何数目个其它因数。
许多电路需要修整来进行优化和/或以满足规范。因此，这些电路需要校准各种组件。电路中的组件是电路的其参数值可被改变来调谐/控制电路操作的任何子部分。实例是电阻器、电容器、延迟线和晶体管(晶体管偏置)。当正修整电路时，将不同修整码读取至电路中，并将不同修整码应用于电路的对应组件。这些修整码是用于电路的对应组件的具体校准参数。在常规系统中，用于每个组件的每个可能修整码接着应用于其相应组件，直到电路满足其规范为止。很多时候，在常规系统中，此校准过程涉及调谐多个互相相依的修整码以产生期望输出，期望输出对应于需要由电路满足的规范。这可需要设计者/测试工程师执行复杂的优化序列，包含一次一个地反复地调谐不同修整码。实际上，因为对一个组件的优化可对另一组件具有影响，所以甚至在优化了第一组件之后，可能需要在优化了第二组件之后重新优化所述第一组件。而且，因为对第二组件的优化会变更对第一组件的优化，所以可能难以实现总体上最优的修整码组合。因此，需要产生同时用于校准多个修整码的多维修整码优化的快速技术。
图1展示根据各种实施例的测试电路100的框图。测试电路100可包含待校准电路102、模/数转换器(analog-to-digital converter，ADC)104、误差产生逻辑110和单工电路112。待校准电路102可包含经配置以将多个修整码实施为用于对应组件的校准参数的任何类型的电路，对应组件例如电阻器和电容器。因此，待校准电路102可经配置以使得包含于电路中的组件中的一些能够被校准。举例来说，待校准电路102中的电阻器的电阻和/或电容器的电容可以是可配置的。在一些实施例中，为了优化待校准电路102的性能和/或满足针对待校准电路102设定的规范，可微调这些参数(即，可改变对应组件的参数的值以优化和/或满足性能规范)。
单工电路112可以是经配置以同时产生多个修整码的硬件电路，修整码例如可构成修整码族120的修整码122到126。修整码124与126之间的省略号指示修整码族120可包含任何合适数目个修整码，但为了清晰起见，仅展示了两个修整码。每个修整码122到126可包含待校准电路102内的特定组件的校准参数。因此，修整码122可表示待校准电路102中的特定组件(例如电阻器或电容器)的校准参数(例如电阻或电容)。类似地，修整码124可表示与待校准电路102中的修整码122不同的具体组件的校准参数。举例来说，修整码122可表示待校准电路102中的电阻器的电阻，而修整码124可表示待校准电路102中的电容器的电容。
在实施例中，在第一迭代中，单工电路112可产生构成修整码族120的随机修整码122到126。修整码122到126的此初始集合在测试电路100的其相应寄存器中得以设定。待校准电路102接着可读取初始修整码122到126并将那些参数应用于其对应组件。举例来说，可将修整码122的值读取到待校准电路102中。如果那个值表示待校准电路102中的电阻器的电阻，那么待校准电路102将将那个电阻器设定成由修整码122请求的电阻。类似地，如果修整码124的值表示待校准电路102中的电容器的电容，那么待校准电路102将修整码124并将电容器设定成由修整码124请求的电容。
在应用了由修整码122到126请求的参数之后，待校准电路102可产生各种输出。举例来说，由于实施了修整码122到126中的每一个，待校准电路102可产生输出信号。此输出信号可对应于可适用的以下两个替代方案：(i)控制单个输出的两个或更多个修整码；或(ii)控制两个或更多个输出的两个或更多个修整码。因此，在实施例中，一个输出信号可与待校准电路102的第一组件的输出一致，而第二输出信号可与待校准电路102的第二组件的输出一致。可能必须以适合的措辞在适当地点将此表达。在一些实施例中，可以是任何类型的ADC的ADC 104将这些输出信号转换成数字输出信号，这些输出信号在实施例中是模拟信号(即，连续时段和连续振幅信号)。在替代性实施例中，不需要ADC 104，且来自待校准电路102的输出信号不需要被转换(即，这是因为那些信号已经是数字信号)。不管是否由ADC104转换，这些输出信号都可被称为由误差产生电路110接收到的实际输出106。预期输出108也由误差产生逻辑110接收到。预期输出108可以是用户需要待校准电路102在操作中产生的任何预定义输出。举例来说，预期输出108可以是最优输出，和/或满足待校准电路102的规范的输出。而且，预期输出108，比如实际输出106，可包含多个输出。因此，预期输出108可包含待校准电路102的第一组件的预期输出和待校准电路102的第二组件的预期输出。
误差产生逻辑110接收实际输出106和预期输出108两者。误差产生逻辑110可以是经配置以基于实际输出106与预期输出108之间的差而产生误差信号的任何硬件。在一些实施例中，误差产生电路110产生单个误差值。如果误差产生逻辑110仅接收到单个实际输出106和单个预期输出108，那么误差产生逻辑110可从预期输出减去实际输出106以产生误差值。但是，如果误差产生逻辑110一次接收到多个实际输出106和多个预期输出108，那么误差产生逻辑110产生表示所有输出的误差值。举例来说，e1可表示第一组件的实际输出的误差值，而e2表示第二组件的实际输出的误差值。这些可由误差产生逻辑110如下确定：
e1＝输出exp1-输出实际1e2＝输出exp2-输出实际2
其中输出exp1是第一组件的预期输出值，输出实际1是第一组件的实际输出值，输出exp2是第二组件的预期输出值，且输出实际2是第二组件的实际输出值。因为误差值e1和e2可由不同组件类型(例如电阻器、电容器)产生，所以所得误差值可基于不同测量单位。因此，误差值e1和e2可归一化。此外，用户可将一个组件的输出视为比第二组件的输出更重要。因此，误差值e1和e2也可经加权，以使得由误差产生电路110产生的单个误差值表示待校准电路108的总体误差。此单个误差值可由误差产生逻辑110如下确定：
其中eeff是单个误差值，w1是第一误差值的权重因数，n1是第一误差值的标准化因数，w2是第二误差值的权重因数，且n2是第二误差值的标准化因数。表示单个误差值的误差信号接着可作为函数f传输到单工电路112。单工电路112可比较含于误差信号中的误差值与阈值。如果误差值小于阈值，那么单工电路112将修整码族120中的修整码识别为用于待校准电路102的经校准修整码。在实施例中，阈值是基于已优化输出和/或满足规范的输出。因此，如果误差值小于阈值，那么修整码族120中的修整码提供充足优化和/或满足待校准电路102的规范，因此那些修整码可用于待校准电路102中，且校准例程可结束。
但是，在误差值超出阈值的情况下，在实施例中，单工电路112可产生多个额外随机和/或不相关修整码作为修整码族。每个修整码族接着由待校准电路102实施，且误差信号由误差产生逻辑110产生，如上文针对由待校准电路102实施的修整码族中的每一个所描述。而且，单工电路112可比较误差信号的误差值中的每一个与阈值，以确定是否已随机产生了经校准修整码。但是，如果阈值超出随机产生的修整码族实施方案中的每一个，那么可执行单工算法以优化修整码。在实施例中，单工电路112产生三组随机修整码族，因此在单工电路112实施单工算法以优化所产生修整码之前，单工电路112从误差产生电路110接收三个误差信号f。在替代性实施例中，在单工算法由单工电路112实施之前，单工电路112产生两组或更多组随机修整码族。在一些实施例中，不比较含于误差信号中的误差值与阈值，直到对应于随机产生的修整码的误差信号由误差产生逻辑110产生为止。举例来说，在误差产生逻辑110已针对三个随机产生的修整码族中的每一个产生误差信号之后，单工电路112可仅比较含于误差信号中的误差值。单工电路接着可比较误差信号中的每一个的误差值与阈值，以确定三个修整码族中的任一个是否包括经校准修整码。
图2展示根据各种实施例的单工电路112的框图。单工电路112可包含定序逻辑202、质心计算逻辑204和变换逻辑206。可以是任何类型的硬件的定序逻辑202可接收由误差产生逻辑110产生的误差信号f，误差信号对应于由于随机产生的修整码由待校准电路102产生的实际输出106。定序逻辑202可经配置以按能够确定最佳误差信号(即，误差值最小的误差信号)和/或最差误差信号(即，误差值最大的误差信号)的次序对这些误差信号f中的每一个进行布置。
而且，定序逻辑202可经配置以将随机产生的修整码用作顶点来产生单工结构。举例来说，如果修整码族120含有两个修整码122和124，那么修整码122可构成单工结构的顶点x1的x坐标，而修整码124可构成单工结构的同一顶点y1的y坐标。因此，由修整码122和124产生的实际输出108的误差信号是f(x1,y1)。如果三组随机修整码首先由定序逻辑202接收到，那么单工结构的三个顶点是：
(x1,y1),(x2,y2),(x3,y3)
其中x2是与x1相同的组件的第二随机修整码，y2是与y1相同的组件的第二随机修整码，x3是与x1相同的组件的第三随机修整码，且y3是与y1相同的组件的第三随机修整码。因此，对应误差信号由以下函数表示：
f(x1,y1),f(x2,y2),f(x3,y3)
在此实例中，定序逻辑202可以从最佳误差信号到最差误差信号的次序相对于顶点(x1,y1),(x2,y2),(x3,y3)的函数值f(x1,y1),f(x2,y2),f(x3,y3)对顶点进行布置。因为在此实例中表示两个修整码，所以单工结构的顶点呈二维空间。在替代性实例中，当在待校准电路102中一次实施多于两个修整码(例如n个修整码)时，可在所实施修整码数目的维度空间(例如n维空间)中表示单工结构。因此，可在n维空间中表示n个修整码的单工结构。
质心计算逻辑204可以是经配置以执行以下操作的硬件：计算单工结构的质心减对应于最差误差信号的顶点(即，具有由定序逻辑202布置的所有顶点的单工结构的几何中心出去对应于最差误差信号的顶点)。举例来说，通过确定由(x1,y1)和(x2,y2)形成的单工结构的几何中心，质心计算逻辑204可经配置以计算由顶点(x1,y1),(x2,y2),(x3,y3)形成的单工结构的质心，其中(x1,y1)对应于对应于最佳误差信号的顶点，且(x3,y3)对应于对应于最差误差信号的顶点。
变换逻辑206可以是经配置以反射、扩展、收缩和/或减少单工结构的顶点中的一或多个以便产生额外修整码族的任何硬件。变换逻辑206接着可将所产生修整码族传输到待校准电路102以用于由待校准电路102实施。
更确切地说，变换逻辑206可经配置以反射单工结构的对应于最差误差信号的顶点。举例来说，如果定序逻辑202已将f(x3,y3)布置为最差误差信号，那么反射所述顶点(x3,y3)，这是因为更接近(x1,y1)和(x2,y2)的点具有比(x3,y3)更好的误差信号。在实施例中，沿着质心线性地反射对应于最差误差信号的顶点。举例来说，反射具有最差误差信号(例如(x3,y3))的顶点的点可如下确定：
(xr1,yr1)＝(x0+α(x0-x3)),(y0+α(y0-y3))
其中(xr1,yr1)是将沿着质心线性反射顶点的点，x0是质心的x坐标，y0是质心的y坐标，且α是反射的乘法因数。在一些实例中，α是预编程到变换逻辑206中的预定乘法因数(例如1)。
在替代性实施例中，变换逻辑206可经配置以在第一单工结构的局部斜度方向上反射单工结构的对应于最差误差信号的顶点。举例来说，如是根据各种实施例的实例单工结构的图3中所展示，可按以下各处的顶点定义三维结构：(x1,y1,f(x1,y1))(顶点A)、(x2,y2,f(x2,y2))(顶点B)和(x3,y3,f(x3,y3))(顶点C)，其中沿着z轴标绘函数值f。由ABC定义的正交于平面由定义。此外，
因此，平面ABC的方程式是：
[(y2-y1)(f3-f1)-(y3-y1)(f2-f1)]x-[(x2-x1)(f3-f1)-(x3-x1)(f2-f1)]y+[(x2-x1)(y3-y1)-(x3-x1)(y2-y1)]f(x,y)＝c。
这允许f的表达式确定为：
计算f(x,y)的梯度如下得出在局部斜度方向上定点的向量：
如果k＝[(x2-x1)(y3-y1)-(x3-x1)(y2-y1)]，那么：
因为在此实例中，f(x1,y1)<f(x2,y2)<f(x3,y3)(即，(x3,y3)是最差误差信号且f(x1,y1)是最佳误差信号)，所以在单位向量(质心O(质心O是由单工结构的所有顶点A、B、C形成的单工结构的几何中心)与顶点A之间的单位向量)与(质心O与顶点A与B(E)之间的中点之间的单位向量)之间做出角度。三角形的质心O沿着的反射在与之间与AB相交。
为了找到AB上的的相交点P(xP,yP)：
的方程式：
的方程式：
沿着跨越线AB的新质心的顶点通过下式得出：
由此，反射点R的顶点被计算为：
以此方式，变换逻辑206可在第一单工结构的局部斜度方向上反射单工结构的对应于最差误差信号的顶点以产生新单工结构。如上文所描述，虽然在此实例中仅展示了两个维度，但是反射点可延伸到任何数目个维度并从任何数目个维度计算出。举例来说，反射点可由(xr2,yr2,zr2)表示，并以与对于二维(xr2,yr2)所提及的类似方式计算出。
因为将(xr2,yr2)用作顶点中的一个，新单工结构的顶点可接近会阻碍进一步变换的线性布置，所以如果新计算出的顶点的斜度小于新单工结构的一侧的斜度的阈值(斜度比较值)，那么在实施例中，变换逻辑206可不将(xr2,yr2)用作反射点，而是替代地可使用如上计算的(xr1,yr1)。(xr,yr)更具体地说，在实施例中，变换逻辑206可将反射点确定为(xr,yr)：
其中θ是斜度比较值。
如果反射点(xr,yr)对应于产生并非最佳误差信号的误差信号的修整码，那么不是最差误差信号，使得f(x1,y1)<f(xr,yr)<f(x3,y3)。反射点(xr,yr)替换最差点(x3,y3)，并提供定序逻辑从最佳到最差或最差到最佳进行布置的新点。举例来说，反射点提供(xr,yr)可由待校准电路102实施的修整码(例如xr是用于第一组件的修整码，且yr是用于第二组件的修整码)。测试电路100接着重复以下过程：产生另一实际输出108、产生另一误差信号、确定新修整码是否是经校准修整码且新修整码是否不是经校准修整码、从最佳到最差或从最差到最佳对误差信号进行布置。
如果反射点(xr,yr)对应于产生所有先前误差信号的最佳误差信号的修整码，使得f(xr,yr)<f(x1,y1)<f(x2,y2)<f(x3,y3)，那么反射产生会产生更接近预期输出108的实际输出106的修整码。因此，在实施例中，变换逻辑206可扩展反射点以相同的方向上更远离地移动经反射点。在实施例中，如下沿着质心线性扩展经反射点(xr,yr)：
(xe1,ye1)＝(x0+β(x0-x3)),(y0+β(y0-y3))
其中(xe1,ye1)是将沿着质心线性扩展的反射顶点的点，x0是质心的x坐标，y0是质心的y坐标，且β是扩展的乘法因数。在一些实例中，β是预编程到变换逻辑206中的大于乘法因数α的预定乘法因数(例如2)。在替代性实施例中，变换逻辑206可经配置以在第一单工结构的局部斜度方向上扩展所反射顶点(xr,yr)。类似于以上(xr2,yr2)产生的反射，第一单工结构的局部斜度方向上的扩展可如下确定：
如上文所描述，虽然在此实例中仅展示了两个维度，但是扩展点可延伸到任何数目个维度并从任何数目个维度计算出。举例来说，扩展点可由(xe2,ye2,ze2)表示，并以与对于二维(xe2,ye2)所提及的类似方式计算出。因为将(xe2,ye2)用作顶点中的一个，新单工结构的顶点可接近会阻碍进一步变换的线性布置，所以如果新计算出的顶点的斜度小于新单工结构的一侧的斜度的阈值(斜度比较值)，那么在实施例中，变换逻辑206可不将(xe2,ye2)用作扩展点，而是替代地可使用如上计算的(xe1,ye1)。斜度比较值可以是从单工结构的顶点中的一个到第二顶点的线的斜度与新单工结构的另一侧的斜度之间的关系。因此，在实施例中，变换逻辑206可将扩展点(xe,ye)确定为：
其中θ是斜度比较值。扩展点(xe1,ye1),(xe2,ye2)或(xe,ye)提供可由待校准电路102实施的新修整码(例如xe是用于第一组件的修整码且ye是用于第二组件的修整码)。测试电路100接着重复以下过程：产生另一实际输出108、产生另一误差信号、确定新修整码是否是经校准修整码且新修整码是否不是经校准修整码、从最佳到最差或从最差到最佳对误差信号进行布置。变换逻辑206可继续扩展新产生的点，直到确定了修整码是经校准修整码或新产生的点不对应于最佳误差信号为止。
如果经反射点(xr,yr)或扩展点(xe,ye)对应于产生所有先前误差信号的最差误差信号的修整码，使得f(x1,y1)<f(x2,y2)<f(x3,y3)<f(xr,yr)，那么反射产生会产生更远离预期输出108的实际输出106的修整码。因此，在实施例中，变换逻辑206可在反射(例如(x3,y3))之前使最差点朝向质心收缩。举例来说，收缩具有最差误差信号(例如(x3,y3))的顶点的收缩点可如下确定：
(xc,yc)＝x0+ρ(x0-x3)
其中(xc,yc)是将朝向质心收缩顶点的点，x0是质心的x坐标，y0是质心的y坐标，且ρ是收缩的乘法因数(在一些实施例中)。如果收缩点(xc,yc)提供比最差点更好的点，那么收缩点(xc,yc)替换最差点(x3,y3)，并提供定序逻辑从最佳到最差或最差到最佳进行布置的新点。举例来说，收缩点(xc,yc)提供可由待校准电路102实施的新修整码(例如xc是用于第一组件的修整码且yc是用于第二组件的修整码)。测试电路100接着重复以下过程：产生另一实际输出108、产生另一误差信号、确定新修整码是否是经校准修整码且新修整码是否不是经校准修整码、从最佳到最差或从最差到最佳对误差信号进行布置。
如果收缩点(xc,yc)对应于产生最差误差信号的修整码(例如由收缩点产生的修整码产生的误差信号如下布置：f(x1,y1)<f(x2,y2)<f(x3,y3)<f(xc,yc))，那么在实施例中，变换逻辑206可迭代地减少朝向与最佳误差值一致的点的非最佳点。继续此实例，可如下朝向对应于最佳误差信号的(x1,y1)点移动点(x2,y2)和(x3,y3)：
对于所有i∈{2,...,n+1}，(xd,yd)＝x1+σ(xi-x1)
其中(xd,yd)是将朝向质心收缩顶点的点，x1是对应于最佳误差值的顶点的x坐标，xi是所有其它顶点的x坐标，σ且是减少的乘法因数(在一些实施例中)。减少的点(xd,yd)提供可由待校准电路102实施的新修整码(例如xd是用于第一组件的修整码且yd是用于第二组件的修整码)。测试电路100接着重复以下过程：产生另一实际输出108、产生另一误差信号、确定新修整码是否是经校准修整码且新修整码是否不是经校准修整码、从最佳到最差或从最差到最佳对误差信号进行布置。
变换逻辑206继续反射、扩展、收缩和/或减少单工结构的点，直到误差值变得小于阈值为止，由此显示经校准修整码。虽然已按具体次序描述了反射、扩展、收缩和减少过程，但是在替代性实施例中，变换逻辑206可按任何次序执行反射、扩展、收缩和减少中的任一个。
图4展示根据各种实施例的用于校准例如待校准电路102等电路的方法400的流程图。图5展示根据各种实施例的用于变换顶点的方法500的流程图。虽然为了方便起见依序描绘，但是可以不同次序执行和/或并行地执行方法400和500中展示的动作中的至少一些。而且，一些实施例可执行仅所展示动作中的一些或可执行额外动作。在一些实施例中，方法400和500的操作中的至少一些和本文中所描述的其它操作可由由处理器实施的待校准电路102、误差产生电路110和/或单工电路112执行，所述处理器执行存储于非暂时性计算机可读储存媒体或状态机中的指令。
方法400在框402中以产生第一多个误差信号开始。在实施例中，误差产生电路110可通过确定来自经历校准以确定误差值的待校准电路预期输出与实际输出之间的一或多个差异来产生误差信号，预期输出例如预期输出108，实际输出例如实际输出106，待校准电路例如待校准电路102。待校准电路可通过实施修整码产生实际输出，修整码例如修整码族120中的修整码122到126。在一些实施例中，所述第一多个误差信号包括由三个实际输出产生的三个误差信号，所述三个实际输出由实施三个不同修整码族的待校准电路产生。在框404中，方法400以对误差信号进行布置使得建立最差误差信号(即，其中误差值最大的误差信号)继续。在一些实施例中，误差信号可从最佳(即，其中误差值最小的误差信号)到最差或从最差到最佳布置。单工电路112可对误差信号进行布置。
方法400在框406中以在一些实施例中通过单工电路112产生第一单工结构继续。可使用由例如待校准电路102等待校准电路实施的修整码值以产生实际输出来产生第一单工结构，实际输出例如实际输出106，其用以产生误差信号作为单工结构的顶点的坐标。举例来说，例如修整码族120等单个修整码族中的修整码可包括第一单工结构的顶点中的一个的坐标。更具体地说，修整码族中的一个修整码可包括第一单工结构的第一顶点的x坐标，而修整码族中的第二修整码可包括第一单工结构的第一顶点的y坐标。额外修整码族中的修整码可包括第一单工结构的剩余顶点的坐标。
在框408中，方法400以以下操作继续：在一些实施例中通过单工电路112计算第一单工结构的质心减对应于最差误差信号的顶点。因此，此质心可包括第一单工结构的几何中心，而不具有对应于最差误差信号的顶点。方法400在框410中以以下操作继续：在一些实施例中通过单工电路112变换第一单工结构的第一顶点以产生多个修整码。变换可包含反射、扩展、收缩和/或减少第一单工结构的顶点中的一个。举例来说，如果对应于第一单工结构的第一顶点的误差信号布置为最差误差信号，那么可跨越单工结构反射第一顶点。在一些实施例中，此反射可包括沿着质心线性地反射第一顶点。在替代性实施例中，此反射可包括在第一单工结构的局部斜度方向上反射第一顶点。此变换确定单工结构的新顶点。
在框412中，方法400以在一些实施例中通过单工电路112将额外修整码传输到例如待校准电路102等待校准电路继续。由框410中的变换确定的单工结构的新顶点可包含额外修整码。举例来说，新顶点的x坐标可以是额外修整码中的一个，而新顶点的y坐标可以是额外修整码中的另一个。在一些实施例中，待校准电路102接着可实施额外修整码，由此产生额外实际输出。方法400在框414中以以下操作继续：在一些实施例中通过误差产生电路110产生额外误差信号。在待校准电路102产生额外实际输出之后，误差产生电路110可基于预期输出与额外实际输出之间的差而产生额外误差信号。这些差异可构成包含于额外误差信号中的误差值。
在框416中，方法400以以下操作继续：在一些实施例中通过单工电路412确定含于额外误差信号中的误差值是否小于阈值。如果在框416中确定了含于额外误差信号中的误差值小于阈值，那么方法400在框418中以以下操作继续：在一些实施例中通过单工电路112将额外修整码(即，由待校准电路实施的上一个修整码族中的修整码)识别为经校准修整码。经校准修整码接着可由经校准电路实施以用于操作，并可被视为已优化。
但是，如果(在框416中)确定了含于额外误差信号中的误差值不小于阈值，那么方法400在框420中以以下操作继续：在一些实施例中通过单工电路112运用先前产生的误差信号对额外误差信号进行布置，使得建立最差误差信号和/或最佳误差信号。在框422中，方法400以在一些实施例中通过单工电路112产生第二单工结构继续。第二单工结构可包含第一单工结构的顶点连同先前变换的新顶点。方法400在框424中以以下操作继续：在一些实施例中通过单工电路112计算第二单工结构的质心。方法400在框426中以以下操作继续：在一些实施例中通过单工电路112变换第二单工结构的顶点中的一个以产生多个额外修整码。变换可包含反射、扩展、收缩和/或减少第一单工结构的顶点中的一个。方法400在框412中以以下操作继续：将额外修整码传输到待校准电路以用于实施。
图5展示根据各种实施例的用于变换顶点的方法500的流程图。方法500在框502中以以下操作开始：在一些实施例中通过单工电路112，在单工结构的局部斜度方向上反射单工结构的顶点以产生第二顶点。在框504中，方法500以产生斜度比较值继续。斜度比较值可以是从单工结构的顶点中的一个到第二顶点的线的斜度与新单工结构的另一侧的斜度之间的关系。
方法500在框506中以以下操作继续：在一些实施例中通过单工电路112确定斜度比较值是否是或超出阈值。如果在框506中确定了斜度比较值超出阈值，那么方法500在框508中以以下操作继续：在一些实施例中通过单工电路112，基于第二顶点而产生新修整码(例如第二顶点的坐标是新修整码)。但是，如果在框506中确定了斜度比较值不超出阈值，那么方法500在框510中以以下操作继续：在一些实施例中通过单工电路112，沿着质心线性地反射原始顶点以产生第三顶点。在框512中，方法500以以下操作继续：在一些实施例中通过单工电路112，基于第三顶点而产生新修整码(例如第三顶点的坐标是新修整码)。
在所描述的实施例中可能进行修改，且其它实施例在权利要求的范围内是可能的。

Claims (20)

1.一种测试电路，其包括：
待校准电路，其经配置以将第一多个修整码实施为用于所述待校准电路的对应多个组件的校准参数，并产生第一实际输出；
误差产生电路，其经配置以基于所述第一实际输出与所述待校准电路的预期输出之间的差而产生第一误差信号；以及
单工电路，其经配置以从所述误差产生电路接收所述第一误差信号、基于所述第一误差信号而使用单工算法来产生第二多个修整码、并将所述第二多个修整码传输到所述待校准电路。
2.根据权利要求1所述的测试电路，其中所述单工电路经进一步配置以比较所述第一误差信号中的误差值与阈值，并基于所述误差值小于所述阈值而将所述第一多个修整码识别为用于所述待校准电路的经校准修整码。
3.根据权利要求1所述的测试电路，其中：
所述待校准电路经进一步配置以将所述第二多个修整码实施为校准参数并产生第二实际输出；
所述误差产生电路经进一步配置以基于所述待校准电路的所述第二实际输出与所述预期输出之间的差而产生第二误差信号；且
所述单工电路经进一步配置以从所述误差产生逻辑接收所述第二误差信号、基于所述第二误差信号而使用所述单工算法来产生第三多个修整码、并将所述第三多个修整码传输到所述待校准电路。
4.根据权利要求1所述的测试电路，其中：
所述待校准电路的所述多个组件中的每一个经配置以产生对应实际输出；且
所述误差产生逻辑经进一步配置以将权重因数分配给所述对应实际输出中的每一个，并基于指派给所述对应实际输出中的每一个的所述权重因数而产生对应于所述第一误差信号的误差值。
5.根据权利要求1所述的测试电路，其中所述单工算法致使所述单工电路：
产生包括多个顶点的第一单工结构，所述多个顶点中的一个的多个坐标对应于所述多个修整码；
计算所述第一单工结构的质心；以及
变换第一多个顶点中的第一顶点以产生所述第二多个修整码。
6.根据权利要求5所述的测试电路，其中所述单工电路经配置以通过执行以下操作来变换所述第一顶点：
在所述第一单工结构的局部斜度方向上反射所述第一顶点以产生第二顶点；
通过比较所述第二顶点的斜度与所述第一单工结构的一侧的斜度来产生斜度比较值；
基于所述斜度比较值超出阈值，基于所述第二顶点而产生所述第二多个修整码；
以及
基于所述斜度比较值小于所述阈值：与所述第一单工结构的所述质心线性相对地反射所述第一顶点以产生第三顶点；以及基于所述第三顶点而产生所述第二多个修整码。
7.根据权利要求5所述的测试电路，其中所述第一顶点对应于第一多个误差信号中的具有最差误差值的误差信号。
8.根据权利要求5所述的测试电路，其中所述单工电路经配置以通过执行以下操作来变换所述第一顶点：在所述第一单工结构的局部斜度方向上扩展所述第一顶点以产生第二顶点，并基于所述第二顶点而产生所述第二多个修整码。
9.根据权利要求5所述的测试电路，其中所述单工电路经配置以通过执行以下操作来变换所述第一顶点：使所述第一顶点朝向所述质心收缩以产生第二顶点，并基于所述第二顶点而产生所述第二多个修整码。
10.一种用于校准电路的方法，其包括：
基于来自待校准电路的多个预期输出与来自实施第一多个修整码的待校准电路的多个实际输出之间的差而产生第一多个误差信号；
产生包括对应于所述第一多个修整码的多个顶点的第一单工结构；
计算所述第一单工结构的质心；
变换第一多个顶点中的第一顶点以产生第二多个修整码；以及
将所述第二多个修整码传输到所述待校准电路以用于实施。
11.根据权利要求10所述的方法，其进一步包括：
基于来自所述待校准电路的所述预期输出与实施所述第二多个修整码的待校准电路的额外实际输出之间的差而产生额外误差信号；以及
产生包括对应于所述第一多个修整码和所述第二多个修整码的多个顶点的第二单工结构；
计算所述第二单工结构的质心；以及
变换第二多个顶点中的第二顶点以产生第三多个修整码。
12.根据权利要求11所述的方法，其进一步包括：
比较所述额外误差信号的误差值与阈值；以及
基于所述误差值小于所述阈值，将所述第二多个修整码识别为用于所述待校准电路的经校准修整码。
13.根据权利要求10所述的方法，其中所述变换第一顶点包括：
在所述第一单工结构的局部斜度方向上反射所述第一顶点以产生第二顶点；
通过比较所述第二顶点的斜度与所述第一单工结构的一侧的斜度来产生斜度比较值；
基于所述斜度比较值超出阈值，基于所述第二顶点而产生所述第二多个修整码；
以及
基于所述斜度比较值小于所述阈值：与所述第一单工结构的所述质心线性相对地反射所述第一顶点以产生第三顶点；以及基于所述第三顶点而产生所述第二多个修整码。
14.根据权利要求10所述的方法，其中所述变换第一顶点包括在所述第一单工结构的局部斜度方向上扩展所述第一顶点。
15.根据权利要求10所述的方法，其中所述变换第一顶点包括使所述第一顶点朝向所述质心收缩。
16.一种单工电路，其包括：
定序逻辑，其经配置以接收第一多个误差信号并产生包括第一多个顶点的第一单工结构，所述第一多个误差信号中的每一个基于来自待校准电路的多个预期输出与来自实施第一多个修整码的待校准电路的多个实际输出之间的差而产生；
质心计算逻辑，其经配置以识别所述第一单工结构的质心；以及
变换逻辑，其经配置以反射、扩展、收缩或减少所述第一多个顶点中的第一顶点以产生第二多个修整码，并将所述第二多个修整码传输到所述待校准电路以用于实施；
其中所述第一多个顶点中的每一个与所述第一多个修整码中的一个一致。
17.根据权利要求16所述的单工电路，其中所述变换逻辑经配置以与所述第一单工结构的所述质心线性相对地反射所述第一顶点。
18.根据权利要求16所述的单工电路，其中所述变换逻辑经配置以在所述第一单工结构的局部斜度方向上扩展所述第一顶点。
19.根据权利要求16所述的单工电路，其中：
所述定序逻辑经进一步配置以接收基于来自所述待校准电路的所述预期输出与来自实施所述第二多个修整码的待校准电路的额外实际输出之间的差而产生的额外误差信号，并产生包括第二多个顶点的第二单工结构；
所述质心计算逻辑经进一步配置以识别所述第二单工结构的质心；以及
所述变换逻辑经进一步配置以反射、扩展、收缩或减少所述第二多个顶点中的第二顶点以产生第三多个修整码，并将所述第三多个修整码传输到所述待校准电路以用于实施。
20.根据权利要求16所述的单工电路，其中所述定序逻辑经进一步配置以布置所述第一多个误差信号使得建立最差误差信号，且其中所述第一顶点对应于所述第一多个误差信号中的具有最差误差值的误差信号。
CN201680063094.4A 2015-12-18 2016-12-19 用于集成电路中的最优修整校准的系统和方法 Active CN108351825B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/975,193 US10606723B2 (en) 2015-12-18 2015-12-18 Systems and methods for optimal trim calibrations in integrated circuits
US14/975,193 2015-12-18
PCT/US2016/067501 WO2017106830A1 (en) 2015-12-18 2016-12-19 Systems and methods for optimal trim calibrations in integrated circuits

Publications (2)

Publication Number Publication Date
CN108351825A true CN108351825A (zh) 2018-07-31
CN108351825B CN108351825B (zh) 2022-02-08

Family

ID=59057724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680063094.4A Active CN108351825B (zh) 2015-12-18 2016-12-19 用于集成电路中的最优修整校准的系统和方法

Country Status (3)

Country Link
US (1) US10606723B2 (zh)
CN (1) CN108351825B (zh)
WO (1) WO2017106830A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020103759A1 (en) * 2018-11-22 2020-05-28 Changxin Memory Technologies, Inc. Integrated circuit (ic) power-up testing method and device, and electronic equipment

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11200377B2 (en) * 2017-04-27 2021-12-14 Micro Focus Llc Cluster model to predict build failure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0364090A2 (en) * 1988-08-26 1990-04-18 AT&T Corp. Method and apparatus for efficient resource allocation
US6236286B1 (en) * 1999-06-08 2001-05-22 Lucent Technologies, Inc. Integrated on-board automated alignment for a low distortion amplifier
US20010030617A1 (en) * 1998-04-13 2001-10-18 Cusey James P. One-wire device with A-to-D converter
US20040047409A1 (en) * 2002-09-05 2004-03-11 Lee Patrick J. Adaptive transmit equalizer
US20050010388A1 (en) * 2003-07-11 2005-01-13 International Business Machines Corporation Dynamic online multi-parameter optimization system and method for autonomic computing systems
CN102087747A (zh) * 2011-01-05 2011-06-08 西南交通大学 基于单纯形法的对象跟踪方法
CN102947830A (zh) * 2010-06-22 2013-02-27 诺沃皮尼奥内有限公司 涡轮机级家族调整/校准系统和方法
US20130169369A1 (en) * 2011-12-30 2013-07-04 John R. Turner Methods and apparatus for self-trim calibration of an oscillator

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642116A (en) * 1995-03-06 1997-06-24 International Business Machines Corporation Self calibrating segmented digital-to-analog converter
US6338032B1 (en) * 1998-12-16 2002-01-08 Analog Devices, Inc. System and method for trimming IC parameters
US7002496B2 (en) 2004-01-07 2006-02-21 Texas Instruments Incorporated All-digital calibration of string DAC linearity using area efficient PWL approximation: eliminating hardware search and digital division
US7561979B2 (en) * 2007-05-10 2009-07-14 Mediatek Inc. Device and method for calibrating data processing apparatus by tuning firmware trim value
US7761818B2 (en) 2007-07-25 2010-07-20 International Business Machines Corporation Obtaining a feasible integer solution in a hierarchical circuit layout optimization
US7688240B2 (en) 2008-05-02 2010-03-30 Analog Devices, Inc. Method and apparatus for calibrating an RDAC for end-to-end tolerance correction of output resistance
US8972807B2 (en) 2012-05-14 2015-03-03 Texas Instruments Incorporated Integrated circuits capable of generating test mode control signals for scan tests
US8929158B1 (en) * 2013-10-15 2015-01-06 Integrated Silicon Solution, Inc. Auto-trimming of internally generated voltage level in an integrated circuit
US9356590B1 (en) * 2014-12-16 2016-05-31 Freescale Semiconductor, Inc. Production test trimming acceleration

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0364090A2 (en) * 1988-08-26 1990-04-18 AT&T Corp. Method and apparatus for efficient resource allocation
US20010030617A1 (en) * 1998-04-13 2001-10-18 Cusey James P. One-wire device with A-to-D converter
US6236286B1 (en) * 1999-06-08 2001-05-22 Lucent Technologies, Inc. Integrated on-board automated alignment for a low distortion amplifier
US20040047409A1 (en) * 2002-09-05 2004-03-11 Lee Patrick J. Adaptive transmit equalizer
US20050010388A1 (en) * 2003-07-11 2005-01-13 International Business Machines Corporation Dynamic online multi-parameter optimization system and method for autonomic computing systems
CN102947830A (zh) * 2010-06-22 2013-02-27 诺沃皮尼奥内有限公司 涡轮机级家族调整/校准系统和方法
CN102087747A (zh) * 2011-01-05 2011-06-08 西南交通大学 基于单纯形法的对象跟踪方法
US20130169369A1 (en) * 2011-12-30 2013-07-04 John R. Turner Methods and apparatus for self-trim calibration of an oscillator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020103759A1 (en) * 2018-11-22 2020-05-28 Changxin Memory Technologies, Inc. Integrated circuit (ic) power-up testing method and device, and electronic equipment
US11409623B2 (en) 2018-11-22 2022-08-09 Changxin Memory Technologies, Inc. Integrated circuit (IC) power-up testing method and device, and electronic equipment

Also Published As

Publication number Publication date
CN108351825B (zh) 2022-02-08
US10606723B2 (en) 2020-03-31
WO2017106830A1 (en) 2017-06-22
US20170177456A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
Wu et al. Primme_svds: A high-performance preconditioned svd solver for accurate large-scale computations
CN106407497B (zh) 用以调整电路符号的方法及系统
US11620530B2 (en) Learning method, and learning apparatus, and recording medium
KR20220028010A (ko) 3차원 메쉬 모델의 재구축 방법 및 장치, 기기, 저장 매체
TWI758742B (zh) 用於電子電路之曲線型遮罩的遮罩規則檢查之系統及方法
US20130298094A1 (en) Methods and Apparatus for Layout Verification
JP7369809B2 (ja) 量子ゲートの較正方法および装置、電子機器ならびに媒体
US11507724B2 (en) Non-transitory computer-readable storage medium storing estimation program, estimation device, and estimation method
CN108351825A (zh) 用于集成电路中的最优修整校准的系统和方法
Wei et al. Adaptive mesh refinement and superconvergence for two-dimensional interface problems
US8959466B1 (en) Systems and methods for designing layouts for semiconductor device fabrication
US20150162061A1 (en) Multi-cycle write leveling
Ruan et al. An improved co-kriging multi-fidelity surrogate modeling method for non-nested sampling data
CN107609234B (zh) 基于不确定性的稳健性分析方法及系统
US20120191729A1 (en) Fast Pattern Matching
CN115630600B (zh) 用于版图处理的方法、设备和介质
Mutonkole et al. Multivariate adaptive sampling of parameterized antenna responses
Uhlig An inverse field of values problem
Koziel Space mapping: Performance, reliability, open problems and perspectives
JP6286182B2 (ja) 推定方法およびそれを利用した推定装置
US8762917B2 (en) Automatically modifying a circuit layout to perform electromagnetic simulation
Bombrun et al. A conjugate gradient algorithm for the astrometric core solution of Gaia
CN117973307B (zh) 用于版图处理的方法、设备和介质
JP5725883B2 (ja) 部分計測を合成する形状計測方法
US20240143885A1 (en) Multiply-Instantiated Block Modeling For Circuit Component Placement In Integrated Circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant