CN108346453B - 一种闪存测试设备和方法 - Google Patents
一种闪存测试设备和方法 Download PDFInfo
- Publication number
- CN108346453B CN108346453B CN201711462901.2A CN201711462901A CN108346453B CN 108346453 B CN108346453 B CN 108346453B CN 201711462901 A CN201711462901 A CN 201711462901A CN 108346453 B CN108346453 B CN 108346453B
- Authority
- CN
- China
- Prior art keywords
- data
- flash memory
- control instruction
- terminal
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供了一种闪存测试设备和方法。所述闪存测试设备分别与终端和闪存连接，所述闪存测试设备包括数据发生器、缓存器和数据比对器；所述数据发生器，用于根据所述终端发送的控制指令产生第一数据；所述缓存器，用于根据所述控制指令读取所述闪存中的第二数据，以及存储所述第一数据和所述第二数据；所述数据比对器，用于比对所述第一数据和所述第二数据，并将比对结果反馈至所述终端。本发明实施例提高了传输效率，缩短了闪存的测试时间。
Description
技术领域
本发明涉及存储设备技术领域，尤其涉及一种闪存测试设备和方法。
背景技术
因为具有大容量、数据不丢失等特性，闪存已成为智能手机和电脑中固态硬盘首选的存储元件。在闪存的设计验证阶段，需要对闪存做擦写读测试，同时结合电参数或设置参数的改变，还需要循环多次实验，整个功能验证甚至要花费数天时间。在测试时，耗费时间的过程主要包括：终端产生整个page或者整个chip的数据，将整个page或者整个chip的数据以及配置ATE(Automatic Test Equipment，半导体芯片自动测试设备)的参数传输到ATE设备，ATE设备从闪存读取数据传输回终端，整个测试过程传输的数据量很大，容易出现传输延迟等情况，因而比较耗费时间。
发明内容
本发明实施例提供一种闪存测试设备和方法，以解决现有技术中测试过程中传输数据量大、耗费时间的问题。
为了解决上述技术问题，本发明实施例提供了一种闪存测试设备，所述闪存测试设备分别与终端和闪存连接，所述闪存测试设备包括数据发生器、缓存器和数据比对器；
所述数据发生器，用于根据所述终端发送的控制指令产生第一数据；
所述缓存器，用于根据所述控制指令读取所述闪存中的第二数据，以及存储所述第一数据和所述第二数据；
所述数据比对器，用于比对所述第一数据和所述第二数据，并将比对结果反馈至所述终端。
可选地，所述缓存器，还用于根据所述控制指令将所述第一数据写入所述闪存中。
可选地，所述控制指令包括配置所述数据发生器的配置指令、读写所述闪存的读写指令中的至少一种。
可选地，所述第一数据的大小小于所述闪存的单页容量、单块容量、单片容量中的至少一种。
可选地，所述闪存为NAND。
为了解决上述技术问题，本发明实施例还提供了一种闪存测试方法，其特征在于，应用于上述的闪存测试设备，所述方法包括：
接收终端发送的控制指令；
根据所述控制指令产生第一数据，并存储所述第一数据；
根据所述控制指令读取闪存中的第二数据，并存储所述第二数据；
比对所述第一数据和所述第二数据，并将比对结果反馈至所述终端。
可选地，所述方法还包括：
根据所述控制指令将所述第一数据写入所述闪存中。
可选地，所述控制指令包括配置指令、读写指令中的至少一种。
可选地，所述第一数据的大小小于所述闪存的单页容量、单块容量、单片容量中的至少一种。
可选地，所述闪存为NAND。
在本发明实施例中，闪存测试设备分别与终端和闪存连接，闪存测试设备包括数据发生器、缓存器和数据比对器；数据发生器根据终端发送的控制指令产生第一数据；缓存器根据控制指令读取闪存中的第二数据，以及存储第一数据和第二数据；数据比对器比对第一数据和第二数据，并将比对结果反馈至所述终端。由于第一数据的产生，第一数据和第二数据的比对均在闪存测试设备中，终端与闪存测试设备之间的仅传输控制指令和比对结果，相比现有技术中传输大量数据，提高了传输效率，缩短了闪存的测试时间。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一的一种闪存测试设备的结构示意图；
图2是本发明实施例二的一种闪存测试方法的步骤流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1示出了本发明实施例提供的一种闪存测试设备。所述闪存测试设备10分别与终端20和闪存30连接，所述闪存测试设备10包括数据发生器101、缓存器102和数据比对器103；
所述数据发生器101，用于根据所述终端20发送的控制指令产生第一数据；
所述缓存器102，用于根据所述控制指令读取所述闪存30中的第二数据，以及存储所述第一数据和所述第二数据；
所述数据比对器103，用于比对所述第一数据和所述第二数据，并将比对结果反馈至所述终端20。
本实施例中，终端20向闪存测试设备10发送控制指令，闪存测试设备10接收控制指令后，闪存测试设备10中的数据发生器101根据控制指令产生第一数据，闪存测试设备10中的缓存器102根据控制指令读取闪存30中的第二数据。数据发生器101产生的第一数据和闪存30中的第二数据均存储在缓存器102中，用户可以对缓存器102进行操作，从而获取到测试过程中的数据。数据比对器103从缓存器102中获取第一数据和第二数据，并对第一数据和第二数据进行比对得到比对结果，之后再将比对结果反馈给终端10。闪存测试设备10中的数据发生器101、缓存器102和数据比对器103可以通过FPGA(Field-ProgrammableGate Array，现场可编程门阵列)实现，本发明实施例对此不作详细限定，可以根据实际情况进行设置。由于数据在闪存测试设备20中产生，终端10和闪存测试设备20之间仅需要传输控制指令和比对结果，所以相比现有技术中需要传输大量数据，本发明实施例减少了数据传输量，提高了传输效率，缩短了内存的测试时间。
可选地，所述缓存器102，还用于根据所述控制指令将所述第一数据写入所述闪存30中。
本实施例中，缓存器102可以根据控制指令读取闪存30中的第二数据。具体地，缓存器102的数据输入管脚连接闪存30的数据输出管脚，控制指令打开两个管脚，则闪存30中第二数据可以传输至缓存器102中。缓存器102还可以根据控制指令将第一数据写入闪存30中。具体地，缓存器102的数据输出管脚连接闪存30的数据输入管脚，控制指令打开两个管脚，第一数据从缓存器102传输至闪存30中。
可选地，所述控制指令包括配置所述数据发生器101的配置指令、读写所述闪存30的读写指令中的至少一种。
本实施例中，控制指令可以包括配置数据发生器101配置指令。具体地，闪存测试设备10接收到配置指令后，对数据发生器101进行配置，数据发生器101根据配置生成第一数据。数据发生器101可以针对不同的配置生成不同的数据，本发明实施例对配置指令不作详细限定，可以根据实际情况进行设置。控制指令还可以包括读写闪存30的读写指令。具体地，闪存测试设备10在接收到读取闪存的读写指令后，开启缓存器102的数据输入管脚和闪存30的数据输出管脚，使得第二数据可以从闪存30传输至缓存器102中；在接收到写入闪存的读写指令后，开启缓存器102的数据输出管脚和闪存30的数据输入管脚，使得第一数据可以从缓存器102传输至闪存30中。控制指令还可以包括其他指令，本发明实施例对此不作详细限定，可以根据实际情况进行设置。
可选地，所述第一数据的大小小于所述闪存30的单页容量、单块容量、单片容量中的至少一种。
本实施例中，数据发生器101每次产生的第一数据很小，具体地，第一数据的大小可以小于闪存30的单页容量，也可以小于闪存30的单块容量，还可以小于闪存30的单片容量。本发明实施例对此不作详细限定，可以根据实际情况进行设置。在将第一数据写入闪存30时，可以生成一个数据就立即写入一个数据，与现有技术中生成大量数据后才能写入内存相比，本发明实施例可以节省大量时间，从而进一步缩短了测试时间。
可选地，所述闪存30为NAND。
本实施例中，NAND是一种非易失性存储技术，NAND的优点是编程和擦除操作的速率很快。
综上所述，本发明实施例中，闪存测试设备分别与终端和闪存连接，闪存测试设备包括数据发生器、缓存器和数据比对器；数据发生器根据终端发送的控制指令产生第一数据；缓存器根据控制指令读取闪存中的第二数据，以及存储第一数据和第二数据；数据比对器比对第一数据和第二数据，并将比对结果反馈至所述终端。由于第一数据的产生，第一数据和第二数据的比对均在闪存测试设备中，终端与闪存测试设备之间的仅传输控制指令和比对结果，相比现有技术传递大量数据，提高了传输效率，缩短了闪存的测试时间。
实施例二
图2示出了本发明实施例提供的一种闪存测试方法的步骤流程图。应用于实施例一所述的闪存测试设备，所述方法包括：
步骤401，接收终端发送的控制指令。
本实施例中，终端20向闪存测试设备10发送控制指令，闪存测试设备10接收控制指令。可选地，所述控制指令包括配置指令、读写指令中的至少一种。本发明实施例对控制指令不作详细限定，可以根据实际情况进行设置。
步骤402，根据所述控制指令产生第一数据，并存储所述第一数据。
本实施例中，闪存测试设备10中的数据发生器101可以根据控制指令中的配置指令产生第一数据，产生第一数据后将第一数据存储在缓存器102中，也可以将第一数据写入闪存30中。可选地，所述第一数据的大小小于所述闪存的单页容量、单块容量、单片容量中的至少一种。本发明实施例对第一数据的大小不作详细限定，可以根据实际情况进行设置。由于数据在闪存测试设备10中产生，终端20只需向闪存测试设备10传输控制指令，而无需传输大量数据，因此提高了传输效率，缩短了闪存的测试时间。并且，由于第一数据的数据量较小，因此将第一数据写入闪存30时也可以节省大量时间，从而进一步缩短闪存的测试时间。
步骤403，根据所述控制指令读取闪存中的第二数据，并存储所述第二数据。
本实施例中，闪存测试设备10可以根据控制指令中的读写指令开启缓存器102的数据输入管脚和闪存30的数据输出管脚，使得闪存30中的第二数据可以传输至缓存器102中。读取到闪存30中的第二数据后，将第二数据存储在缓存器102中。可选地，根据所述控制指令将所述第一数据写入所述闪存中。具体地，闪存测试设备10可以根据控制指令中的读写指令开启缓存器102的数据输出管脚和闪存30的数据输入管脚，使得缓存器102中存储的第一数据可以传输至闪存30中。可选地，所述闪存为NAND。
步骤404，比对所述第一数据和所述第二数据，并将比对结果反馈至所述终端。
本实施例中，对缓存器102中存储的第一数据和第二数据进行比对，得到比对结果，将比对结果反馈至终端20。由于比对结果的数据量较小，相比现有技术中将闪存中的大量数据传输回终端，本发明实施例提高了传输效率，节省了内存的测试时间。
综上所述，本发明实施例中，闪存测试设备接收终端发送的控制指令；根据控制指令产生第一数据，并存储所述第一数据；根据控制指令读取闪存中的第二数据，并存储第二数据；比对第一数据和第二数据，并将比对结果反馈至所述终端。由于第一数据的产生，第一数据和第二数据的比对均在闪存测试设备中，终端与闪存测试设备之间的仅传输控制指令和对比结果，相比现有技术传递大量数据，提高了传输效率，缩短了闪存的测试时间。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
Claims (6)
1.一种闪存测试设备，其特征在于，所述闪存测试设备分别与终端和闪存连接，所述闪存测试设备包括数据发生器、缓存器和数据比对器；
所述数据发生器，用于根据所述终端发送的控制指令产生第一数据，所述控制指令包括配置所述数据发生器的配置指令、读写所述闪存的读写指令中的至少一种；
所述缓存器，用于根据所述控制指令读取所述闪存中的第二数据，以及存储所述第一数据和所述第二数据，还用于根据所述控制指令将所述第一数据写入所述闪存中；
所述数据比对器，用于比对所述第一数据和所述第二数据，并将比对结果反馈至所述终端；
所述数据发生器、所述缓存器和所述数据比对器通过现场可编程门阵列FPGA实现。
2.根据权利要求1所述的设备，其特征在于，所述第一数据的大小小于所述闪存的单页容量、单块容量、单片容量中的至少一种。
3.根据权利要求1所述的设备，其特征在于，所述闪存为NAND。
4.一种闪存测试方法，其特征在于，应用于权利要求1-3任一项所述的闪存测试设备，所述方法包括：
接收终端发送的控制指令，所述控制指令包括配置指令、读写指令中的至少一种；
根据所述控制指令产生第一数据，并存储所述第一数据；
根据所述控制指令将所述第一数据写入闪存中；
根据所述控制指令读取闪存中的第二数据，并存储所述第二数据；
比对所述第一数据和所述第二数据，并将比对结果反馈至所述终端。
5.根据权利要求4所述的方法，其特征在于，所述第一数据的大小小于所述闪存的单页容量、单块容量、单片容量中的至少一种。
6.根据权利要求4所述的方法，其特征在于，所述闪存为NAND。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711462901.2A CN108346453B (zh) | 2017-12-28 | 2017-12-28 | 一种闪存测试设备和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711462901.2A CN108346453B (zh) | 2017-12-28 | 2017-12-28 | 一种闪存测试设备和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108346453A CN108346453A (zh) | 2018-07-31 |
| CN108346453B true CN108346453B (zh) | 2021-01-15 |
Family
ID=62963394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711462901.2A Active CN108346453B (zh) | 2017-12-28 | 2017-12-28 | 一种闪存测试设备和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108346453B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109285583B (zh) * | 2018-09-11 | 2020-07-17 | 中国科学院空间应用工程与技术中心 | Nand闪存固态硬盘空间环境效应测试系统及试验方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624576B1 (ko) * | 2004-06-11 | 2006-09-19 | 삼성전자주식회사 | 허브를 갖는 메모리 모듈을 테스트하는 방법 및 이를수행하기 위한 메모리 모듈의 허브 |
| CN101727989B (zh) * | 2008-10-16 | 2013-11-27 | 杭州华澜微科技有限公司 | 一种nand flash存储芯片测试系统 |
| KR101547317B1 (ko) * | 2013-09-30 | 2015-08-26 | 주식회사 유니테스트 | 스토리지 테스트 장치에서 로직 블록 어드레스와 데이터 버퍼 주소를 이용한 불량 블록 검출 시스템 |
-
2017
- 2017-12-28 CN CN201711462901.2A patent/CN108346453B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108346453A (zh) | 2018-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104951334B (zh) | FPGA双片QSPI flash的程序加载方法 | |
| CN109298867B (zh) | 芯片离线烧录方法、装置、系统及计算机可读存储介质 | |
| US20100275073A1 (en) | Method and device for bad-block testing | |
| US10802750B2 (en) | Universal flash storage memory module, controller and electronic device with advanced turbo write buffer and method for operating the memory module | |
| CN108650501B (zh) | 一种测试机顶盒稳定性的方法、装置及电子设备 | |
| CN106649137B (zh) | 一种Nand Flash坏块管理方法、装置及存储器 | |
| CN108346453B (zh) | 一种闪存测试设备和方法 | |
| CN110096233A (zh) | 基于固态硬盘的后端参数动态适配方法和装置 | |
| CN111522602B (zh) | 通信装置的启动方法 | |
| CN104536774B (zh) | 芯片软件烧录方法 | |
| CN103761130A (zh) | 双系统启动控制方法及装置 | |
| US9659661B2 (en) | EEPROM backup method and device | |
| US20080183954A1 (en) | Apparatus for and method of controlling embedded nand flash memory | |
| KR20180115846A (ko) | 메모리 장치 및 그것을 포함하는 데이터 저장 장치 | |
| CN111210863B (zh) | 嵌入式存储器的测试方法、装置、设备和计算机存储介质 | |
| CN105955851A (zh) | 应用于移动终端的系统文件烧录方法及装置 | |
| CN111158947B (zh) | 预抄写文件制作方法、服务器及可读存储介质 | |
| US8225028B2 (en) | Memory devices and methods for programming flash memory utilizing spare blocks | |
| CN116935939A (zh) | 一种基于开发板的存储器验证方法、装置及介质 | |
| CN113272785A (zh) | 一种挂载文件系统的方法、终端设备及存储介质 | |
| CN113223597B (zh) | 闪存测试方法、装置、存储介质和终端设备 | |
| US9666290B2 (en) | Flash memory counter | |
| CN115793835A (zh) | 一种调节负载线的方法、装置、设备及存储介质 | |
| CN110874333A (zh) | 存储设备及存储方法 | |
| CN110214316A (zh) | 具有命令优先权的存储器协议 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. |