CN108345749A - 射频集成工艺容差与电性能耦合特性的建模与封装方法 - Google Patents
射频集成工艺容差与电性能耦合特性的建模与封装方法 Download PDFInfo
- Publication number
- CN108345749A CN108345749A CN201810140485.2A CN201810140485A CN108345749A CN 108345749 A CN108345749 A CN 108345749A CN 201810140485 A CN201810140485 A CN 201810140485A CN 108345749 A CN108345749 A CN 108345749A
- Authority
- CN
- China
- Prior art keywords
- modeling
- model
- electrical property
- parameter
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/18—Chip packaging
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明提供了一种射频集成工艺容差与电性能耦合特性的建模与封装方法。该方法从工艺IP模型开发应用入手,提出一种可以兼容现有建模算法,并利用电磁仿真结合测试的数据,快速准确地实现模型开发、集成封装及更新维护的一体化方案,特别适用于射频微波集成中的工艺容差与电性能耦合特性的建模与仿真。本发明,对集成制造中的工艺容差数据进行处理建模,将制造工艺水平通过标准IP库的形式真实反馈给设计者供其调用,进而,使得系统级的仿真中可以涵盖工艺容差的分析,仿真可以快速有效地验证工艺制造水平对系统性能的影响,有利于缩短设计验证周期。
Description
技术领域
本发明属于射频微波建模仿真技术领域,尤其涉及到一种射频集成工艺容差与电性能耦合特性的建模与封装方法。
背景技术
射频微波集成工艺作为射频微波系统集成制造的主要环节,如典型组件或器件封装中常用的金丝键合、垂直互联、水平过渡结构等,对保证射频微波系统的电性能,尤其射频信号传输有十分重要的作用。
现有射频建模方法代表性的主要是在神经网络建模基础上的结合矢量拟合建模、经验模型等方法。此类方法核心是针对不同建模对象适配先验知识基函数,或找到简化的空间映射函数,而实际上多数集成射频传输结构无法采用经验描述模型建模,导致样本点外的泛化输出不合理、不理想,需依靠数据的不断积累和对模型结构的不断优化以达到理想的精度,同时目前的建模算法停留在理论层面尚无工程化实施应用的工艺I P建模方法。
而在射频仿真领域,一般通过电磁全波仿真软件,如HFSS/CST,进行射频传输结构分析,由于采用了有限元法和电磁方程组求解,虽然可以对工艺容差进行参数扫描分析,但独立单元模型的准确分析尚且需要耗费大量的计算资源和时间,而要实现系统级模型的电磁仿真分析则更加困难;另一方面,安捷伦公司的ADS(Advanced Design System)软件从链路角度,提供了系统级的快速仿真分析功能,但其中的仿真元件模型却不能反映实际工艺过程中的参数容差对电性能带来的影响;尽管有可实现真实元件性能曲线封装的模块,但仅能表示确定工艺参数下的元件性能,仍无法实现工艺参数容差与电性能之间耦合的仿真分析;业界,芯片代工(Foundry)通常以EDA软件为平台,根据自己的成熟、稳定、高精度的工艺,开发出一整套PDK(Process Develop Kit)工艺设计包,以此作为工艺与设计之间的桥梁,主要针对芯片制造,涉及IPD(Integrated Passive Device)、多层布线及TSV射频传输(Through Silicon Via)。然而,针对射频微波领域,尚未发现可以实现射频集成工艺容差建模分析的方案。
由于射频领域,对材料参数、介质厚度、布线尺寸、加工过程等十分敏感,同时随着射频微波系统向模块化、微型化、高频化发展,使得各集成工艺的参数波动引起的电性能波动愈发显著。而当前该领域内工艺波动容差范围较大,仿真设计时若忽略系统集成过程中工艺容差的影响,往往导致产品预期性能与最终性能存在较大差异。由于射频传输结构的电性能与集成工艺参数之间的关系复杂,当前缺乏一种可以对工艺容差进行快速有效建模的方法,而各制造商之间又存在工艺水平等差异,难以提供标准通用的可反映制造水平的工艺IP模型,同时射频微波产品开发快速响应的需求,也使得工艺I P化的作用逐渐凸显。
此外,射频传输结构发展迅速、种类繁多,涉及的模型结构和建模方法也需要研究扩展,现有方法并不能有效适用于工艺容差电性能建模,在实际研究应用中存在以下问题:
1)建模算法应用范围局限,适用性不强,主要针对具体特定结构、特定参数下的射频元器件建模,不能满足实际应用的工艺容差建模需求,亟需一种适合工程化应用的工艺IP建模算法;
2)EDA仿真软件提供的方法在系统级建模仿真中,不能真实快速有效地分析集成过程中工艺容差对射频微波系统性能的影响;
3)对集成制造环节不能提供一种可定量反映自己的工艺参数波动水平的标准的可扩展的工艺IP建模建库方法。
发明内容
为解决上述问题,本发明提供了一种射频集成工艺容差与电性能耦合特性的建模与封装方法,包括如下步骤:
步骤一:通过基于测量或经验证的仿真获取建模样本数据集,样本覆盖工艺容差范围;
步骤二:对步骤一获取的样本数据集进行数据预处理,分离出频率数据、工艺容差参数、电性能参数,形成对应的输入输出训练集,其中频率数据和工艺容差参数作为模型的输入激励,输出为电性能参数;
步骤三:进行神经网络训练建模,每个神经网络分别输出一类参数,由若干个训练完成的神经网络构成工艺容差电性能数学模型,并输出保存神经网络的结构参数和系数;
步骤四:将所建神经网络中用于计算模型输出的各参数值进行编码封装,得到模型参数文件;
步骤五:建立对应于建模算法的模型结构文件。
步骤六:将模型结构文件编译生成供仿真软件调用的程序接口文件,即得仿真模型包。
进一步的,步骤二中,还对各维度参数进行线性归一化处理。
进一步的,步骤四所述的模型参数文件包含模型共性参数、模型个性参数。
进一步的,模型结构文件包含与步骤三建模算法对应结构类型的模型算法模块、与步骤四编码方式对应的解码模块、插值算法模块,适配仿真信号流的必要的信号处理接口。
进一步的,模型参数文件里加入了文件校验码。
进一步的,步骤四是利用采用二进制格式进行封装。
进一步的,步骤二具体为:经过数据预处理模块分离出频率数据、工艺容差参数、电性能参数,其中频率和工艺容差参数作为模型的输入激励,输出响应为工艺IP模型的电性能参数,形成逐一严格对应的格式化输入输出样本集
进一步的,插值算法模块采用的计算公式为:
其中,S(x,y)为插值预测值,Sn通过步骤三中算法模型N直接计算得出的电性能参数,Wn为反距离权重,其计算公式为:
其中,x、y是各维度对应的工艺参数容差进行线性归一化后的值;dn(x,y)表示预测点(x,y)到相邻点(xn,yn)的距离,即预测点与样本点之间的欧式距离,p为指数值,Nδ表示参与插值的相邻样本点数,Nδ=2D,D表示工艺参数维数。
进一步的,p的取值为1或2。
进一步的,步骤三中采用BP神经网络作为算法模型进行训练建模。
本发明的有益效果为:
本发明提出了一种射频集成工艺容差与电性能耦合特性的建模与封装方法,该方法通过数据处理、算法建模和仿真模型构建等主要环节,快速有效地实现了模型开发、集成封装及更新维护一体化的工艺IP建模方案。
基于本发明,射频集成制造环节可以科学有效的将制造工艺水平反馈给设计环节,用于指导仿真设计,而产品在仿真设计环节中所表现出来的性能更贴近实际制造情况,从而可缩短产品的设计验证周期;本发明的建模方法具有开放性:对建模算法具有兼容性,并不受限于现有神经网络算法,可以随建模理论的更新发展,以及工艺IP数据的积累,对工艺IP模型库进行持续修正和丰富;由于在模型结构文件中引入了插值算法,因样本量不足而导致的建模过拟合问题和参数范围内任意值不能合理预测的问题可以得到较好解决,降低了对建模算法的要求;同时,采用模块化建模封装方法,使得模型库更新维护方便,可以据需求仅更新模型包中的单个文件,便于快速响应新工艺的建模封装需求;特别的,本发明将工艺IP模型分解为模型结构文件和模型参数文件,由于模型结构文件仅包含算法结构和仿真信号接口,可以极大降低不同仿真应用环境下模型编译开发的难度,而模型参数文件采用二进制编码封装,可以方便的在各类计算平台上应用和更新维护。
附图说明
图1为本发明流程示意图。
图2模型参数文件中的数据结构。
图3为模型结构文件中的算法结构。
图4为可配置的通用工艺IP模型结构。
图5为EDA仿真中工艺IP模型调用原理。
图6为针对ADS开发的可配置通用工艺IP模型。
图7为ADS中对工艺IP模型应用参数扫描仿真得到的S参数曲线。
具体实施方式
本发明的设计构思为:本发明从工艺IP模型开发应用入手,提出一种可以兼容现有建模算法,并利用电磁仿真结合测试的数据,快速准确地实现模型开发、集成封装及更新维护的一体化方案,特别适用于射频微波集成中的工艺容差与电性能耦合特性的建模与仿真。本发明,对集成制造中的工艺容差数据进行处理建模,将制造工艺水平通过标准IP库的形式真实反馈给设计者供其调用,进而,使得系统级的仿真中可以涵盖工艺容差的分析,仿真可以快速有效地验证工艺制造水平对系统性能的影响,有利于缩短设计验证周期。
下面对本方法进行详细说明。结合图1,本发明的射方法包括如下步骤:
步骤一:通过基于测量或经验证的仿真获取建模样本数据集,且要求样本覆盖工艺容差范围。
为有效的进行建模,优选通过参数敏感性分析,对电性能耦合不强、影响不敏感的工艺容差参数做一定的假设和简化,筛选出工艺IP建模所需要的强耦合工艺参数,建立模型的多维度参数化描述。
随后,针对参数化描述的模型,需要对各类强耦合工艺参数在容差范围内划分出多个离散的参数点,再通过电磁仿真与实测相结合的方法获取工艺容差参数与电性能参数对应的离散样本数据集。为降低成本,其中实测用于电磁仿真数据补充,以及仿真模型的修正,以保证建模数据的真实性;
特别的,对存在多种强耦合工艺容差参数的模型,需要对所有工艺容差参数的多个离散取样点进行正交遍历,形成离散的工艺点,以覆盖工艺容差范围,形成足量的样本。建模总样本数如下式所示,其中Ns表示样本总数,D表示强耦合参数种类,ni表示各类参数的取样点个数。
步骤二:对步骤一获取的样本数据集进行数据预处理,形成逐一严格对应的输入输出训练集。
上述步骤一获取的样本数据集,须经过数据预处理模块分离出频率数据、工艺容差参数、电性能参数(如S参数),其中频率数据、工艺容差参数作为模型的输入激励,输出响应为工艺IP模型的电性能参数,形成逐一严格对应的格式化输入输出样本集。
特别的,由于涉及不同尺度的工艺容差参数,本发明对建模输入的各维度参数进行线性归一化处理,避免各维度之间的绝对值相差太大影响建模精度,具体的,归一化处理采用下式:
pn=pxmax-pxrange×(pnmax-p)/pnrange
其中,pxmax表示样本中某维参数的最大值,pxrange表示样本中与pxmax对应维的参数范围。pnmax表示归一化空间的最大值,一般取1。pnrange表示归一化空间的范围,一般取1。前述变量均是归一化系数,pn表示归一化后的样本值,p表示与pxmax对应维的待归一化变量;
步骤三:进行神经网络训练建模,每个神经网络分别输出一类参数,由若干个训练完成的神经网络构成工艺容差电性能数学模型,并输出保存神经网络的结构参数和系数。
具体的,步骤二经预处理后的离散型数据,即,将频率数据、工艺容差参数与电性能参数通过建立连续型函数关系模型,以实现建模对象在容差全范围的耦合电性能特性的精确描述,表示为:
S=N(p,θ);
其中N表示建模所采用的连续算法模型,S表示模型输出的电性能参数,p是经步骤二处理所得的与电性能参数耦合的特征参量集,如频率、工艺容差参数等,θ是通过数据建模所得模型描述参数集,包含算法结构特征和工艺IP行为特性,以表征工艺IP特性。
数据建模流程为,p作为算法模型N的建模输入,经模型N和随机初始化的θ计算出S,将S与对应样本集中的电性能参数进行误差计算,据此对θ进行修正,将修正后的θ迭代计算,直到模型输出S与对应样本集中的电性能参数之间的误差达到需求精度,停止迭代,并将最终θ输出保存。所采用的算法模型N可以随建模理论发展更新替换,相应的,需要对步骤二处理后的样本数据按上述建模流程重新进行建模,并将θ输出保存。
数据建模所采用的算法N以实现对样本集的精确拟合为建模评价标准,可以是三层或大于三层的多层神经网络及对应的BP(Back Propagation)训练算法。
建模质量评价指标采用样本均方误差和皮尔森相关系数。
步骤四:将所建神经网络中用于计算模型输出的各参数值进行编码封装,得到模型参数文件。
特别的,本发明对模型中用于表征工艺I P特性的各类建模参数,通过编码进行独立封装。
具体编码方式是,提取步骤一训练集中各维度分别对应的ni个工艺容差值,共计Ns个、步骤二中对训练集的输入输出数据进行归一化的系数、步骤三所建连续数学模型的结构、系数等参数,即θ;为防止应用中出现模型数据错误,在模型参数文件中加入了文件校验码;将上述数据用编码模块采用二进制格式封装,得到模型参数文件,如图2所示。
当因工艺IP样本数据不断积累增加,需要更新工艺IP模型库时,仅需将新增工艺容差值和利用新数据建模后的模型参数θ重新进行编码封装,替换原模型参数文件。
步骤五:建立对应于建模算法的模型结构文件。
模型结构文件如图3所示,包含:与步骤3建模算法对应结构类型的模型算法模块,与步骤4编码方式对应的解码模块,用于提高泛化输出能力的插值算法模块,以及为适配仿真信号流的必要的信号处理接口。
由于可以采用有限种类的算法模型对工艺IP分类进行建模,特别的,本发明对步骤二中的算法模型N,编写成通用的模型算法模块,可以适用于多种射频集成工艺IP。将模型算法和表征工艺IP特性的模型参数分离,实现了模型文件的动态配置,有利于建模流程的标准化模块化,便于后期模型库的更新维护。
具体的,需要设置与步骤三采用的建模算法结构一致的模型算法模块,涉及用于描述工艺IP特性的模型参数预留变量接口,变量仅通过算法模块动态载入模型参数文件的方式赋值。还需设置对应于编码方式的解码模块,解析步骤四生成的模型参数文件,解码后的数据对应赋给算法模块中的变量;
特别的,为克服样本量不足情况下建模算法可能存在的过拟合问题,提高模型的泛化输出能力,实现在容差范围内任意值的合理输出,模型结构文件中还引入了一种通用插值算法,其特征在于在工艺参数满足小范围容差波动条件时,依据离散样本点可以较精确插值得到与样本点相邻处的待计算值,特别适用于各类具有多维输入参数特性的模型。因此,在工艺容差范围内,当需要计算样本集中未包含的参数值对应的输出时,首先按大小排序找到各维输入大小相邻的2个样本值,进行各维全排列组合得到相邻样本点,再计算该未知值与其相邻样本点的空间反距离权重,再通过算法模型N计算与该未知值相邻样本点的输出,从而插值得到对应的模型输出;将上述模型算法模块、解码模块、插值算法模块源代码封装成模型结构文件。
特别的,上述插值算法采用的公式如下:
插值预测值S(x,y)定义为各相邻样本点函数值Sn的加权平均,即
式中Sn通过步骤三中算法模型N直接计算得出电性能参数,Wn为反距离权重,即,
在工艺IP建模中,x、y是各维工艺参数容差进行线性归一化后的值,当各维的绝对值相差较大时,需各维度按步骤二各自归一化后再计算反距离权重,各权重总和Nδ表示参与插值的相邻样本点数,一般取2的D次方,D表示工艺参数维数。
表示预测点(x,y)到相邻点(xn,yn)的距离,即预测点与样本点之间的欧式距离,p为指数值,相邻样本点在预测值的计算过程中所占权重的大小受参数p的影响,即,随着样本点与预测值之间距离的增加,样本点对预测点影响的权重按指数规律减少,p一般为1至2,当为30时则是超大值,不推荐。
当工艺参数维度超过2维时,权重中的距离应为向量的2范数,x、y、z分别代表不同种类的工艺参数。
步骤六:据EDA仿真环境应用需求,编译生成供仿真软件调用的程序接口文件,即得到仿真模型包。
针对步骤五得到的模型结构文件,根据EDA仿真软件环境,增加必要的仿真信号前后处理模块,再采用相对应的程序代码编译生成定制化的调用程序接口文件。
所述程序接口文件,用于仿真软件调用,具有供仿真用户进行工艺容差参数设置的接口,具有供仿真用户配置模型参数文件的接口,通过上述配置可实现工艺IP电性能特性及工艺容差分析。
具体的,工艺IP模型的结构如图4所示,是具有用户可配置功能的通用模型结构,实施例中针对ADS环境,将模型结构文件编译生成.dll文件(dynamic link library),将模型参数文件封装为.mdl文件(model)。
调用原理如图5所示,配置好模型工艺容差参数后,仿真引擎运行调用.dll文件,并在模型结构文件中临时载入配置的.mdl,最后结合仿真信号流中的频率信息计算出电性能S参数。所开发的ADS实例化模型如图6所示,可以通过X1、X2设置工艺容差参数,FileDir和FileNNet分别设置为模型参数文件所在的路径和文件名。
上述各个步骤具有开放性,可以兼容现有建模理论的算法,可以随工艺IP数据的积累修正和丰富,通过对关键建模应用环节的整合以及模块化处理,有利于将制造工艺水平科学有效地反馈给设计环节,并指导仿真设计,从而使得仿真更贴近实际制造情况,缩短产品研发设计周期。采用本发明提出的方法在ADS环境中建立的仿真模型如图6所示,其中为验证模型在容差范围内任意值的输出,针对射频集成中的一个水平过渡结构建模封装,并通过参数扫描模式得到了样本点与非样本点多条S参数曲线,仿真效果如图7所示。
Claims (10)
1.射频集成工艺容差与电性能耦合特性的建模与封装方法,其特征在于,包括如下步骤:
步骤一:通过基于测量或经验证的仿真获取建模样本数据集,样本覆盖工艺容差范围;
步骤二:对步骤一获取的样本数据集进行数据预处理,分离出频率数据、工艺容差参数、电性能参数,形成对应的输入输出训练集,其中频率数据和工艺容差参数作为模型的输入激励,输出为电性能参数;
步骤三:进行神经网络训练建模,每个神经网络分别输出一类参数,由若干个训练完成的神经网络构成工艺容差电性能数学模型,并输出保存神经网络的结构参数和系数;
步骤四:将所建神经网络中用于计算模型输出的各参数值进行编码封装,得到模型参数文件;
步骤五:建立对应于建模算法的模型结构文件。
步骤六:将模型结构文件编译生成供仿真软件调用的程序接口文件,即得仿真模型包。
2.如权利要求1所述的射频集成工艺与电性能耦合特性的建模与封装方法,其特征在于,步骤二中,还对各维度参数进行线性归一化处理。
3.如权利要求1所述的射频集成工艺-电性能耦合特性的建模与封装方法,其特征在于,步骤四所述的模型参数文件包含模型共性参数、模型个性参数。
4.如权利要求1所述的射频集成工艺-电性能耦合特性的建模与封装方法,其特征在于,模型结构文件包含与步骤三建模算法对应结构类型的模型算法模块、与步骤四编码方式对应的解码模块、插值算法模块,适配仿真信号流的必要的信号处理接口。
5.如权利要求1所述的射频集成工艺-电性能耦合特性的建模与封装方法,其特征在于,模型参数文件里加入了文件校验码。
6.如权利要求1所述的射频集成工艺-电性能耦合特性的建模与封装方法,其特征在于,步骤四是采用二进制格式进行封装。
7.如权利要求1所述的射频集成工艺-电性能耦合特性的建模与封装方法,其特征在于,步骤二具体为:经过数据预处理模块分离出频率数据、工艺容差参数、电性能参数,其中频率和工艺容差参数作为模型的输入激励,输出响应为工艺I P模型的电性能参数,形成逐一严格对应的格式化输入输出样本集。
8.如权利要求1所述的射频集成工艺-电性能耦合特性的建模与封装方法,其特征在于,插值算法模块采用的计算公式为:
其中,S(x,y)为插值预测值,Sn通过步骤三中算法模型N直接计算得出的电性能参数,Wn为反距离权重,其计算公式为:
其中,x、y是各维度对应的工艺参数容差进行线性归一化后的值;dn(x,y)表示预测点(x,y)到相邻点(xn,yn)的距离,即预测点与样本点之间的欧式距离,p为指数值,Nδ表示参与插值的相邻样本点数,Nδ=2D,D表示工艺参数维数。
9.如权利要求8所述的射频集成工艺-电性能耦合特性的建模与封装方法,其特征在于,p的取值为1或2。
10.如权利要求1所述的射频集成工艺-电性能耦合特性的建模与封装方法,其特征在于,步骤三中采用BP神经网络作为算法模型进行训练建模。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810140485.2A CN108345749B (zh) | 2018-02-11 | 2018-02-11 | 射频集成工艺容差与电性能耦合特性的建模与封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810140485.2A CN108345749B (zh) | 2018-02-11 | 2018-02-11 | 射频集成工艺容差与电性能耦合特性的建模与封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108345749A true CN108345749A (zh) | 2018-07-31 |
CN108345749B CN108345749B (zh) | 2021-06-15 |
Family
ID=62958848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810140485.2A Active CN108345749B (zh) | 2018-02-11 | 2018-02-11 | 射频集成工艺容差与电性能耦合特性的建模与封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108345749B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109657390A (zh) * | 2018-12-28 | 2019-04-19 | 中国电子科技集团公司第二十九研究所 | 一种射频集成制造中工艺ip统计建模方法 |
CN111985055A (zh) * | 2020-08-28 | 2020-11-24 | 北京世冠金洋科技发展有限公司 | 一种模型封装方法、装置及电子设备 |
CN112231986A (zh) * | 2020-11-04 | 2021-01-15 | 中国电子科技集团公司第二十九研究所 | 一种数控衰减器建模方法 |
CN112231985A (zh) * | 2020-11-04 | 2021-01-15 | 中国电子科技集团公司第二十九研究所 | 一种射频滤波器建模方法 |
CN112270394A (zh) * | 2020-11-24 | 2021-01-26 | 江苏科睿坦电子科技有限公司 | 一种提高rfid电子标签使用性的方法和装置 |
CN112861456A (zh) * | 2021-01-29 | 2021-05-28 | 中国电子科技集团公司第二十九研究所 | 工艺ip仿真模型封装及库管理方法及系统、存储介质 |
CN112926204A (zh) * | 2021-02-24 | 2021-06-08 | 上海华力集成电路制造有限公司 | 工艺建模整合系统、储存介质及计算机设备 |
CN113221503A (zh) * | 2020-12-31 | 2021-08-06 | 芯和半导体科技(上海)有限公司 | 基于机器学习的无源器件建模仿真引擎 |
CN114239389A (zh) * | 2021-12-07 | 2022-03-25 | 中国电子科技集团公司第二十九研究所 | 一种微波射频工艺ip仿真模型高保真建模方法及系统 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1979496A (zh) * | 2005-12-02 | 2007-06-13 | 中国科学院金属研究所 | 铜合金管材铸轧工艺参数设计及优化的方法 |
JP2008523516A (ja) * | 2004-12-10 | 2008-07-03 | アノバ・ソリューションズ・インコーポレーテッド | 集積回路設計および製造のための確率解析プロセス最適化 |
CN101840451A (zh) * | 2010-04-21 | 2010-09-22 | 云南大学 | 一种集成电路工艺参数模型的优化方法 |
CN102074534A (zh) * | 2009-11-24 | 2011-05-25 | 上海长丰智能卡有限公司 | 一种微型pcb射频模块及其封装方法 |
CN103941427A (zh) * | 2014-04-30 | 2014-07-23 | 河南仕佳光子科技有限公司 | 高制作容差的平面波导型可调光衰减器 |
US20160038229A1 (en) * | 2012-06-01 | 2016-02-11 | Advanced Cardiac Therapeutics, Inc. | Tissue contact detection prior to and during an ablation procedure |
CN107508576A (zh) * | 2017-08-15 | 2017-12-22 | 电子科技大学 | 一种基于神经网络的有源复数滤波器 |
-
2018
- 2018-02-11 CN CN201810140485.2A patent/CN108345749B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008523516A (ja) * | 2004-12-10 | 2008-07-03 | アノバ・ソリューションズ・インコーポレーテッド | 集積回路設計および製造のための確率解析プロセス最適化 |
CN1979496A (zh) * | 2005-12-02 | 2007-06-13 | 中国科学院金属研究所 | 铜合金管材铸轧工艺参数设计及优化的方法 |
CN102074534A (zh) * | 2009-11-24 | 2011-05-25 | 上海长丰智能卡有限公司 | 一种微型pcb射频模块及其封装方法 |
CN101840451A (zh) * | 2010-04-21 | 2010-09-22 | 云南大学 | 一种集成电路工艺参数模型的优化方法 |
US20160038229A1 (en) * | 2012-06-01 | 2016-02-11 | Advanced Cardiac Therapeutics, Inc. | Tissue contact detection prior to and during an ablation procedure |
CN103941427A (zh) * | 2014-04-30 | 2014-07-23 | 河南仕佳光子科技有限公司 | 高制作容差的平面波导型可调光衰减器 |
CN107508576A (zh) * | 2017-08-15 | 2017-12-22 | 电子科技大学 | 一种基于神经网络的有源复数滤波器 |
Non-Patent Citations (2)
Title |
---|
ESKANDARIAN, SAJAD等: "A comprehensive data mining approach to estimate the rate of penetration: Application of neural network, rule based models and feature ranking", 《JOURNAL OF PETROLEUM SCIENCE AND ENGINEERING》 * |
钟晓征: "高速集成电路片内互连的电磁建模和参数提取研究", 《中国优秀博硕士学位论文全文数据库 (博士) 信息科技辑》 * |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109657390A (zh) * | 2018-12-28 | 2019-04-19 | 中国电子科技集团公司第二十九研究所 | 一种射频集成制造中工艺ip统计建模方法 |
CN111985055B (zh) * | 2020-08-28 | 2023-08-08 | 北京世冠金洋科技发展有限公司 | 一种模型封装方法、装置及电子设备 |
CN111985055A (zh) * | 2020-08-28 | 2020-11-24 | 北京世冠金洋科技发展有限公司 | 一种模型封装方法、装置及电子设备 |
CN112231986A (zh) * | 2020-11-04 | 2021-01-15 | 中国电子科技集团公司第二十九研究所 | 一种数控衰减器建模方法 |
CN112231985A (zh) * | 2020-11-04 | 2021-01-15 | 中国电子科技集团公司第二十九研究所 | 一种射频滤波器建模方法 |
CN112270394A (zh) * | 2020-11-24 | 2021-01-26 | 江苏科睿坦电子科技有限公司 | 一种提高rfid电子标签使用性的方法和装置 |
CN112270394B (zh) * | 2020-11-24 | 2021-07-23 | 江苏科睿坦电子科技有限公司 | 一种提高rfid电子标签使用性的方法和装置 |
CN113221503A (zh) * | 2020-12-31 | 2021-08-06 | 芯和半导体科技(上海)有限公司 | 基于机器学习的无源器件建模仿真引擎 |
CN113221503B (zh) * | 2020-12-31 | 2024-05-31 | 芯和半导体科技(上海)股份有限公司 | 基于机器学习的无源器件建模仿真引擎 |
CN112861456A (zh) * | 2021-01-29 | 2021-05-28 | 中国电子科技集团公司第二十九研究所 | 工艺ip仿真模型封装及库管理方法及系统、存储介质 |
CN112926204A (zh) * | 2021-02-24 | 2021-06-08 | 上海华力集成电路制造有限公司 | 工艺建模整合系统、储存介质及计算机设备 |
CN114239389B (zh) * | 2021-12-07 | 2023-04-25 | 中国电子科技集团公司第二十九研究所 | 一种微波射频工艺ip仿真模型高保真建模方法及系统 |
CN114239389A (zh) * | 2021-12-07 | 2022-03-25 | 中国电子科技集团公司第二十九研究所 | 一种微波射频工艺ip仿真模型高保真建模方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN108345749B (zh) | 2021-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108345749A (zh) | 射频集成工艺容差与电性能耦合特性的建模与封装方法 | |
Feng et al. | Parametric modeling of EM behavior of microwave components using combined neural networks and pole-residue-based transfer functions | |
CN109710960A (zh) | 半导体装置制造工艺 | |
CN102314522B (zh) | 一种模拟集成电路设计优化方法 | |
US20060155520A1 (en) | Model-based pre-assembly testing of multi-component production devices | |
US20230195986A1 (en) | Method for predicting delay at multiple corners for digital integrated circuit | |
CN107315848A (zh) | 用于集成电路设计的方法 | |
CN109657390A (zh) | 一种射频集成制造中工艺ip统计建模方法 | |
CN109086546A (zh) | 信号链路信号质量评估方法、装置、设备及可读存储介质 | |
CN102385646A (zh) | Mos晶体管的器件失配的修正方法 | |
US20130138402A1 (en) | Methods, Systems, and Computer-readable Media for Reference Impedance Adaptation in Electromagnetic Simulation and Modeling | |
CN109359355A (zh) | 一种标准结构模块的设计实现方法 | |
US8185864B2 (en) | Circuit board analyzer and analysis method | |
KR20090072939A (ko) | 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법 | |
CN115659895B (zh) | 减小封装芯片翘曲度的方法、装置、存储介质及电子设备 | |
CN114547854B (zh) | 一种芯片封装电磁建模系统、方法和装置 | |
CN116069726A (zh) | 一种集成电路设计库的管理方法、设备及介质 | |
CN101794328B (zh) | 针对门输出负载的快速且准确的估计 | |
US20050278664A1 (en) | Predicting power consumption for a chip | |
WO2014077671A1 (en) | A method of generating spice-compatible isfet model | |
CN116940929A (zh) | 用于对电路进行仿真的方法、电子设备、计算机可读存储介质和程序产品 | |
Dinu et al. | Level up in verification: Learning from functional snapshots | |
Johann Filho et al. | High-level estimation of execution time and energy consumption for fast homogeneous mpsocs prototyping | |
CN111414724A (zh) | 电路仿真优化的方法 | |
CN111695230B (zh) | 一种用于微波无源器件的神经网络空间映射多物理建模方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |