CN108334154B - 一种由低值基准生成高值基准的电路结构 - Google Patents

一种由低值基准生成高值基准的电路结构 Download PDF

Info

Publication number
CN108334154B
CN108334154B CN201810187298.XA CN201810187298A CN108334154B CN 108334154 B CN108334154 B CN 108334154B CN 201810187298 A CN201810187298 A CN 201810187298A CN 108334154 B CN108334154 B CN 108334154B
Authority
CN
China
Prior art keywords
drain
resistor
low
nmos transistor
value reference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810187298.XA
Other languages
English (en)
Other versions
CN108334154A (zh
Inventor
刘智
张强
葛梅
梁希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN201810187298.XA priority Critical patent/CN108334154B/zh
Publication of CN108334154A publication Critical patent/CN108334154A/zh
Application granted granted Critical
Publication of CN108334154B publication Critical patent/CN108334154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开一种由低值基准生成高值基准的电路结构，包括PMOS晶体管MP1和MP2，NMOS晶体管MN1和MN2，电阻R1；PMOS晶体管MP1栅极连接偏置电压，源极连接电源电压，漏极连接NMOS晶体管MN1漏极；PMOS晶体管MP2栅极连接偏置电压，源极连接电源电压，漏极经电阻R1连接NMOS晶体管MN2漏极，且漏极输出高值基准电压Vref1；NMOS晶体管MN1源极接地，漏极与栅极连接且与NMOS晶体管MN2栅极连接；NMOS晶体管MN2源极接地，漏极连接低值基准电压Vref0。实现低温漂、高精度的具有较高基准电压的高值基准Vref1＝Vref0+ΔV。

Description

一种由低值基准生成高值基准的电路结构
技术领域
本发明涉及模拟集成基准源电路，具体为一种由低值基准生成高值基准的电路结构。
背景技术
电压基准广泛应用于模拟、数模混合集成电路中，其性能在一定程度上直接决定了电路性能的优劣。为了满足电路在恶劣的温度环境下正常工作的要求以及提高电源利用效率，电压基准必须具有高的温度稳定性特点。因为采用工艺不同、线路拓扑结构不同、器件特性不同，所以导致深亚微米级尤其是纳米级的CMOS带隙基准的具有最佳温度特性的基准电压偏低，例如，0.7V～1.2V范围内，这无法满足LDO等数模混合高精度模拟集成电路对高精度、低温漂且具有较高电压的高精度基准需求，例如，1.25V高精度、低温漂基准的需求。
发明内容
针对现有技术中存在的问题，本发明提供一种由低值基准生成高值基准的电路结构，电路结构简单，易于在各种工艺上移植，能够实现低温漂、高精度的具有较高基准电压的高值基准。
本发明是通过以下技术方案来实现：
一种由低值基准生成高值基准的电路结构，包括PMOS晶体管MP1和MP2，NMOS晶体管MN1和MN2，电阻R1；
所述的PMOS晶体管MP1栅极连接偏置电压，源极连接电源电压，漏极连接NMOS晶体管MN1漏极；
所述的PMOS晶体管MP2栅极连接偏置电压，源极连接电源电压，漏极经电阻R1连接NMOS晶体管MN2漏极，且漏极输出高值基准电压Vref1；
所述的NMOS晶体管MN1源极接地，漏极与栅极连接且与NMOS晶体管MN2栅极连接；
所述的NMOS晶体管MN2源极接地，漏极连接低值基准电压Vref0。
优选的，所述的PMOS晶体管MP2漏极经滤波电阻R2输出高值基准电压Vref1，滤波电阻R2的输出端经滤波电容C1接地。
优选的，所述的电阻R1包括若干级串联的电阻网络单元，第一级电阻网络单元采用可调电阻RS0，其余各级电阻网络单元包括并联的一个熔丝电阻RF1和(n-1)个可调电阻；n取正整数，为电阻单元级数。
优选的，PMOS晶体管MP1漏极输出电流I1和PMOS晶体管MP2漏极输出电流I2相等。
优选的，所述的偏置电压和低值基准电压Vref0由带隙基准生成。
进一步，所述的带隙基准包括与PMOS晶体管MP1连接形成电流镜的PMOS晶体管MP0。
与现有技术相比，本发明具有以下有益的技术效果：
本发明在已有高精度低值基准Vref0的基础上，通过设置的电路叠加一个与温度不敏感的电压ΔV，实现低温漂、高精度的具有较高基准电压的高值基准Vref1＝Vref0+ΔV。其电路结构简单、易于在各种工艺上移植，满足模拟、数模混合集成电路对高精度、低温漂且具有较高电压的高精度基准需求。
进一步的，合理设计管子尺寸使得I1＝I2，基准电流具有正的温度系数，所以电阻R1选择具有负温度系数的电阻，从而产生较小温漂的叠加电压。
附图说明
图1为本发明实例中所述的由低值基准生成高值基准的电路结构图。
图2为本发明实例中所述的高精度、低温漂、低压带隙基准框图。
图3为本发明实例中所述的R1电阻修调方案电路图。
图4为本发明实例中所述的。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
如图1所示，本发明所述的电路由镜像低值基准电流的PMOS晶体管MP1和MP2、组成NMOS电流镜的MN1和MN2、产生电压ΔV的电阻R1以及滤波电阻R2和C1组成。通过一个与温度无关(低温漂)的基准源的关键是调整和产生数个与温度有关的分量，将它们叠加后得到低温度系数的输出电压。
其中，PMOS晶体管MP1栅极连接偏置电压，源极连接电源电压，漏极连接NMOS晶体管MN1漏极；PMOS晶体管MP2栅极连接偏置电压，源极连接电源电压，漏极经电阻R1连接NMOS晶体管MN2漏极，且漏极输出经滤波电阻R2和滤波电容C1构成的输出滤波器后得到高值基准电压Vref1；NMOS晶体管MN1源极接地，栅极连接NMOS晶体管MN2栅极，漏极与栅极连接；NMOS晶体管MN2源极接地，漏极连接低值基准电压Vref0。
PMOS晶体管MP2漏极经滤波电阻R2输出高值基准电压Vref1，滤波电阻R2的输出端经滤波电容C1接地。偏置电压和低值基准电压Vref0由低值带隙基准生成。带隙基准包括与PMOS晶体管MP1连接形成电流镜的PMOS晶体管MP0。
使用时的电路拓扑结构如图4所示，在已有的如图2所示的高精度、低温漂、低压带隙基准电压Vref0的基础上，通过图4所示的连接，叠加一个与温度不敏感的电压ΔV，从而得到具有高精度、低温漂特性的基准电压Vref1。
Vref1＝Vref0+I2·R1＝Vref1＝Vref0+ΔV
其中，MP1和MP2的偏置电流由偏置电压产生的已有低值基准电流镜像得到。合理设计MP1和MP2两个PMOS晶体管尺寸，可以得到I1＝I2。为保证能精确镜像，抑制沟道长度调制效应，设计时需加大MN1和MN2的沟道长度。因为基准电流具有正的温度系数，所以选择具有负温度系数的电阻R1，这样产生具有较小温漂的叠加电压ΔV。为提高输出基准电压的精度，R1电阻可采用如图3所示的修调网络。修调网络包括若干级串联的电阻网络单元，第一级电阻网络单元采用可调电阻RS0，其余各级电阻网络单元包括并联的一个熔丝电阻RF1和(n-1)个可调电阻；n取正整数，为电阻单元级数。其中，可调电阻RS选择具有负温度系数的电阻，熔丝电阻RF采用低值电阻如多晶或金属。原则上，在不修改已有高精度、低温漂、低压带隙基准电路的基础上，本发明的电路结构将输出基准电压升高，理论上可以产生任意基准电压。

Claims (2)

1.一种由低值基准生成高值基准的电路结构，其特征在于，包括PMOS晶体管MP1和MP2，NMOS晶体管MN1和MN2，电阻R1；
所述的PMOS晶体管MP1栅极连接偏置电压，源极连接电源电压，漏极连接NMOS晶体管MN1漏极；
所述的PMOS晶体管MP2栅极连接偏置电压，源极连接电源电压，漏极经电阻R1连接NMOS晶体管MN2漏极，且漏极输出高值基准电压Vref1；
所述的NMOS晶体管MN1源极接地，漏极与栅极连接且与NMOS晶体管MN2栅极连接；
所述的NMOS晶体管MN2源极接地，漏极连接低值基准电压Vref0；
所述的PMOS晶体管MP2漏极经滤波电阻R2输出高值基准电压Vref1，滤波电阻R2的输出端经滤波电容C1接地；
所述的电阻R1包括若干级串联的电阻网络单元，第一级电阻网络单元采用可调电阻RS0，其余各级电阻网络单元包括并联的一个熔丝电阻RF1和(n-1)个可调电阻；n取正整数，为电阻单元级数；
PMOS晶体管MP1漏极输出电流I1和PMOS晶体管MP2漏极输出电流I2相等；
所述的偏置电压和低值基准电压Vref0由带隙基准生成。
2.根据权利要求1所述的一种由低值基准生成高值基准的电路结构，其特征在于，所述的带隙基准包括与PMOS晶体管MP1连接形成电流镜的PMOS晶体管MP0。
CN201810187298.XA 2018-03-07 2018-03-07 一种由低值基准生成高值基准的电路结构 Active CN108334154B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810187298.XA CN108334154B (zh) 2018-03-07 2018-03-07 一种由低值基准生成高值基准的电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810187298.XA CN108334154B (zh) 2018-03-07 2018-03-07 一种由低值基准生成高值基准的电路结构

Publications (2)

Publication Number Publication Date
CN108334154A CN108334154A (zh) 2018-07-27
CN108334154B true CN108334154B (zh) 2020-08-11

Family

ID=62929078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810187298.XA Active CN108334154B (zh) 2018-03-07 2018-03-07 一种由低值基准生成高值基准的电路结构

Country Status (1)

Country Link
CN (1) CN108334154B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102279617B (zh) * 2011-05-11 2013-07-17 电子科技大学 一种无电阻cmos电压基准源
CN102385409B (zh) * 2011-10-14 2013-12-04 中国科学院电子学研究所 同时提供零温度系数电压和电流基准的vgs/r型基准源
CN104375552A (zh) * 2014-11-27 2015-02-25 深圳市芯海科技有限公司 一种低温漂cmos带隙基准源电路
CN104375554B (zh) * 2014-12-11 2015-11-25 无锡新硅微电子有限公司 一种双边温度补偿的带隙基准电路
US9651980B2 (en) * 2015-03-20 2017-05-16 Texas Instruments Incorporated Bandgap voltage generation
US9898030B2 (en) * 2016-07-12 2018-02-20 Stmicroelectronics International N.V. Fractional bandgap reference voltage generator
CN107608441B (zh) * 2017-10-26 2019-10-25 中国科学院上海高等研究院 一种高性能基准电压源

Also Published As

Publication number Publication date
CN108334154A (zh) 2018-07-27

Similar Documents

Publication Publication Date Title
US6815941B2 (en) Bandgap reference circuit
CN110739835B (zh) 限流保护电路
US20140132241A1 (en) Small-circuit-scale reference voltage generating circuit
US20140091780A1 (en) Reference voltage generator
KR20100080958A (ko) 기준 바이어스 발생 회로
CN109976425B (zh) 一种低温度系数基准源电路
US11086348B2 (en) Bandgap reference circuit
US10606292B1 (en) Current circuit for providing adjustable constant circuit
US11287840B2 (en) Voltage reference with temperature compensation
CN104615184B (zh) 一种cmos基准电流和基准电压产生电路
JP2012243054A (ja) バンドギャップリファレンス回路
CN104977963A (zh) 一种无运放低功耗高电源抑制比的带隙基准电路
CN104977971A (zh) 一种无运放低压低功耗的带隙基准电路
CN102354251A (zh) 带隙基准电压电路
CN108646845B (zh) 基准电压电路
CN105425891A (zh) 零温度系数可调电压基准源
CN211956253U (zh) 温度补偿带隙基准电路
CN116880644A (zh) 一种高阶曲率温度补偿带隙基准电路
CN108334154B (zh) 一种由低值基准生成高值基准的电路结构
KR101567843B1 (ko) 낮은 공급 전압을 제공하는 고정밀 cmos 밴드갭 기준 회로
CN108345336B (zh) 能隙参考电路
WO2018146878A1 (ja) 基準電圧発生回路及び方法
CN104238618B (zh) 一种电压调整电路
Liu et al. A voltage reference generator targeted at extracting the silicon bandgap Vgo from Vbe
JP2004310444A (ja) 電圧発生回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant