CN108306269A

CN108306269A - 限流电路

Info

Publication number: CN108306269A
Application number: CN201810031038.3A
Authority: CN
Inventors: 李俊杰
Original assignee: Hangzhou Silergy Semiconductor Technology Ltd
Current assignee: Hangzhou Silergy Semiconductor Technology Ltd
Priority date: 2018-01-12
Filing date: 2018-01-12
Publication date: 2018-07-20
Anticipated expiration: 2038-01-12
Also published as: CN108306269B

Abstract

本发明公开了一种限流电路，应用于包含功率晶体管的功率电路，所述限流电路根据所述功率电路的输出电压，输入电压和n个不同的参考电压产生包含m个区间的基准电压信号，进而产生包含m个区间的限制电流，其中n为大于等于1的正整数，所述n个不同的参考电压依次增大。所述限流电路在对流经功率晶体管的电流进行限制的同时还保证功率晶体管上的功率趋于恒定，既减小了设计成本，又扩大了适用范围。

Description

限流电路

技术领域

本发明涉及电子技术领域，具体涉及一种限流电路。

背景技术

随着半导体技术的快速发展，在电路的设计过程中，不仅要保证输出电压的稳定，也要提高对电子开关(例如MOS管)的保护。通常采用限制电流的方式保护MOS管，而常见的限流控制方式是通过折返式电流限制(Current Limit Fold Back)进行限流。

如图1(a)是外置MOS的限流控制电路，采用一个外部电流检测电阻R_SNS实现对输出电流的检测。当负载比较轻，输出电压V_OUT超过基准电压V_REF的时候，芯片内部的选择器则将V_LMT1接入电路(V_LMT2<V_LMT1)，通过内部环路使得R_SNS上的压降小于等于内设限流点电压V_LMT1，于是在过流期间使得输出电流I_OUT维持在V_LMT1/R_SNS，用以保护MOS；当上电、负载较重或短路而导致V_OUT小于基准电压V_REF时，选择器则将V_LMT2接入电路，则I_OUT＝V_LMT2/R_SNS。因为V_LMT2<V_LMT1，所以限流点变小了。

如图1(b)是内置MOS的限流控制电路，通过内部电流镜像将输出电流等比例转化为采样电流I_SNS，流经外接检测电阻R_SNS实现对输出电流的检测，其他电路结构和电路原理和外置MOS控制电路相同。

在这种方式控制下，当MOS管上的压降比较大时，采用降低电流限值的方法，使得MOS上的功耗在上电、重载或短路期间保持较小，避免了为适应最差状况而选择较大MOS的需要，从而节省电路板尺寸和成本。而在某些需要MOS管工作于恒功率的场合下，通常使得MOS管上的压降与流经MOS管的电流的乘积是常数，即需要功率与输出电流曲线越接近恒功率曲线越好。

如图2(a)为现有技术的限流控制电路的电流归一化曲线，图2(b)为现有技术的限流控制电路的功率归一化曲线。两幅图中的实线均为恒功率控制模式，点线为现有技术的折返式限流控制方式，从图中可以看出，现有技术的折返式限流控制方式的限制电流、功率归一化曲线与恒功率控制模式并不十分拟合，如果令V_LMT2比较大，则会存在较大的功率点，如果令V_LMT2比较小，则在输出电压V_OUT比较小时电路的驱动能力太差。目前通常采取数字ACD采样V_IN、V_OUT、I_OUT来实现恒功率的控制，并使用处理器计算功耗的方式实现，芯片成本非常高，适用范围小。

发明内容

有鉴于此，本发明提供了一种限流电路，根据功率电路的输出电压，输入电压和n个不同的参考电压产生包含m个区间的限制电流，在对流经功率晶体管的电流进行限制的同时保证功率晶体管上的功率趋于恒定。

本发明提供一种限流电路，所述限流电路应用于包含功率晶体管的功率电路，包括：

电流采样电路，与所述功率晶体管耦接以采样流经所述功率晶体管的电流，并产生一电流采样信号；

基准电压产生电路，根据所述功率电路的输出电压，输入电压和n个不同的参考电压产生包含m个区间的基准电压信号，其中n为大于等于1的正整数，所述n个不同的参考电压依次增大；

驱动电路，接收所述电流采样信号和所述基准电压信号，并产生控制所述功率晶体管的驱动信号。

优选地，在每个区间内，所述基准电压信号与所述输入电压、所述输出电压的关系不同，使得所述基准电压信号在所述m个区间内具有不同的值。

优选地，当所述输出电压为0时，所述基准电压信号仅与所述输入电压有关。

优选地，m与n的关系为：m＝n+1。

优选地，所述基准电压产生电路包括：钳位电路，连接在所述基准电压产生电路的输出端和地之间；所述钳位电路具有一稳压值，用于将所述基准电压信号的值稳定在所述稳压值。

优选地，m与n的关系为：m≤n+2。

优选地，所述电流采样电路包括：

采样电阻，与所述功率晶体管耦接，以采样流过所述功率晶体管的电流；

第一放大器，用于将采样电阻上的压降放大A倍，以获得所述电流采样信号。

优选地，所述基准电压产生电路包括：

输入采样电路，用于采样所述功率电路的所述输入电压，并产生输入电压采样信号；

反馈电路，用于接收所述功率电路的所述输出电压和所述n个参考电压，将所述输出电压分别和所述n个参考电压比较，产生n个使能信号；

恒功率匹配电路，接收所述功率电路的所述输入电压、所述输出电压和所述n个使能信号，并在所述n个使能信号的控制下，产生不同的匹配电压叠加在所述输入电压采样信号上，以产生所述包含m个区间的基准电压信号。

优选地，所述驱动电路包括一第二放大器，所述第二放大器的同相输入端接收所述基准电压信号，反相输入端接收所述电流采样信号，输出端产生所述驱动信号。

优选地，当所述输出电压为0时，所述n个使能信号无效，所述恒功率匹配电路产生的所述匹配电压为0，所述基准电压信号等于所述输入电压采样信号。

优选地，当所述输出电压大于0且小于第1个参考电压时，所述恒功率匹配电路产生的所述匹配电压与所述输出电压有关。

优选地，当所述输出电压大于第i个参考电压且小于所述第(i+1)个参考电压时，第1至i个使能信号有效，所述恒功率匹配电路产生的所述匹配电压与所述输入电压和所述输出电压有关，其中，i＝1,2…(n-1)。

优选地，当所述输出电压大于所述第n个参考电压时，所述n个使能信号有效，所述恒功率匹配电路产生的所述匹配电压与所述输入电压、所述输出电压有关。

优选地，所述基准电压产生电路包括：

钳位电路，连接在所述基准电压产生电路的输出端和地之间；所述钳位电路具有一稳压值；

当所述输出电压大于所述第n个参考电压时，用于将所述基准电压信号的值稳定在所述稳压值，所述基准电压信号与所述输入电压和所述输出电压无关。

优选地，所述恒功率匹配电路包括第一电流源和n组电流源组，

所述n组电流源组分别接收所述n个使能信号，以决定n组电流源组的工作状态，每个电流源组分别包括串联连接的一号电流源和二号电流源；

所述第一电流源与所有所述一号电流源的输入端共同接收一电压信号；

所有所述一号电流源和所有所述二号电流源的公共端与所述第一电流源的输出端连接，用于接收所述输入电压采样信号，并在所述n个使能信号的控制下，产生所述不同的匹配电压叠加在所述输入电压采样信号上，以产生所述包含m个区间的基准电压信号；

所有所述二号电流源的输出端共同连接至地。

优选地，所述第一电流源与所述n组电流源组中的所有一号电流源的电流值都与所述输出电压相关。

优选地，所述n组电流源组中的所有二号电流源的电流值都与所述输入电压相关。

优选地，所述反馈电路包括n个第一比较器，所述n个第一比较器的同相输入端接收所述输出电压，反相输入端接收所述n个不同参考电压，输出端产生所述n个使能信号；所述n个不同参考电压的值为在0至输入电压的范围内依次增大。

优选地，所述钳位电路包括一稳压二极管，所述稳压二极管的阴极连接至所述基准电压产生电路的输出端，阳极连接至所述地。

优选地，所述电流采样电路和所述功率晶体管可以集成在芯片内部。

优选地，所述电流采样电路和所述功率晶体管可以设置在芯片外部。

本发明提供的限流电路，应用于包含功率晶体管的功率电路，包括电流采样电路，基准电压产生电路和驱动电路，所述电流采样电路与所述功率晶体管耦接以采样流经所述功率晶体管的电流，并产生一电流采样信号；所述基准电压产生电路根据所述功率电路的输出电压，输入电压和n个不同的参考电压产生包含m个区间的基准电压信号，其中n为大于等于1的正整数，所述n个不同的参考电压依次增大；所述驱动电路接收所述电流采样信号和所述基准电压信号，并产生控制所述功率晶体管的驱动信号，所述驱动信号进而控制流经所述功率晶体管的电流，产生包含m个区间的限制电流，m越大，所述功率晶体管上的功率越接近于恒定。本发明所提供的限流电路在对流经功率晶体管的电流进行限制的同时还保证功率晶体管上的功率趋于恒定，既减小了设计成本，又扩大了适用范围。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1(a)为现有技术中的一种外置MOS的限流控制电路的电路结构图；

图1(b)为现有技术中的一种内置MOS的限流控制电路的电路结构图；

图2(a)为现有技术的限流控制电路的电流归一化曲线；

图2(b)为现有技术的限流控制电路的功率归一化曲线；

图3为依据本发明实施例的第一种限流电路的电路框图；

图4为依据本发明实施例的第二种限流电路的具体结构图；

图5为依据本发明实施例的第三种限流电路的具体结构图；

图6(a)为依据本发明实施例的第三种限流电路的一种工作波形图；

图6(b)为依据本发明实施例的第三种限流电路的另一种工作波形图；

图7(a)为比较本发明实施例的第三种限流电路和现有技术的限流电路的电流归一化曲线；

图7(b)为比较本发明实施例的第三种限流电路和现有技术的限流电路的功率归一化曲线；

图8为依据本发明实施例的第四种限流电路的具体结构图；

图9为比较本发明实施例的第四种限流电路中，当n＝1和n＝2时的功率归一化曲线。

具体实施方式

以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。

此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。

同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

下面结合附图和实施例对本发明作进一步说明。

参考图3为依据本发明实施例的第一种限流电路的电路框图，所述限流电路应用于包含功率晶体管的功率电路，所述限流电路300包括电流采样电路31，基准电压产生电路32和驱动电路33。所述电流采样电路31与所述功率晶体管Q1耦接以采样流经所述功率晶体管的电流，并产生一电流采样信号V_SNS；所述基准电压产生电路32根据所述功率电路的输出电压，输入电压和n个不同的参考电压产生包含m个区间的基准电压信号V_REF，其中n为大于等于1的正整数，所述n个不同的参考电压依次增大；所述驱动电路33接收所述电流采样信号V_SNS和所述基准电压V_REF，产生一控制所述功率晶体管Q1的驱动信号。

其中，所述电流采样电路31和所述功率晶体管Q1可以集成在该芯片内部，也可以置于芯片外部。

参考图4为依据本发明实施例的第二种限流电路的具体电路图，所述电流采样电路41包括一采样电阻R_SNS和第一放大器AM，所述采样电阻R_SNS串联耦接在功率晶体管Q1的第一输入端，所述第一放大器AM并联连接在所述采样电阻R_SNS的两端，所述电流采样电路41通过所述采样电阻R_SNS采样流经所述功率晶体管的电流，并将其放大A倍，输出一电流采样信号V_SNS。在本实施例中，所述电流采样电路41中的采样电阻R_SNS和所述功率晶体管Q1置于芯片外部。

在本实施例中，所述电流采样电路为电阻取样法，当然，本领域的技术人员也可采用霍尔电流传感器，互感线圈检测等取样方法对流经所述功率晶体管的电流进行采样。

所述基准电压产生电路42包括输入采样电路421，恒功率匹配电路422和反馈电路423，所述输入采样电路421采样所述功率电路的所述输入电压V_IN，并产生输入电压采样信号；所述反馈电路423接收所述功率电路的所述输出电压V_OUT和所述n个参考电压，将所述输出电压V_OUT分别和所述n个参考电压比较，产生n个使能信号；所述恒功率匹配电路422接收所述功率电路的所述输入电压V_IN、所述输出电压V_OUT和所述n个使能信号，并在所述n个使能信号的控制下，产生不同的匹配电压叠加在所述输入电压采样信号上，以产生所述包含m个区间的基准电压信号V_REF。

具体地，在本实施例中，所述输入采样电路421具体包括第一电阻R1和第二电阻R2，所述第一电阻R1的第一端连接所述功率电路的输入电压V_IN，第二端连接至所述第二电阻R2的第一端，所述第二电阻R2的第二端连接至地。所述输入采样电路421通过所述第一电阻R1和第二电阻R2采样所述功率电路的输入电压V_IN，并在所述第一电阻R1和所述第二电阻R2的公共端产生一输入电压采样信号；所述反馈电路423包括第一比较器CP，所述第一比较器CP的第一输入端(例如，同相输入端)接入所述功率电路的输出电压V_OUT，第二输入端(例如，反相输入端)接入参考电压V₁，其输出端输出一使能信号V_EN；所述恒功率匹配电路422包括第一电流源S0和一组电流源组S1，所述电流源组S1包括串联连接的一号电流源S1_1和二号电流源S1_2，所述一号电流源S1_1与所述第一电流源S0的输入端共同接收一电压信号，例如，输入电压V_IN。所述一号电流源S1_1和所述二号电流源S1_2的公共端与所述第一电流源S0的输出端连接，用于接收所述输入电压采样信号，并在所述使能信号V_EN的控制下，产生不同的匹配电压叠加在所述输入电压采样信号上，以产生包含2个区间的基准电压信号，所述二号电流源S1_2的输出端连接至地。所述使能信号V_EN用于控制所述一号电流源S1_1和二号电流源S1_2的工作状态，所述第一电流源S0和所述一号电流源S1_1的电流值与所述输出电压V_OUT有关，进一步地，所述第一电流源S0和所述一号电流源S1_1的电流值与所述输出电压V_OUT成比例关系，比例系数分别为K₀，K_{1_1}，所述二号电流源S1_2的电流值与所述输入电压V_IN有关，进一步地，所述二号电流源S1_2的电流值与所述输入电压V_IN成比例关系，比例系数为K_{1_2}。在本实施例中，所述第一电流源S0的电流值为V_OUTμA，所述一号电流源S1_1的电流值为8V_OUTμA，所述二号电流源S1_2的电流值为4V_INμA，本领域的技术人员也可根据电路需求设置其他电流值，使得所述功率电路在限流过程中，所述功率晶体管上的功率更趋于恒定。

所述驱动电路43包括第二放大器OP，所述第二放大器的第一端(例如，反相输入端)接收所述电流采样信号V_SNS，其第二端(例如，同相输入端)连接所述基准电压V_REF，输出端输出一控制所述功率晶体管Q1的驱动信号。

其中，所述基准电压产生电路42和所述驱动电路43可以集成在一个芯片内部，当用户需要自行设置基准电压信号的初始值时，可以调整所述基准电压产生电路32中所述输入采样电路的电阻值，此时，所述输入采样电路也可以设置在芯片外部。

需要注意的是，在本实施例中，所述第一比较器CP的第二输入端接入的参考电压V₁为1/2V_IN，本领域技术人员也可根据电路需求或所需的限流点，将所述参考电压设置为任何大于0小于所述输入电压V_IN的电压值。

另外，所述输入采样电路421包括第一电阻R1和第二电阻R2，当然，本领域的技术人员也可根据实际的应用只设置第一电阻R1。

参考图5为依据本发明实施例的第三种限流电路的具体电路图，在本实施例中，所述限流电路同样具有电流采样电路，基准电压产生电路和驱动电路，并且，电流采样电路、驱动电路和基准电压产生电路具有与图4所提供的第二种供电电路相同的电路结构和工作原理，为了简化说明，在此不再赘述。不同之处在于，所述基准电压产生电路还包括一钳位电路524，在本实施例中，所述钳位电路524具体包括一稳压二极管D1，所述稳压二极管D1与所述二号电流源S1_2并联连接，反向接入电路中，即所述稳压二极管D1的阴极连接至所述基准电压产生电路的输出端，阳极连接至所述地。所述稳压二极管D1用于进一步地对输出电流I_OUT进行限流，当所述基准电压信号VREF增大至所述稳压二极管D1的稳压值时，所述基准电压信号VREF则被钳位在所述稳压值。在不影响芯片正常工作的情况下，所述稳压二极管D1的稳压值可以被设置为任何小于输入电压V_IN的值，例如，在本实施例中，所述稳压二极管D1的稳压值被设置为2.5V。

图6(a)为依据本发明实施例的第三种限流电路的工作波形图，所述限流电路500的具体工作过程分为如下四个阶段：t1时刻：当V_OUT＝0V，由于V_OUT＜1/2V_IN，所述第一比较器CP输出使能信号V_EN为低电平，所述一号电流源S1_1和二号电流源S1_2不工作，又因为输出电压V_OUT为0，所述第一电流源S0的电流值也为0，所以此时基准电压V_REF仅与所述输入电压V_IN有关，所述基准电压V_REF等于所述输入电压采样信号，即此时输出电流为

t1-t2时间段：当0V<V_OUT<1/2V_IN时，所述第一比较器CP输出使能信号V_EN为低电平，所述一号电流源S1_1和二号电流源S1_2不工作，此时第一电流源S0的电流为V_OUTuA，所述恒功率匹配电路产生的所述匹配电压与所述输出电压V_OUT有关，即所述匹配电压为则此时基准电压为所述输入电压采样信号和所述匹配电压叠加后的值，为

此时的输出电流为可以看出，随着输出电压V_OUT逐渐变大，所述基准电压V_REF变大，输出电流I_OUT也逐渐增大；

t2-t3时间段：当V_OUT＞1/2V_IN时，所述第一比较器CP输出使能信号V_EN为高电平，所述一号电流源S1_1和二号电流源S1_2开始工作，所述恒功率匹配电路的输出电流为(9*V_OUT-4*V_IN)uA，所述恒功率匹配电路产生的所述匹配电压与所述输入电压V_IN和所述输出电压V_OUT有关，即所述匹配电压为

则基准电压为所述输入电压采样信号和所述匹配电压叠加后的值，为

此时限流点即为：

t3时刻：随着输出电压V_OUT的增大，当基准电压V_REF继续增大至所述稳压二级管D1的稳压值2.5V时，基准电压V_REF被钳位在2.5V，电路进入限流模式，输出电流I_OUT＝2.5V/(A*R_SNS)；

t3-t4时间段：由于所述稳压二级管D1的存在，基准电压V_REF＝

2.5V，电路维持限流模式，所以输出电流I_OUT维持在2.5V/(A*R_SNS)。

从图6(a)中可以看出，当所述基准电压产生电路不包括所述钳位电路时，所述基准电压信号有两个区间，也即m＝n+1，当所述基准电压产生电路包括所述钳位电路时，所述基准电压信号有三个区间，也即m＝n+2。当然，当钳位电路的稳压值一定时，随着用户选择不同的采样电阻R_SNS，第一电阻R1和第二电阻R2的值，所述基准电压信号可能被钳位在所述三个区间中的任意一个区间，即存在m≤n+2。。

需要注意的是，在某些场合下，当输出电压V_OUT到达输入电压V_IN时，基准电压V_REF仍然没有增大到2.5V，如图6(b)所示，在t2-t3时间段：即1/2VIN＜V_OUT＜V_IN时，所述第一比较器CP输出使能信号V_EN为高电平，所述一号电流源S1_1和二号电流源S1_2开始工作，所述恒功率匹配电路的输出电流为:(9*V_OUT-4*V_IN)uA，

则基准电压V_REF为：

输出电流I_OUT为：当t3时刻V_OUT＝V_IN时，基准电压V_REF不再变化，之后输出电流也维持此电流不变。

图7为比较本发明实施例的第三种限流电路和现有技术的限流电路的电流与功率归一化曲线，其中，图7(a)为归一化限流曲线，图7(b)为归一化功率曲线。在图7(a)中，实线曲线为恒功率曲线，虚线为本发明设计电路的曲线，此曲线为图6(b)情况下的曲线，点线为现有技术中折返式电流限制电路的曲线，可以看出相比于现有技术的控制方式，本发明设计的电路更为趋近于恒功率的控制方式。从图7(b)归一化功率曲线中也可以明显的得出相同的结论，假设本发明所设计的电路对功率晶体管Q1的利用率(等效于功率归一化曲线中，曲线与X＝1所包络的面积，恒功率控制方式利用率为100％)接近85％，相比较之下，折返式电路限制的控制方式的利用率只有63％。

参考图8为依据本发明实施例的第四种限流电路的具体电路图，在本实施例中，所述限流电路同样具有电流采样电路，基准电压产生电路和驱动电路，并且，电流采样电路和驱动电路具有与图4所提供的第三种供电电路相同的电路结构和工作原理，所述基准电压产生电路72包括输入采样电路721，恒功率匹配电路722，反馈电路723和钳位电路724，所述输入采样电路721和钳位电路724具有与图4所提供的第三种供电电路相同的电路结构和工作原理，为了简化说明，在此不再赘述。不同之处在于，所述反馈电路723包括n个第一比较器CP1，CP2，……，CPn，所述n个第一比较器并联连接，所述n个第一比较器的第一输入端(例如，同相输入端)接收所述输出电压V_OUT，第二输入端(例如，反相输入端)依次接收n个不同的参考电压V₁，V₂，……，V_n，输出端依次输出n个使能信号，即第一使能信号V_EN1，第二使能信号V_EN2，……，第n使能信号V_ENn，其中n为大于等于1的正整数，所述n个不同的参考电压依次增大。所述恒功率匹配电路722包括第一电流源S0和n组电流源组S1，S2，……，Sn，所述n组电流源组依次接收所述反馈电路输出的使能信号V_ENn，即所述第一组电流源组S1接收所述第一使能信号V_EN1，所述第二组电流源组S2接收所述第二使能信号V_EN2，……，所述第n组电流源组Sn接收所述第n使能信号V_ENn，所述使能信号V_ENn用于控制所述n组电流源组中电流源的工作状态。所述n组电流源组分别包括串联连接的一号电流源Sn_1和二号电流源Sn_2；所述第一电流源S0与所有所述一号电流源Sn_1的输入端共同接收一电压信号；所有所述一号电流源Sn_1和所有所述二号电流源Sn_2的公共端与所述第一电流源S0的输出端连接，用于接收所述输入电压采样信号，并在所述n个使能信号的控制下，产生所述不同的匹配电压叠加在在所述输入电压采样信号上，以产生所述包含m个区间的基准电压信号；所有所述二号电流源Sn_2的输出端共同连接至地。

其中，所述第一电流源S0和所有所述一号电流源Sn_1的电流值分别与所述输出电压V_OUT成比例关系,其比例系数依次为K₀，K_{1_1}，K_{2_1}，……，K_{n_1}，所有所述二号电流源Sn_2的电流值分别和所述输入电压V_IN成比例关系,其比例系数依次为K_{1_2}，K_{2_2}，……，K_{n_2}，所述比例系数K可以根据电路自行设置，以使得所述功率晶体管Q1上的功率更加恒定。

在本实施例中，所述n个不同的参考电压V₁，V₂，……，V_n在0至V_IN的范围内依次增大，所述n个不同的参考电压V₁，V₂，……，V_n依次设置为1/n V_IN，2/n V_IN，……，n/(n+1)V_IN，本领域的技术人员也可在0至V_IN的范围内设置其他n个参考电压值。

具体地，当所述输出电压V_OUT为0时，所述n个使能信号V_ENn无效，所述恒功率匹配电路722产生的所述匹配电压为0，此时，所述基准电压信号V_REF等于所述输入电压采样信号，即此时输出电流为

当所述输出电压大于0且小于第1个参考电压(1/n V_IN)时，所述n个使能信号V_ENn依然无效，但所述第一电流源S0上有电流，此时所述恒功率匹配电路722产生的所述匹配电压与所述输出电压V_OUT有关，即所述匹配电压为

则此时基准电压为所述输入电压采样信号和所述匹配电压叠加后的值，为

此时的输出电流为

当所述输出电压大于第i个参考电压且小于所述第(i+1)个参考电压时，第1至i个使能信号有效，所述第一电流源S0与所述第1至i组电流源组Si上有电流，所述恒功率匹配电路722产生的所述匹配电压与所述输入电压V_IN和所述输出电压V_OUT都有关，即所述匹配电压为

则所述基准电压信号V_REF等于所述输入电压采样信号与所述匹配电压之和为

此时限流点即为：其中，i＝1,2…(n-1)。

当所述输出电压大于所述第n个参考电压时，所述n个使能信号都有效，所述恒功率匹配电路产生的所述匹配电压与所述输入电压和所述输出电压有关，即所述匹配电压为：

则所述基准电压信号V_REF等于所述输入电压采样信号与所述匹配电压之和，为：

此时限流点即为：此时，m＝n+1。

随着所述输出电压继续增大，所述基准电压V_REF也增大，当所述基准电压V_REF大于所述钳位电路的稳压值时，所述钳位电路用于将所述基准电压信号V_REF的值稳定在所述稳压值，例如2.5V，所述基准电压信号与所述输入电压和所述输出电压无关，此时限流点I_OUT＝2.5V/(A*R_SNS)，此时，m＝n+2。当然，当钳位电路的稳压值一定时，随着用户选择不同的采样电阻R_SNS，第一电阻R1和第二电阻R2的值，所述基准电压信号可能被钳位在第一、第二……等任意一个区间，即存在m≤n+2。

图9为比较本发明实施例的第四种限流电路中，当n＝1和n＝2时的功率归一化曲线，其中，实线为恒功率曲线，点线为n＝1时本发明设计电路的曲线，虚线为n＝1时本发明设计电路的曲线，此曲线是当输出电压V_OUT到达输入电压V_IN时，基准电压V_REF仍然没有增大到稳压值情况下的曲线，从图中可以看出，n＝1时，曲线分2个区间，n＝2时，曲线分3个区间，当n越大时，归一化曲线会越加趋近于理想的恒功率曲线，但是当n值越大时电路也会变得更为复杂，本领域的技术人员可以根据实际需要场合选择n的取值，进行性能与成本的折中。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种限流电路，应用于包含功率晶体管的功率电路，其特征在于，包括：

2.根据权利要求1所述的限流电路，其特征在于，在每个区间内，所述基准电压信号与所述输入电压、所述输出电压的关系不同，使得所述基准电压信号在所述m个区间内具有不同的值。

3.根据权利要求1所述的限流电路，其特征在于，当所述输出电压为0时，所述基准电压信号仅与所述输入电压有关。

4.根据权利要求1所述的限流电路，其特征在于，m与n的关系为：m＝n+1。

5.根据权利要求1所述的限流电路，其特征在于，所述基准电压产生电路包括：

钳位电路，连接在所述基准电压产生电路的输出端和地之间；所述钳位电路具有一稳压值，用于将所述基准电压信号的值稳定在所述稳压值。

6.根据权利要求5所述的限流电路，其特征在于，m与n的关系为：m≤n+2。

7.根据权利要求1所述的限流电路，其特征在于，所述电流采样电路包括：

8.根据权利要求1所述的限流电路，其特征在于，所述基准电压产生电路包括：

9.根据权利要求1所述的限流电路，其特征在于，所述驱动电路包括一第二放大器，所述第二放大器的同相输入端接收所述基准电压信号，反相输入端接收所述电流采样信号，输出端产生所述驱动信号。

10.根据权利要求8所述的限流电路，其特征在于，当所述输出电压为0时，所述n个使能信号无效，所述恒功率匹配电路产生的所述匹配电压为0，所述基准电压信号等于所述输入电压采样信号。

11.根据权利要求8所述的限流电路，其特征在于，当所述输出电压大于0且小于第1个参考电压时，所述恒功率匹配电路产生的所述匹配电压与所述输出电压有关。

12.根据权利要求8所述的限流电路，其特征在于，当所述输出电压大于第i个参考电压且小于所述第(i+1)个参考电压时，第1至i个使能信号有效，所述恒功率匹配电路产生的所述匹配电压与所述输入电压和所述输出电压有关，其中，i＝1,2…(n-1)。

13.根据权利要求8所述的限流电路，其特征在于，当所述输出电压大于所述第n个参考电压时，所述n个使能信号有效，所述恒功率匹配电路产生的所述匹配电压与所述输入电压、所述输出电压有关。

14.根据权利要求8所述的限流电路，其特征在于，所述基准电压产生电路包括：

15.根据权利要求8所述的限流电路，其特征在于，所述恒功率匹配电路包括第一电流源和n组电流源组，

所述n组电流源组分别接收所述n个使能信号，以决定n组电流源组的工作状态，每组电流源组分别包括串联连接的一号电流源和二号电流源；

所有所述二号电流源的输出端共同连接至地。

16.根据权利要求15所述的限流电路，其特征在于，所述第一电流源与所述n组电流源组中的所有一号电流源的电流值都与所述输出电压相关。

17.根据权利要求15所述的限流电路，其特征在于，所述n组电流源组中的所有二号电流源的电流值都与所述输入电压相关。

18.根据权利要求8所述的限流电路，其特征在于，所述反馈电路包括n个第一比较器，所述n个第一比较器的的同相输入端接收所述输出电压，反相输入端接收所述n个不同的参考电压，输出端产生所述n个使能信号；所述n个不同的参考电压的值为在0至所述输入电压范围内依次增大。

19.根据权利要求5或14所述的限流电路，其特征在于，所述钳位电路包括一稳压二极管，所述稳压二极管的阴极连接至所述基准电压产生电路的输出端，阳极连接至所述地。

20.根据权利要求1所述的限流电路，其特征在于，所述电流采样电路和所述功率晶体管可以集成在芯片内部。

21.根据权利要求1所述的限流电路，其特征在于，所述电流采样电路和所述功率晶体管可以设置在芯片外部。