CN108292673A - 栅极下方具有子鳍状物电介质区的晶体管 - Google Patents

栅极下方具有子鳍状物电介质区的晶体管 Download PDF

Info

Publication number
CN108292673A
CN108292673A CN201580084790.9A CN201580084790A CN108292673A CN 108292673 A CN108292673 A CN 108292673A CN 201580084790 A CN201580084790 A CN 201580084790A CN 108292673 A CN108292673 A CN 108292673A
Authority
CN
China
Prior art keywords
fin
area
sub
semiconductor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580084790.9A
Other languages
English (en)
Other versions
CN108292673B (zh
Inventor
W·拉赫马迪
M·V·梅茨
G·W·杜威
C·S·莫哈帕特拉
N·M·拉哈尔-乌拉比
J·T·卡瓦列罗斯
A·S·默西
T·加尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108292673A publication Critical patent/CN108292673A/zh
Application granted granted Critical
Publication of CN108292673B publication Critical patent/CN108292673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开的实施例描述了一种半导体多栅极晶体管，所述晶体管具有从衬底延伸并包括子鳍状物区和有源区的半导体鳍状物。子鳍状物区可以包括栅极下方的电介质材料区以提供改进的隔离。可以通过利用电介质材料区替换栅极下方的子鳍状物区的部分，接着制造替换栅极结构，来形成电介质材料区。子鳍状物区可以由各种组合和浓度的III‑V族半导体材料构成。有源区可以由不同的III‑V族半导体材料构成。电介质材料区可以由非晶硅构成。可以描述和/或主张其它实施例。

Description

栅极下方具有子鳍状物电介质区的晶体管
技术领域
本公开的实施例总体上涉及半导体集成电路(IC)，并且更具体而言，涉及具有带有栅极区下方的由电介质材料区构成的子鳍状物区的金属氧化物半导体场效应晶体管(MOSFET)的半导体IC。
背景技术
为了提高集成电路(IC)的性能和容量，已经实现了多栅极MOSFET晶体管，例如三栅极MOSFET晶体管。这些晶体管已经允许对IC上的特征尺寸持续减小，同时相对于平面晶体管提供特定的性能优势。随着对减小特征尺寸的继续推动，晶体管设计可能需要新的半导体材料，其可以单独使用或与硅结合使用，并且可能需要包括设计特征，以在减小的尺寸推动物理边界时，维持和/或改善IC性能和容量。MOSFET晶体管性能的一种度量包括在栅极截止时在源极和漏极之间具有最小电流泄漏的能力。使电流泄漏最小化可能需要设计考虑，以及材料选择考虑。
附图说明
通过以下具体实施方式，结合附图，将容易理解实施例。为了方便该描述，类似的附图标记指示类似的结构元件。在附图的图中通过举例而非限制的方式示出了实施例。
图1示意性示出了根据一些实施例的集成电路(IC)组件的顶视图。
图2示意性示出了根据一些实施例的集成电路(IC)组件的截面侧视图。
图3A到3E示意性地示出了根据一些实施例的多栅极金属氧化物半导体场效应晶体管的选定特征。
图4示意性示出了根据一些实施例的用于制造多栅极晶体管的过程。
图5A到5F示意性示出了图4的过程的各种阶段处的多栅极晶体管的各种实施例。
图6示意性示出了根据一些实施例的计算装置，该计算装置具有如本文所述的在栅极下方具有电介质子鳍状物区的多栅极金属氧化物半导体场效应晶体管。
图7示意性示出了根据一些实施例的计算装置，该计算装置具有如本文所述的在栅极下方具有电介质子鳍状物区的多栅极金属氧化物半导体场效应晶体管。
具体实施方式
本公开的实施例描述了在栅极区下方具有电介质子鳍状物区的多栅极晶体管，并且还描述了制造多栅极晶体管的过程。描述的其它实施例包括具有本文公开的多栅极晶体管的装置和系统。
在下面的描述中示出了许多具体细节，以便提供对各种实施例的充分理解。在其它情况下，可能未对众所周知的半导体工艺和/或制造技术进行特别详细的描述，以免不必要地使本文描述的实施例难以理解。此外，本文中的实施例的图示可以省略特定结构和/或细节，以免使本文描述的实施例难以理解。
在以下具体实施方式中将引用附图，附图形成具体实施方式的一部分，其中在所有附图中类似的附图标记指示类似的部分，并且在附图中以例示方式示出了可以实践本公开的主题的实施例。应当理解，可以使用其它实施例并且可以进行结构或逻辑改变而不脱离本公开的范围。因此，以下具体实施方式不应该被理解为限制性的意义，并且实施例的范围仅由所附权利要求及其等同物来界定。
出于本公开的目的，短语“A和/或B”表示(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
说明书可以使用基于视角的描述，例如顶部/底部、侧面、上方/下方等。这样的描述仅仅用于方便论述，而并非意在将本文描述的实施例的应用限于任何特定取向。
该描述可以使用短语“在实施例中”，其可以指一个或多个相同或不同的实施例。此外，结合本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。术语“耦合”可以指直接连接、间接连接或间接连通。
本文中可以使用术语“耦合到”和“与……耦合”、连同其全部派生词。“耦合”可以表示如下一种或多种情况。“耦合”可以表示两个或更多元件直接物理和/或电接触。然而，“耦合”还可以表示两个或更多元件彼此间接接触，但仍然彼此合作或交互，并且可以表示一个或多个其它元件耦合或连接在被说成彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多个元件直接接触。作为示例而非限制，“耦合”可以表示两个或更多元件或装置例如由诸如主板的印刷电路板上的电连接耦合。电连接可以提供通过电连接的直接物理耦合。作为示例而非限制，“耦合”可以表示两个或更多元件/装置通过诸如有线和/或无线网络的一个或多个网络链路而协作和/或交互。作为示例而非限制，计算设备可以包括由一个或多个网络链路“耦合的”两个或更多计算装置。
在各种实施例中，短语“形成、沉积或通过其它方式设置于第二特征上的第一特征”可以表示第一特征形成、沉积或设置于第二特征上方，并且第一特征的至少一部分可以直接接触(例如，直接物理和电接触)或间接接触(例如，在第一特征和第二特征之间具有一个或多个其它特征)第二特征的至少一部分。
如本文所用，术语“电路”可以指代、属于或包括执行一个或多个软件或固件程序、组合逻辑电路、状态机和/或提供所述功能的其它适当部件的专用集成电路(ASIC)、电子电路、处理器(共享、专用或组)和/或存储器(共享、专用或组)。
图1示意性示出了根据一些实施例的晶片形式10和单一化形式100的示例性管芯102的顶视图。在一些实施例中，管芯102可以是晶片11的多个管芯(例如，管芯102、103a、103b)之一，晶片11由例如硅或其它适当材料的半导体材料构成。多个管芯可以形成于晶片11的表面上。管芯中的每个可以是半导体产品的重复单元，其包括一个或多个晶体管组件和/或其它器件组件，其它器件组件包括如本文所公开的在栅极区下方具有电介质子鳍状物区的多栅极晶体管。电介质子鳍状物区可以称为电介质材料区或子鳍状物区的电介质材料区，其中子鳍状物区可以是形成于半导体衬底上的半导体鳍状物上的区。在一些实施例中，电介质子鳍状物区可以是非晶硅。在一些实施例中，多栅极晶体管可以是三栅极晶体管。例如，管芯102可以包括具有晶体管结构104和/或其它器件结构的电路，所述结构包括如本文所述的在栅极区下方具有电介质子鳍状物区的多栅极晶体管。在栅极区下方具有电介质子鳍状物区的多栅极晶体管可以在源极和漏极之间提供更好的隔离，从而与在栅极区下方没有电介质子鳍状物区的多栅极晶体管相比实现减小的漏电流和更好的沟道控制。
尽管为了简单起见在横贯图1的管芯102的大部分的行中绘示了晶体管结构104，但要理解的是，在其它实施例中晶体管结构104可以被配置成管芯102上的多种其它适当布置中的任一种，例如包括具有比所绘示的尺寸小得多的竖直和水平特征。在完成了管芯中实现的半导体产品的制造过程之后，晶片11可以经历单一化工艺，其中将每个管芯(例如，管芯102)彼此分离，以提供半导体产品的分立“芯片”。晶片11可以是各种大小中的任一种。在一些实施例中，晶片11具有在从大约25.4mm到大约450mm的范围内的直径。在其它实施例中，晶片11可以包括其它大小和/或其它形状。根据各种实施例，晶体管结构104可以设置于晶片形式10或单一化形式100的半导体衬底上。本文描述的晶体管结构104可以并入管芯102中，以用于逻辑器件或存储器或其组合。在一些实施例中，晶体管结构104可以是片上系统(SoC)组件的部分。
图2示意性示出了根据一些实施例的集成电路(IC)组件200的截面侧视图。在一些实施例中，IC组件200可以包括与封装衬底121电和/或物理耦合的一个或多个管芯(下文称为“管芯102”)。可以看出，在一些实施例中，封装衬底121可以与电路板122电耦合。在一些实施例中，根据各种实施例，集成电路(IC)组件200可以包括管芯102、封装衬底121和/或电路板122中的一种或多种。根据各种实施例，本文针对在栅极区下方具有电介质子鳍状物区的多栅极晶体管所描述的实施例可以被并入一个或多个管芯102中。在一些实施例中，电介质子鳍状物区例如可以是非晶硅。在一些实施例中，多栅极晶体管可以是三栅极晶体管。可以如本文所述和公开的那样形成在栅极区下方具有电介质子鳍状物区的多栅极晶体管。在栅极区下方具有电介质子鳍状物区的多栅极晶体管可以在源极和漏极之间提供更好的隔离，从而与在栅极区下方没有电介质子鳍状物区的多栅极晶体管相比实现减小的漏电流和更好的沟道控制。
管芯102可以代表使用半导体制造技术由半导体材料(例如，硅)制造的分立产品，所述技术例如是结合形成互补金属氧化物半导体(CMOS)器件使用的薄膜沉积、光刻、蚀刻等。在一些实施例中，管芯102可以是、包括处理器、存储器、片上系统(SoC)或ASIC、或是处理器、存储器、片上系统(SoC)或ASIC的一部分。在一些实施例中，诸如模制化合物或底部填充材料(未示出)的电绝缘材料可以包封管芯102和/或管芯级互连结构106的至少一部分。
管芯102可以根据多种适当构造附接到封装衬底121，包括例如通过如所示的倒装芯片构造与封装衬底121直接耦合。在倒装芯片构造中，管芯102的包括电路的有源侧S1使用管芯级互连结构106附接到封装衬底121的表面，该互连结构106例如是凸起、柱或也可以将管芯102与封装衬底121电耦合的其它适当结构。管芯102的有源侧S1可以包括诸如晶体管器件的有源器件。可以看出，无源侧S2可以与有源侧S1相对设置。
管芯102通常可以包括半导体衬底102a、一个或多个器件层(下文称为“器件层102b”)以及一个或多个互连层(下文称为“互连层102c”)。在一些实施例中，半导体衬底102a可以基本上由诸如硅的体半导体材料构成。器件层102b可以代表在半导体衬底上形成诸如晶体管器件的有源器件的区。器件层102b可以包括例如晶体管结构，例如晶体管器件的沟道主体和/或源极/漏极区。互连层102c可以包括被配置成向或从器件层102b中的有源器件路由电信号的互连结构(例如，电极端子)。例如，互连层102c可以包括水平线(例如，沟槽)和/或竖直插塞(例如，通孔)或其它适当特征，以提供电布线和/或接触部。
在一些实施例中，管芯级互连结构106可以与互连层102c电耦合，并被配置成在管芯102和其它电器件之间路由电信号。电信号可以包括例如结合管芯102的操作使用的输入/输出(I/O)信号和/或电源/接地信号。
在一些实施例中，封装衬底121是基于环氧树脂的层压衬底，其具有芯和/或构建层，例如味之素构建膜(ABF)衬底。在其它实施例中，封装衬底121可以包括其它适当类型的衬底，包括例如由玻璃、陶瓷或半导体材料形成的衬底。
封装衬底121可以包括被配置成向或从管芯102路由电信号的电布线特征。电布线特征包括例如设置于封装衬底121的一个或多个表面上的焊盘或迹线(未示出)，和/或内部布线特征(未示出)，例如，沟槽、通孔或其它互连结构，以通过封装衬底121路由电信号。例如，在一些实施例中，封装衬底121可以包括诸如焊盘(未示出)的电布线特征，其被配置成接收管芯102的相应管芯级互连结构106。
电路板122可以是由诸如环氧树脂层压板的电绝缘材料构成的印刷电路板(PCB)。例如，电路板122可以包括电绝缘层，电绝缘层由诸如如下材料构成：聚四氟乙烯，诸如阻燃剂4(FR-4)、FR-1、绵纸的酚醛绵纸材料，以及诸如CEM-1或CEM-3的环氧树脂材料，或使用环氧树脂预制材料层压在一起的编织玻璃材料。可以通过电绝缘层形成诸如迹线、沟槽或通孔的互连结构(未示出)，以通过电路板122路由管芯102的电信号。在其它实施例中，电路板122可以由其它适当的材料构成。在一些实施例中，电路板122是主板。
例如焊球112的封装级互连可以耦合到封装衬底121和/或电路板122上的一个或多个焊盘(下文称为“焊盘110”)，以形成对应的焊接头，焊接头被配置成还在封装衬底121和电路板122之间路由电信号。焊盘110可以由任何适合的导电材料构成，所述导电材料例如是金属，包括例如镍(Ni)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)及其组合。在其它实施例中，可以使用其它适当技术以将封装衬底121与电路板122物理和/或电耦合。
在其它实施例中，IC组件200可以包括宽范围的其它适合的构造，包括例如如下构造的适当组合：倒装芯片和/或引线接合构造、内插器、包括系统级封装(SiP)和/或堆叠封装(PoP)构造的多芯片封装构造。在一些实施例中，可以使用用于在管芯102和IC组件200的其它部件之间路由电信号的其它适当技术。
图3A到3E示意性地示出了根据一些实施例的多栅极金属氧化物半导体场效应晶体管300(下文称为多栅极晶体管300)的选定特征。图3A示意性示出了多栅极晶体管300的透视图。图3B示意性示出了沿对应于栅极的长度的轴的多栅极晶体管300的截面330。图3C示意性示出了沿对应于栅极的宽度的轴的多栅极晶体管300的栅极区315的鳍状物的截面340。图3D示意性示出了沿平行于栅极的宽度的轴的多栅极晶体管300的源极区309和/或漏极区311的鳍状物的截面350。图3E示意性示出了多栅极晶体管300的选定部件的三维视图。在一些实施例中，多栅极晶体管300可以是完全耗尽衬底晶体管。在一些实施例中，多栅极晶体管300可以是完全耗尽绝缘体上硅(SOI)晶体管。在一些实施例中，多栅极晶体管可以是三栅极晶体管。
参考图3A到3E，多栅极晶体管300可以包括衬底302，如所示，衬底302具有从衬底302的表面延伸的衬底鳍状物302.1。衬底鳍状物302.1可以跨过多栅极晶体管300的源极区、栅极区和漏极区309、315、311。衬底鳍状物302.1可以称为衬底子鳍状物。在一些实施例中，衬底302可以是例如半导体(例如，硅)衬底或绝缘衬底。在一些实施例中，衬底302可以是例如III-V族半导体材料。衬底302可以包括电介质隔离结构(未示出)以电隔离多栅极晶体管300。电介质隔离结构可以是衬底中的掩埋氧化物层。电介质隔离结构可以是衬底鳍状物302.1中的氧化物层。在一些实施例中，衬底302可以是绝缘衬底。例如，衬底302可以包括下方单晶硅衬底，在其上形成绝缘层，例如二氧化硅膜。在一些实施例中，多栅极晶体管300可以形成于任何公知的绝缘衬底上，所述公知的绝缘衬底例如是由二氧化硅、氮化物、氧化物和/或蓝宝石形成的衬底。在一些实施例中，衬底302可以是半导体衬底，例如但不限于单晶硅衬底或砷化镓衬底。
如所示，衬底鳍状物302.1可以具有耦合到衬底鳍状物302.1的顶表面的第一鳍状物304，并可以具有耦合到衬底鳍状物302.1的顶表面的第二鳍状物305。第一和第二鳍状物304、305可以被称为第一和第二子鳍状物或子鳍状物结构。第一和第二鳍状物304、305可以是III-V族半导体材料。III-V族半导体可以包括氮化硼、磷化硼、砷化硼、氮化铝、磷化铝、砷化铝、锑化铝、氮化镓、磷化镓、砷化镓、锑化镓、氮化铟、磷化铟、砷化铟和锑化铟、以及III族和/或V族元素的额外组合，以为III-V族半导体提供三种或更多元素。第一和第二鳍状物304、305可以由在制造多栅极晶体管300期间耦合到衬底鳍状物302.1的单个鳍状物结构形成。可以在衬底302上通过纵横比捕获来形成第一和第二鳍状物304、305和/或单个鳍状物结构。在一些实施例中，衬底302可以由III-V族材料构成。例如，衬底可以由砷化镓半导体材料构成。在一些实施例中，如所示，可以由延伸到第一和第二鳍状物304、305所占据的空间中的衬底鳍状物302.1替换第一和第二鳍状物。换言之，衬底鳍状物302.1以及第一和第二鳍状物304、305可以是由衬底材料构成的相同鳍状物结构的一部分。如果衬底鳍状物302.1以及第一和第二鳍状物304、305包括一个鳍状物结构，则可以将该一个鳍状物结构称为其部件鳍状物。在一些实施例中，不存在衬底鳍状物302.1，并且第一和第二鳍状物304、305可以直接耦合到衬底302的表面。
如所示，多栅极晶体管300可以包括耦合在第一和第二鳍状物304、305之间并耦合到衬底鳍状物302.1顶部的电介质鳍状物320。在一些实施例中，电介质鳍状物可以由例如非晶硅构成。电介质鳍状物320可以称为非晶硅鳍状物或子鳍状物或子鳍状物结构。电介质鳍状物320以及第一和第二鳍状物304、305可以形成跨越多栅极晶体管300的源极区309、栅极区315和漏极区311的连续鳍状物。术语“跨越”表示第一结构在对应于第二结构的长度、宽度和/或深度的线性方向上与第二结构的长度、宽度和/或深度交叠，其中交叠的量近似等于第二结构的长度、宽度和/或深度。第一结构可以延伸超过该交叠。
连续鳍状物可以称为子鳍状物或子鳍状物结构。第一鳍状物304、第二鳍状物305和非晶鳍状物320形成的连续鳍状物可以称为子鳍状物或子鳍状物结构。电介质鳍状物320可以包括在对应于与栅极区315的栅极宽度平行的轴的方向上从电介质鳍状物320的中央鳍状物区扩展开的扩展区320.1、320.2。换言之，扩展区320.1、320.2可以在对应于图3A所示的截面340的方向上扩展。可以将扩展区320.1、320.2约束到多栅极晶体管300的间隔体314之间的栅极区315。电介质鳍状物320可以跨越多栅极晶体管300的栅极区315的栅极的长度320.3。电介质鳍状物320可以在多栅极晶体管300的源极区309和漏极区311之间提供更好的隔离。更好的隔离可以减小多栅极晶体管300的漏电流，从而使由多栅极晶体管300构成的器件的功耗更低。
如所示，多栅极晶体管300可以包括耦合到衬底鳍状物302.1、电介质鳍状物320、第一鳍状物304以及第二鳍状物305的浅沟槽隔离(STI)结构312。如所示，电介质鳍状物320的扩展区320.1、320.2可以耦合到STI结构312的顶表面。可以使用标准制造技术在衬底302上形成STI结构312。例如，可以在半导体器件制造过程的早期阶段，典型地在形成多栅极晶体管300之前，制造STI结构。通常，用于形成STI结构的过程包括在硅衬底中蚀刻沟槽图案，沉积一种或多种电介质材料以填充沟槽，以及使用诸如化学机械平坦化的技术去除过多的电介质材料。用于形成STI结构312的电介质材料可以是例如二氧化硅，或某种其它适当的电介质材料，例如另一种材料的氧化物或者硅或另一种材料的氮化物。
如所示，多栅极晶体管300可以包括耦合到第一鳍状物304、电介质鳍状物320和第二鳍状物305的第三鳍状物306。第三鳍状物306可以称为沟道、鳍状物、沟道鳍状物或鳍状物衬底。第三鳍状物306可以跨越多栅极晶体管300的源极区309、栅极区315和漏极区311。第三鳍状物306的顶表面306.1(图3C)可以是多栅极晶体管300的栅极之一的导电沟道。第三鳍状物306的侧面306.2、306.3(图3C)可以是多栅极晶体管300的栅极的导电沟道。换言之，顶部306.1和两个侧面306.2、306.3可以是多栅极晶体管300的三个导电沟道。两个侧面306.2、306.3和顶部306.1的宽度之和界定了多栅极晶体管300的栅极宽度。第三鳍状物306可以由III-V族半导体材料构成。例如，第三鳍状物306可以由砷化铟镓构成。在一些实施例中，第三鳍状物306可以被设计成在操作多栅极晶体管300时以完全耗尽操作模式进行操作。在一些实施例中，第三鳍状物306可以由未掺杂的砷化铟镓构成。
衬底鳍状物302.1、第一鳍状物304、第二鳍状物305、电介质鳍状物320以及第三鳍状物306的组合可以称为多栅极晶体管300的鳍状物。衬底鳍状物302.1、第一鳍状物304、第二鳍状物305以及电介质鳍状物320的组合可以称为多栅极晶体管300的鳍状物的子鳍状物区。第三鳍状物306可以称为多栅极晶体管300的鳍状物的有源区。多栅极晶体管300的鳍状物可以称为从半导体衬底302的表面延伸并跨过半导体衬底302的表面的半导体鳍状物。为了描述各种实施例的简单起见，鳍状物的形状被例示为矩形结构；然而，除了矩形形状之外，鳍状物的形状可以是其它形状，例如锥形形状。可以至少部分通过用于形成鳍状物的各种特征和区域的过程来确定鳍状物的形状。作为锥形形状的示例，衬底鳍状物302.1可以平均比第一鳍状物和第二鳍状物305更宽。类似地，第一鳍状物和第二鳍状物305可以比第三鳍状物306更宽。此外，第三鳍状物306可以是锐利的锥形和/或圆形，并可以具有圆形边缘作为在第三鳍状物306的侧面306.2、306.3和顶部306.1之间的过渡。在一些实施例中，第三鳍状物306的顶部306.1可以没有平坦表面，并可以沿整个顶部306.1是圆形。
参考图3D，多栅极晶体管300的第三鳍状物306可以具有特征宽度306W和高度306H。在一些实施例中，高度306H可以在宽度306W的一半到宽度306W两倍之间。在一些实施例中，高度306H和宽度306W可以大致相同。在一些实施例中，高度306H和宽度306W可以小于30纳米。在一些实施例中，高度306H和宽度306W可以小于20纳米。在一些实施例中，高度306H和宽度306W可以小于12纳米。
在栅极区315中，多栅极晶体管300可以包括栅极区315与源极和漏极区309、311之间的间隔体314。间隔体314可以在多栅极晶体管300的鳍状物的两侧上耦合到STI结构312。间隔体314可以耦合到第三鳍状物306，包括第三鳍状物306的顶部306.1和侧面306.2、306.3。间隔体314可以具有耦合到电介质鳍状物320(包括扩展区320.1、320.1)的侧面320.4的下内部分314.1。间隔体314可以耦合到第一鳍状物304和第二鳍状物305的侧面。间隔体314可以提供多栅极晶体管的栅极与源极区309和漏极区311的隔离。可以在替换栅极过程中使用间隔体314，以利用最终的晶体管栅极替换临时栅极。在替换栅极过程中，例如，可以利用惯常的制造技术去除临时栅极，例如虚设多晶硅栅极，将间隔体314留在多栅极晶体管300上的新栅极的适当位置。
多栅极晶体管300的栅极区315可以包括由高k电介质材料构成的电介质层316。如所示，电介质层316可以耦合到包括扩展区320.1的电介质膜320、间隔体314以及第三鳍状物306的顶部306.1和侧面306.2、306.3。电介质层可以隔离多栅极晶体管300的栅极区315的栅极电极318。高k电介质材料可以由基于铪的高k电介质、氮化铪硅酸盐(HfSiON)电介质、硅酸铪、硅酸锆、二氧化铪、二氧化锆、过氧化钽(Ta2O5)和二氧化钛(TiO2)组成。例如，可以使用原子层沉积或化学气相沉积或者通过用于制造半导体器件的任何其它适当方法，沉积由高k电介质材料构成的电介质材料层。高k电介质可以指介电常数值超过氮化硅的介电常数值的材料，氮化硅的介电常数值可以具有大约7的值。低k电介质可以指介电常数值小于二氧化硅的介电常数值的材料，二氧化硅的介电常数值可以具有大约3.9的值。
如所示，多栅极晶体管300的栅极区315可以包括耦合到电介质层316的栅极电极318。栅极电极318可以通过电介质层316与第三鳍状物306、源极区309和漏极区311电隔离。栅极电极318可以由任何适当的金属栅极电极材料构成。在一些实施例中，栅极电极可以是金属栅极电极或合金金属栅极电极。例如，金属栅极电极可以由铝、钨、钽、钛或其合金构成。在一些实施例中，栅极电极可以由具有在4.6-4.8eV之间的中间带隙功函数的一种或多种材料形成。在一些实施例中，栅极电极318可以是薄膜堆叠体。在一些实施例中，通过替换栅极过程形成栅极电极318和电介质层316。
多栅极晶体管300可以具有源极区309和漏极区311。源极区309和漏极区311可以在栅极区315的相对侧上。源极区309可以具有耦合到第三鳍状物306的源极308。源极308可以耦合到第二鳍状物304。源极308可以是升高的源极。源极308可以由针对N型或P型多栅极晶体管适当掺杂的任何适当半导体材料构成。漏极区311可以具有耦合到第三鳍状物306的漏极310。漏极310可以耦合到第二鳍状物304。漏极310可以是升高的漏极。漏极310可以由针对N型或P型多栅极晶体管适当掺杂的任何适当半导体材料构成。升高的源极和漏极可以通过外延形成。
间隔体314可以将源极308和漏极310与栅极电极318分开。源极308和漏极310可以耦合到间隔体314。源极308和漏极310可以由诸如N型或P型导电性的相同导电类型形成。在一些实施例中，源极308和漏极310可以具有大约1×1019与1×1021原子/cm3之间的掺杂浓度。在一些实施例中，源极308和漏极310可以具有均匀掺杂剂浓度，或可以包括不同浓度或掺杂分布的子区，例如尖端区(例如，源极/漏极延伸部)。在一些实施例中，在晶体管300为对称晶体管时，源极308和漏极310可以具有相同的掺杂浓度和分布。在一些实施例中，在多栅极晶体管300被形成为非对称晶体管时，源极308和漏极310的掺杂浓度和分布可以变化，以便获得特定的电气特性。
多栅极晶体管300可以具有层间电介质322，其可以包封源极区309和漏极区311，如图3B和3D所示。层间电介质322可以耦合到源极和漏极308、310、STI结构312和间隔体314。层间电介质322可以耦合到第一鳍状物304、第二鳍状物305和第三鳍状物306的暴露部分。层间电介质322可以具有与栅极电极318的顶表面平齐或大致平齐的顶表面。层间电介质322可以是用于将源极308和漏极310电隔离的任何适合的电介质材料，并可以使用任何适合的半导体制造技术来施加。层间电介质322可以是低k电介质材料。例如，层间电介质322可以是二氧化硅。
多栅极晶体管300可以是如各种实施例中所述的具有鳍状物结构的多个多栅极晶体管之一，其中两个或更多个可以耦合到衬底，并具有由源极焊盘耦合的源极区和由漏极焊盘耦合的漏极区，并且具有跨越鳍状物中的每个并耦合到衬底的栅极区。多栅极晶体管300还可以包括典型地在半导体制造过程期间增加的特征，例如包括重掺杂源极/漏极接触区、电介质隔离结构、各种氧化物和/或氮化物材料、沉积的硅以及源极/漏极/栅极接触区域上的硅化物。
图4示出了根据一些实施例的用于制造多栅极晶体管的过程400。图5A到5F示意性地示出了图4的过程400的各阶段处的多栅极晶体管500的各种实施例。在一些实施例中，多栅极晶体管500可以是三栅极晶体管。为了方便理解图4的过程400，将结合图4的过程400描述图5A到5F。图4和图5A到5F中所示的过程400可以包括预处理，其可以包括如图5A所示的在半导体衬底302上制造半导体鳍状物(302.1、307、306)。半导体鳍状物(302.1、307、306)可以包括与半导体衬底302相邻的子鳍状物区(302.1、307)和子鳍状物区(302.1、307)顶部的有源区306。半导体鳍状物(302.1、307、306)可以包括III-V族半导体。预处理还可以包括在半导体鳍状物(302.1、307、306)上形成牺牲栅极电极结构。预处理还可以包括在牺牲栅极电极结构的相对侧上沉积一对间隔体314。预处理还可以包括蚀刻该对间隔体314之间的牺牲栅极电极结构，以暴露半导体鳍状物(302.1、307、306)的子鳍状物区307的一部分。牺牲栅极电极结构的蚀刻可以用于提供开放空间319。
在402，过程400可以包括提供具有部分形成的多栅极晶体管500(“晶体管500”)的半导体衬底，该晶体管在将源极308和漏极310与开放空间319分开的两个间隔体314之间具有开放空间319，如图5A中所示。可以通过在替换栅极过程中从晶体管500去除替换栅极来形成开放空间319，以用于制造半导体器件，如前面针对预处理所述的。替换栅极过程可以包括蚀刻掉多晶硅栅极，以提供开放空间319。晶体管500可以如图5A所示，图5A示出了晶体管500的截面，该截面沿栅极330的长度(栅极切割)，沿栅极区340的宽度(栅极下方的鳍状物切割)以及沿源极/漏极350(源极/漏极处的鳍状物切割)。截面330、340和350分别对应于图3B、3C和3D中所示的所制造的多栅极晶体管500的截面。如前所述，晶体管500可以包括具有衬底鳍状物302.1的衬底302。晶体管500可以包括耦合到衬底鳍状物302.1并从衬底鳍状物302.1延伸的子鳍状物307。源极308下方的子鳍状物307的段可以与图3A到3E中所示的子鳍状物304相同。漏极310下方的子鳍状物307的段可以与图3A到3E中所示的子鳍状物305相同。子鳍状物307可以由III-V族半导体构成，如针对子鳍状物304和305所述的。如前所述，晶体管500可以包括第三鳍状物306。如前所述，第三鳍状物306可以被称为鳍状物。如前所述，晶体管500可以包括层间电介质322。如前所述，晶体管500可以包括STI结构312。
在404，过程400可以包括去除开放空间319下方的子鳍状物307的段以提供子鳍状物空间321，而鳍状物306的耦合到子鳍状物307并在子鳍状物307之上的部分保留在开放空间319中，如图5B所示。可以通过鳍状物306下方的选择性蚀刻工艺去除子鳍状物307的该段。选择性蚀刻工艺可以包括干法蚀刻或湿法蚀刻以及不同干法和湿法蚀刻工艺的各种组合。子鳍状物开放空间321可以被称为腔，并且腔的大小和形状可以取决于一种或多种蚀刻工艺以及这一种或多种工艺中使用的化学试剂的类型。在一些实施例中，子鳍状物开放空间321可以横向朝向源极中线360和/或漏极中线362延伸。在一些实施例中，子鳍状物开放空间321可以向上延伸到源极中线360和/或漏极中线362。在一些实施例中，蚀刻工艺可以去除衬底鳍状物302.1、STI结构312和鳍状物306的表面部分。
在406，过程400可以包括利用电介质材料323填充子鳍状物空间321，如图5C所示。在一些实施例中，电介质材料可以是例如非晶硅。在填充子鳍状物空间321期间，电介质材料可以填充开放空间319，包封鳍状物306，并覆盖层间电介质322，如所示。换言之，电介质材料可以在晶体管500的表面上方形成涂层，如所示。电介质材料可以直接耦合到开放空间319下方的衬底302的衬底鳍状物302.1。可以通过化学气相沉积或通过物理气相沉积或通过另一种适当方法来沉积电介质材料323。在一些实施例中，可以对电介质材料323进行掺杂。在一些实施例中，掺杂剂可以是P型掺杂剂或N型掺杂剂。在填充子鳍状物空间321之后，可以对电介质材料323进行平面化，以使晶体管500的表面上的电介质材料323平滑。例如，可以使用化学机械抛光工艺完成平面化。在一些实施例中，子鳍状物开放空间321可以横向朝向源极中线360和/或漏极中线362延伸，导致电介质材料323填充横向延伸的空间。在一些实施例中，子鳍状物开放空间321可以向上延伸到源极中线360和/或漏极中线362，导致电介质材料323填充横向延伸的空间直到源极中线360和/或漏极中线362。在一些实施例中，蚀刻工艺可以去除衬底鳍状物302.1、STI结构312和鳍状物306的表面部分，导致电介质材料323填充在蚀刻期间去除的衬底鳍状物302.1、STI结构312和鳍状物306的表面部分。
在408，过程400可以包括从开放空间319以及从开放空间319中的鳍状物306去除多余的绝缘材料323，以形成耦合到开放空间319中的鳍状物306的底部并耦合到子鳍状物307的绝缘子鳍状物320，如图5D所示。去除多余的绝缘材料323可以通过干法蚀刻工艺或通过另一种适当工艺。在栅极区下方具有电介质子鳍状物区的多栅极晶体管500可以在源极和漏极之间提供更好的隔离，从而与在栅极区下方没有电介质子鳍状物区的多栅极晶体管相比实现了减小的漏电流和更好的沟道控制。
在去除电介质材料323之后，晶体管500可以在替换栅极工艺中接收替换栅极。因此，如图5E所示，过程400还可以包括在开放空间319中沉积电介质材料327。电介质材料327可以是高k电介质材料。电介质材料327可以耦合到间隔体314、电介质子鳍状物区320以及开放空间319中的鳍状物306。如所示，电介质材料可以耦合到层间电介质322。如图5E所示，过程400还可以包括在电介质材料327上沉积栅极电极材料329以填充开放空间319。可例如，以通过原子层沉积或通过某种其它适当工艺沉积电介质材料327和栅极电极材料329。过程400还可以包括去除多栅极晶体管500的表面上的多余的栅极电极材料329和电介质材料327，以形成由电介质材料327隔离的栅极电极，如图5F所示。去除多余的栅极电极材料和电介质材料327可以通过例如化学机械工艺、或通过另一种适当工艺。可以进一步处理过程400的晶体管500以提供适合于封装并耦合到计算装置的电路板的半导体集成电路。
可以使用任何适当的硬件和/或软件将本公开的实施例实施到系统中，以根据需要进行配置。图6示意性示出了根据一些实施例的计算装置600，该计算装置具有如本文所述的在栅极下方具有电介质子鳍状物区的多栅极金属氧化物半导体场效应晶体管。在一些实施例中，电介质子鳍状物区320例如可以是非晶硅。在一些实施例中，多栅极晶体管可以是三栅极晶体管。
在栅极区下方具有电介质子鳍状物区的多栅极晶体管可以在源极和漏极之间提供更好的隔离，从而与在栅极区下方没有电介质子鳍状物区的多栅极晶体管相比实现了减小的漏电流和更好的沟道控制。
计算装置600可以容纳诸如主板602的板(例如，在外壳608中)。主板602可以包括若干部件，包括但不限于处理器604和至少一个通信芯片606。处理器604可以物理和电耦合到主板602。在一些实施方式中，至少一个通信芯片606也可以物理和电耦合到主板602。在其它实施方式中，通信芯片606可以是处理器604的部分。
取决于其应用，计算装置600可以包括可以或可以不物理和电耦合到主板602的其它部件。这些其它部件可以包括但不限于易失性存储器(例如，动态随机存取存储器(DRAM)614)、非易失性存储器(例如，只读存储器(ROM)618)、闪速存储器、随机存取存储器(RAM)616、图形处理器626、数字信号处理器、密码处理器、芯片组612、天线632、显示器、触摸屏显示器636、触摸屏控制器628、电池644、音频编解码器、视频编解码器、功率放大器624、全球定位系统(GPS)装置620、罗盘622、微机电系统(MEMS)传感器642、盖革计数器、加速度计、陀螺仪、扬声器634、相机610以及大容量存储装置(例如，硬盘驱动器)、压缩磁盘(CD)、数字多用盘(DVD)、控制器630、麦克风638和/或插孔640等。图中未示出所有这些部件。
通信芯片606能够实现用于向和从计算装置600传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固态介质通过使用经调制的电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示关联的装置不包含任何线路，尽管在一些实施例中它们可以不包含。通信芯片606可以实施若干无线标准或协议中的任一种，包括但不限于电气和电子工程师协会(IEEE)标准，包括WiGig、Wi-Fi(IEEE802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-2005修订版)、长期演进(LTE)计划连同其任何修正、更新和/或修订本(例如，高级LTE计划、超级移动宽带(UMB)计划(也称为“3GPP2”)等)。IEEE 802.16兼容的宽带无线接入(BWA)网络通常称为WiMAX网络，其是表示全球微波接入互操作性的缩写，其是用于通过了IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片606可以根据全球移动通信系统(GSM)、通用分组无线电服务(GPRS)、通用移动通信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)或LTE网络进行操作。通信芯片606可以根据用于GSM演进的增强数据(EDGE)、GSM EDGE无线电接入网络(GERAN)、通用陆地无线电接入网络(UTRAN)或演进的UTRAN(E-UTRAN)进行操作。通信芯片606可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)、其衍生物、以及被指定为3G、4G、5G和更高代的任何其它无线协议进行操作。在其它实施例中，通信芯片606可以根据其它无线协议工作。
计算装置600可以包括多个通信芯片606。例如，第一通信芯片606可以专用于诸如WiGig、Wi-Fi和蓝牙的短距离无线通信，并且第二通信芯片606可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等长距离无线通信。
处理器604、通信芯片606、芯片组612、存储器芯片614、616、618和计算装置600中示出的具有芯片的装置可以包含如本文所述的多栅极晶体管。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储于寄存器和/或存储器中的其它电子数据的任何装置或装置的部分。
在各种实施方式中，计算装置600可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频录像机。在一些实施例中，计算装置600可以是移动计算装置。在其它实施方式中，计算装置600可以是处理数据的任何其它电子装置。
在各种实施方式中，计算装置600可以是计算机系统、服务器、机架服务器、刀片服务器、超级计算机系统，其中可以不存在移动装置中通常使用的部件。在其它实施方式中，计算装置600可以是处理数据的任何其它电子装置。
被示为包括在主板602上的计算装置600的各种部件被示为实施例的例示而非意在加以限制。
图7示意性示出了根据一些实施例的计算装置700，该计算装置具有如本文所述的在栅极下方具有电介质子鳍状物区的多栅极金属氧化物半导体场效应晶体管。在一些实施例中，电介质子鳍状物区320例如可以是非晶硅。在一些实施例中，多栅极晶体管可以是三栅极晶体管。在栅极区下方具有电介质子鳍状物区的多栅极晶体管可以在源极和漏极之间提供更好的隔离，从而与在栅极区下方没有电介质子鳍状物区的多栅极晶体管相比实现了减小的漏电流和更好的沟道控制。
计算装置700可以容纳诸如主板702的板(例如，在外壳726中)。主板702可以包括若干部件，包括但不限于处理器704、液体冷却系统部件706、芯片组710、存储器712、插槽714、计算机总线接口716、局域网(LAN)控制器718、冷却系统722、接口装置724以及端口720。芯片组710可以包括通信芯片。部件可以物理和电耦合到主板702并且可以包括其它部件。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的部分。
在一些实施例中，冷却系统部件706可以包括用于冷却流体的布线以及用于泵送冷却流体的泵送装置。在一些实施例中，热交换器708可以耦合到计算装置700的各种发热部件。冷却系统部件706可以耦合到一个或多个热交换器708以通过热交换器708来路由冷却流体。
取决于其应用，计算装置700可以包括可以或可以不物理和电耦合到母板702的其它部件。这些其它部件可以包括但不限于液体冷却系统、接口装置(键盘、显示器、鼠标)、存储器、图形处理器、数字信号处理器、密码处理器、芯片组、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、扬声器、相机、以及大容量存储装置(例如，硬盘驱动器、压缩磁盘(CD)、数字多用盘(DVD)等)。在各种实施方式中，计算装置700可以是计算机系统、服务器、机架服务器、刀片服务器、超级计算机系统。在其它实施方式中，计算装置700可以是处理数据的任何其它电子装置。
被示为包括在主板702上的计算装置700的各种部件被示为实施例的例示而非意在加以限制。
示例
根据各种实施例，本公开描述了具有在栅极区中具有电介质子鳍状物区的多栅极金属氧化物半导体场效应晶体管(MOSFET)的半导体IC，如针对各种实施例所例示并描述的。
半导体器件的示例1可以包括：半导体衬底；从半导体衬底延伸并包括与半导体衬底相邻的子鳍状物区和子鳍状物区顶部的有源区的半导体鳍状物；形成于鳍状物的有源区中的源极区和漏极区；形成于鳍状物的有源区上方并设置于源极区和漏极区之间的栅极电极结构；以及形成于栅极电极结构的至少一部分下方的子鳍状物区中的电介质材料区，其中电介质材料区不延伸通过源极区的中线或漏极区的中线。
示例2可以包括示例1和本文中其它示例的主题，其中子鳍状物区包括第一III-V族半导体材料，有源区包括第二III-V族半导体材料，并且电介质材料区包括非晶硅。
示例3可以包括示例1和本文中其它示例的主题，其中半导体衬底包括电介质隔离结构。
示例4可以包括示例1和本文中其它示例的主题，其中子鳍状物区还包括与半导体衬底相邻的衬底区，其中衬底区和半导体衬底由半导体材料构成。
示例5可以包括示例1和本文中其它示例的主题，其中半导体器件还可以包括耦合到子鳍状物区的相对侧的浅沟槽隔离结构。
示例6可以包括示例5和本文中其它示例的主题，其中浅沟槽隔离结构的顶表面低于子鳍状物区和半导体鳍状物的有源区之间的界面。
示例7可以包括示例6和本文中其它示例的主题，其中电介质材料区还可以包括耦合到浅沟槽隔离结构的顶表面的扩展区，其中扩展区在栅极的宽度方向上。
示例8可以包括示例7和本文中其它示例的主题，其中半导体器件还可以包括高k电介质层以及耦合到高k电介质层的栅极电极，所述高k电介质层耦合到有源区的顶表面和两个相对侧表面，耦合到电介质材料区的扩展区，并耦合到将栅极电极结构与源极区和漏极区分开的间隔体。
示例9可以包括示例8和本文中其它示例的主题，其中高k电介质层和栅极电极是在替换栅极过程中形成的替换结构。
示例10可以是示例8和本文中其它示例的主题，其中源极区包括升高的源极，并且漏极区包括升高的漏极。
示例11可以包括示例10和本文中其它示例的主题，其中半导体器件还可以包括耦合到升高的源极、升高的漏极、浅沟槽隔离结构以及间隔体的层间电介质材料。
示例12可以包括示例1-11的任一项和本文中其它示例的主题，其中半导体衬底由硅构成，子鳍状物区由砷化镓构成，并且有源区由砷化铟镓构成。
用于制造半导体器件的过程的示例13可以包括在半导体衬底上制造半导体鳍状物，其中半导体鳍状物包括与半导体衬底相邻的子鳍状物区和子鳍状物区顶部的有源区，其中半导体鳍状物包括III-V族半导体；在半导体鳍状物上形成牺牲栅极电极结构；在牺牲栅极电极结构的相对侧上沉积一对间隔体；蚀刻该对间隔体之间的牺牲栅极电极结构以暴露半导体鳍状物的子鳍状物区的部分；蚀刻子鳍状物区的暴露部分以在半导体鳍状物的有源区下方的子鳍状物区中形成腔；以及向腔中沉积绝缘材料。
示例14可以包括示例13和本文中其它示例的主题，其中绝缘材料为非晶硅。
示例15可以包括示例13和本文中其它示例的主题，其中该过程还可以包括对绝缘材料进行平面化以去除多余的绝缘材料；以及蚀刻绝缘材料以重新暴露半导体鳍状物的有源区。
示例16可以包括示例15和本文中其它示例的主题，其中该过程还可以包括在间隔体、绝缘材料和有源区上沉积高k电介质材料层；在高k电介质材料层上沉积栅极电极材料；以及去除多余的栅极电极材料和多余的高k电介质材料层。
示例17可以包括示例13和本文中其它示例的主题，其中子鳍状物区包括第一III-V族半导体材料，并且有源区包括第二III-V族半导体材料。
示例18可以包括示例13和本文中其它示例的主题，其中腔跨越该对间隔体之间的长度。
计算装置的示例19可以包括：电路板；以及半导体器件，其耦合到电路板并且包括设置于半导体器件上的多个多栅极晶体管；多栅极晶体管中的一个或多个包括：半导体衬底，该半导体衬底具有从半导体衬底延伸并包括与半导体衬底相邻的子鳍状物区和子鳍状物区顶部的有源区的半导体鳍状物；形成于鳍状物的有源区中的源极区和漏极区；形成于鳍状物的有源区上方并设置于源极区和漏极区之间的栅极电极结构；以及形成于栅极电极结构的至少一部分下方的子鳍状物区中的电介质材料区，其中电介质材料区不延伸通过源极区的中线或漏极区的中线。
示例20可以包括示例19和本文中其它示例的主题，其中子鳍状物区包括III-V族半导体材料，有源区包括第二III-V族半导体材料，并且电介质材料区为非晶硅。
示例21可以包括示例19和本文中其它示例的主题，其中子鳍状物区还包括与半导体衬底相邻的衬底区，并且计算装置还包括耦合到子鳍状物区的相对侧的浅沟槽隔离结构，其中该浅沟槽隔离结构的顶表面低于子鳍状物区和有源区之间的界面，其中该电介质材料区还包括耦合到浅沟槽隔离结构的顶表面的扩展区，并且扩展区在栅极电极结构的宽度方向上；高k电介质层，其耦合到有源区的顶表面和侧表面，耦合到电介质材料区的扩展区，并耦合到将栅极电极结构与源极区和漏极区分开的间隔体；以及栅极电极结构的栅极电极，该栅极电极耦合到高k电介质层，其中高k电介质层和栅极电极是替换栅极过程中形成的替换结构。
示例22可以包括示例21和本文中其它示例的主题，其中源极区包括耦合到有源区的升高的源极，漏极区包括耦合到有源区的升高的漏极，并且层间电介质材料耦合到升高的源极、升高的漏极、浅沟槽隔离结构以及间隔体。
示例23可以包括示例19-22的任一项和本文中其它示例的主题，其中该半导体衬底由硅构成，子鳍状物区包括砷化镓半导体，并且有源区包括砷化铟镓半导体。
示例24可以包括示例19和本文中其它示例的主题，其中该计算装置是可穿戴装置或移动计算装置，该可穿戴装置或移动计算装置包括与电路板耦合的天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、罗盘、盖革计数器、加速度计、陀螺仪、扬声器或相机中的一个或多个。
示例25可以包括示例19和本文中其它示例的主题，其中该计算装置为台式计算机、服务器、或超级计算机，并包括与电路板耦合的显示器、处理器、冷却系统、芯片组、存储器、插槽、计算机总线接口、局域网控制器、端口或接口装置中的一个或多个。
各种实施例可以包括上述实施例的任何适当组合，包括以以上述的结合形式(和)描述的实施例的替代(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括一种或多种制品(例如，非暂态计算机可读介质)，其上存储了指令，该指令在被执行时导致上述实施例中的任何实施例的动作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何适当单元的设备或系统。例示的实施方式的以上描述，包括在摘要中描述的内容，并非旨在是穷尽的或将本公开的实施例限制于所公开的精确形式。尽管出于例示性目的在本文中描述了具体实施方式和示例，但相关领域的技术人员将认识到，在本公开的范围内，各种等价修改都是可能的。考虑到以上具体实施方式，可以对本公开的实施例做出这些修改。在以下权利要求中使用的术语不应被解释为将本公开的各种实施例限制于在说明书和权利要求中公开的具体实施方式。相反，该范围要完全由以下权利要求来确定，权利要求要根据所确立的权利要求解释的原则来解释。

Claims (25)

1.一种半导体器件，包括：
半导体衬底；
半导体鳍状物，从所述半导体衬底延伸并包括与所述半导体衬底相邻的子鳍状物区和所述子鳍状物区的顶部的有源区；
源极区和漏极区，形成于所述鳍状物的有源区中；
栅极电极结构，形成于所述鳍状物的所述有源区上方并设置于所述源极区和所述漏极区之间；以及
电介质材料区，形成于所述栅极电极结构的至少一部分下方的所述子鳍状物区中，其中，所述电介质材料区不延伸通过所述源极区的中线或所述漏极区的中线。
2.根据权利要求1所述的半导体器件，其中，所述子鳍状物区包括第一III-V族半导体材料，所述有源区包括第二III-V族半导体材料，并且所述电介质材料区包括非晶硅。
3.根据权利要求1所述的半导体器件，其中，所述半导体衬底包括电介质隔离结构。
4.根据权利要求1所述的半导体器件，其中，所述子鳍状物区还包括与所述半导体衬底相邻的衬底区，其中，所述衬底区和所述半导体衬底由半导体材料构成。
5.根据权利要求1所述的半导体器件，还包括：
耦合到所述子鳍状物区的相对侧的浅沟槽隔离结构。
6.根据权利要求5所述的半导体器件，其中，所述浅沟槽隔离结构的顶表面低于所述子鳍状物区和所述半导体鳍状物的有源区之间的界面。
7.根据权利要求6所述的半导体器件，其中，所述电介质材料区还包括：
耦合到所述浅沟槽隔离结构的所述顶表面的扩展区，其中，所述扩展区在所述栅极的宽度方向上。
8.根据权利要求7所述的半导体器件，还包括：
高k电介质层，所述高k电介质层耦合到所述有源区的顶表面和两个相对侧表面，耦合到所述电介质材料区的所述扩展区，并且耦合到将所述栅极电极结构与所述源极区和所述漏极区分开的间隔体；以及
耦合到所述高k电介质层的栅极电极。
9.根据权利要求8所述的半导体器件，其中，所述高k电介质层和所述栅极电极是在替换栅极过程中形成的替换结构。
10.根据权利要求8所述的半导体器件，其中，所述源极区包括升高的源极，并且所述漏极区包括升高的漏极。
11.根据权利要求10所述的半导体器件，还包括：
层间电介质材料，所述层间电介质材料耦合到所述升高的源极、所述升高的漏极、所述浅沟槽隔离结构以及所述间隔体。
12.根据权利要求1-11中任一项所述的半导体器件，其中，所述半导体衬底由硅构成，所述子鳍状物区由砷化镓构成，并且所述有源区由砷化铟镓构成。
13.一种用于制造半导体器件的过程，包括：
在半导体衬底上制造半导体鳍状物，其中，所述半导体鳍状物包括与所述半导体衬底相邻的子鳍状物区以及所述子鳍状物区的顶部的有源区，其中，所述半导体鳍状物包括III-V族半导体；
在所述半导体鳍状物上形成牺牲栅极电极结构；
在所述牺牲栅极电极结构的相对侧上沉积一对间隔体；
蚀刻所述一对间隔体之间的所述牺牲栅极电极结构以暴露所述半导体鳍状物的所述子鳍状物区的一部分；
蚀刻所述子鳍状物区的所暴露部分以在所述半导体鳍状物的所述有源区下方的所述子鳍状物区中形成腔；以及
向所述腔中沉积绝缘材料。
14.根据权利要求13所述的过程，其中，所述绝缘材料是非晶硅。
15.根据权利要求13所述的过程，还包括：
对所述绝缘材料进行平面化以去除多余的绝缘材料；以及
将所述绝缘材料蚀刻到所述一对间隔体之间的所述半导体鳍状物的所述有源区。
16.根据权利要求15所述的过程，还包括：
在所述间隔体、所述绝缘材料和所述有源区上沉积高k电介质材料层；
在所述高k电介质材料层上沉积栅极电极材料；以及
去除多余的栅极电极材料和多余的高k电介质材料层。
17.根据权利要求13所述的过程，其中，所述子鳍状物区包括第一III-V族半导体材料，并且所述有源区包括第二III-V族半导体材料。
18.根据权利要求13所述的过程，其中，所述腔跨越所述一对间隔体之间的长度。
19.一种计算装置，包括：
电路板；以及
半导体器件，所述半导体器件耦合到所述电路板并且包括设置于所述半导体器件上的多个多栅极晶体管，所述多栅极晶体管中的一个或多个包括：
半导体衬底，具有半导体鳍状物，所述半导体鳍状物从所述半导体衬底延伸并包括与所述半导体衬底相邻的子鳍状物区和所述子鳍状物区的顶部的有源区；
源极区和漏极区，形成于所述鳍状物的有源区中；
栅极电极结构，形成于所述鳍状物的所述有源区上方并设置于所述源极区和所述漏极区之间；以及
电介质材料区，形成于所述栅极电极结构的至少一部分下方的所述子鳍状物区中，其中，所述电介质材料区不延伸通过所述源极区的中线或所述漏极区的中线。
20.根据权利要求19所述的计算装置，其中，所述子鳍状物区包括III-V族半导体材料，所述有源区包括第二III-V族半导体材料，并且所述电介质材料区为非晶硅。
21.根据权利要求19所述的计算装置，其中，所述子鳍状物区还包括与所述半导体衬底相邻的衬底区，并且所述计算装置还包括：
耦合到所述子鳍状物区的相对侧的浅沟槽隔离结构，其中，所述浅沟槽隔离结构的顶表面低于所述子鳍状物区和所述有源区之间的界面，其中，所述电介质材料区还包括耦合到所述浅沟槽隔离结构的所述顶表面的扩展区，并且所述扩展区在所述栅极电极结构的宽度方向上；
高k电介质层，所述高k电介质层耦合到所述有源区的顶表面和侧表面，耦合到所述电介质材料区的所述扩展区，并且耦合到将所述栅极电极结构与所述源极区和所述漏极区分开的间隔体；以及
所述栅极电极结构的栅极电极，所述栅极电极耦合到所述高k电介质层，其中，所述高k电介质层和所述栅极电极是在替换栅极过程中形成的替换结构。
22.根据权利要求21所述的计算装置，其中，所述源极区包括耦合到所述有源区的升高的源极，所述漏极区包括耦合到所述有源区的升高的漏极，并且层间电介质材料耦合到所述升高的源极、所述升高的漏极、所述浅沟槽隔离结构以及所述间隔体。
23.根据权利要求19-22中任一项所述的计算装置，其中，所述半导体衬底由硅构成，所述子鳍状物区包括砷化镓半导体，并且所述有源区包括砷化铟镓半导体。
24.根据权利要求19所述的计算装置，其中，所述计算装置是可穿戴装置或移动计算装置，所述可穿戴装置或移动计算装置包括与所述电路板耦合的天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、罗盘、盖革计数器、加速度计、陀螺仪、扬声器或相机中的一个或多个。
25.根据权利要求19所述的计算装置，其中，所述计算装置为台式计算机、服务器、或超级计算机，并且包括与所述电路板耦合的显示器、处理器、冷却系统、芯片组、存储器、插槽、计算机总线接口、局域网控制器、端口或接口装置中的一个或多个。
CN201580084790.9A 2015-12-24 2015-12-24 栅极下方具有子鳍状物电介质区的晶体管 Active CN108292673B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/000412 WO2017111846A1 (en) 2015-12-24 2015-12-24 Transistor with sub-fin dielectric region under a gate

Publications (2)

Publication Number Publication Date
CN108292673A true CN108292673A (zh) 2018-07-17
CN108292673B CN108292673B (zh) 2021-10-15

Family

ID=59091079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580084790.9A Active CN108292673B (zh) 2015-12-24 2015-12-24 栅极下方具有子鳍状物电介质区的晶体管

Country Status (5)

Country Link
US (1) US10580865B2 (zh)
CN (1) CN108292673B (zh)
DE (1) DE112015007221T5 (zh)
TW (1) TWI729035B (zh)
WO (1) WO2017111846A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825036B2 (en) * 2016-02-23 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for semiconductor device
US9991352B1 (en) * 2017-07-17 2018-06-05 Globalfoundries Inc. Methods of forming a nano-sheet transistor device with a thicker gate stack and the resulting device
WO2019139626A1 (en) 2018-01-12 2019-07-18 Intel Corporation Non-planar semiconductor device including a replacement channel structure
US10867101B1 (en) 2020-02-24 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage reduction between two transistor devices on a same continuous fin
US11476356B2 (en) * 2020-05-29 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device with low-dimensional material and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928515A (zh) * 2013-01-14 2014-07-16 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN104813476A (zh) * 2012-12-19 2015-07-29 英特尔公司 纳米尺度模板结构上的ⅲ族-n晶体管
US20150228780A1 (en) * 2014-02-07 2015-08-13 International Business Machines Corporation FinFET DEVICE WITH ABRUPT JUNCTIONS
US20150236159A1 (en) * 2014-02-19 2015-08-20 International Business Machines Corporation Work function metal fill for replacement gate fin field effect transistor process
US20150340490A1 (en) * 2014-05-23 2015-11-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104114116A (zh) * 2012-02-16 2014-10-22 易迈得株式会社 利用超声波的外科手术用工具
US9000522B2 (en) 2013-01-09 2015-04-07 International Business Machines Corporation FinFET with dielectric isolation by silicon-on-nothing and method of fabrication
US9349863B2 (en) * 2013-08-07 2016-05-24 Globalfoundries Inc. Anchored stress-generating active semiconductor regions for semiconductor-on-insulator finfet
CN105556677B (zh) * 2013-09-25 2019-03-19 英特尔公司 在硅鳍状物的(111)平面上形成iii-v族器件结构
US20160172456A1 (en) * 2014-12-11 2016-06-16 Qualcomm Incorporated High resistance metal etch-stop plate for metal flyover layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104813476A (zh) * 2012-12-19 2015-07-29 英特尔公司 纳米尺度模板结构上的ⅲ族-n晶体管
CN103928515A (zh) * 2013-01-14 2014-07-16 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20150228780A1 (en) * 2014-02-07 2015-08-13 International Business Machines Corporation FinFET DEVICE WITH ABRUPT JUNCTIONS
US20150236159A1 (en) * 2014-02-19 2015-08-20 International Business Machines Corporation Work function metal fill for replacement gate fin field effect transistor process
US20150340490A1 (en) * 2014-05-23 2015-11-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same

Also Published As

Publication number Publication date
US20180337235A1 (en) 2018-11-22
WO2017111846A1 (en) 2017-06-29
US10580865B2 (en) 2020-03-03
DE112015007221T5 (de) 2018-09-13
CN108292673B (zh) 2021-10-15
TWI729035B (zh) 2021-06-01
TW201801321A (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
US20230074199A1 (en) Gate-all-around integrated circuit structures having vertically discrete source or drain structures
KR101675121B1 (ko) 랩어라운드 트렌치 콘택을 포함하는 장치, 구조물 및 제조 방법
TW202101733A (zh) 具有閘極或接點插塞之自對準閘極端蓋（ｓａｇｅ）架構
CN108292673A (zh) 栅极下方具有子鳍状物电介质区的晶体管
US11676966B2 (en) Stacked transistors having device strata with different channel widths
EP4141912A1 (en) Gate tie structures to buried or backside power rails
EP4199060A1 (en) Frontside and backside contact to epi regions
JP2020501334A (ja) フィン端部応力誘起フィーチャを有する半導体デバイス
EP4141920A2 (en) Dual metal gate structures on nanoribbon semiconductor devices
US20230420574A1 (en) Mobility improvement in gate all around transistors based on substrate orientation
US20230282717A1 (en) Topside plugs for epitaxial contact formation
US20230132749A1 (en) Stepwise internal spacers for stacked transistor structures
US20230145229A1 (en) Layer transfer process to form backside contacts in semiconductor devices
EP4391066A1 (en) Elongated contact for source or drain region
US20240112916A1 (en) Metal gate cut formed after source and drain contacts
US20240213100A1 (en) Metal gate cut with hybrid material fill
EP4109555A1 (en) Fin to fin trench contact through a metal gate cut
US20230282724A1 (en) Angled gate or diffusion plugs
EP4170707A1 (en) Forksheet transistor with dielectric overhang structure
US20240355890A1 (en) Conductive bridge through dielectric wall between source or drain contacts
US20240213026A1 (en) Chemical mechanical polishing of metal gate cuts formed after source and drain contacts
US20230197722A1 (en) Gate-all-around integrated circuit structures having epitaxial source or drain region lateral isolation
EP4435846A1 (en) Semiconductor devices between gate cuts and deep backside vias
KR20240085842A (ko) finFET 디바이스와 게이트-올-어라운드 디바이스의 통합
KR20230025750A (ko) 다층 다기능 스페이서 스택

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant