CN108281412B - 堆叠式图像传感器、像素管芯及其制造方法 - Google Patents
堆叠式图像传感器、像素管芯及其制造方法 Download PDFInfo
- Publication number
- CN108281412B CN108281412B CN201810061247.2A CN201810061247A CN108281412B CN 108281412 B CN108281412 B CN 108281412B CN 201810061247 A CN201810061247 A CN 201810061247A CN 108281412 B CN108281412 B CN 108281412B
- Authority
- CN
- China
- Prior art keywords
- metal
- pixel
- layer
- metal piece
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 349
- 239000002184 metal Substances 0.000 claims abstract description 348
- 239000000758 substrate Substances 0.000 claims abstract description 129
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 75
- 239000010703 silicon Substances 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 57
- 230000002093 peripheral effect Effects 0.000 claims abstract description 38
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 234
- 238000005530 etching Methods 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 26
- 229910052802 copper Inorganic materials 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 18
- 229910004438 SUB2 Inorganic materials 0.000 description 17
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 17
- 101150018444 sub2 gene Proteins 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 10
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 5
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 5
- 229910004444 SUB1 Inorganic materials 0.000 description 5
- 241000724291 Tobacco streak virus Species 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 101000621427 Homo sapiens Wiskott-Aldrich syndrome protein Proteins 0.000 description 2
- 102100023034 Wiskott-Aldrich syndrome protein Human genes 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101000864342 Homo sapiens Tyrosine-protein kinase BTK Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 102100029823 Tyrosine-protein kinase BTK Human genes 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本公开涉及堆叠式图像传感器、像素管芯及其制造方法。一实施例提供了堆叠式图像传感器，包括：逻辑衬底及其上方的第一金属连线层；第一金属连线层上的第一电介质层；第一电介质层上的第二金属连线层，具有第一金属件和第二金属件；第二金属连线层上的像素衬底，具有像素区域和外围区域；焊盘开口，穿通像素衬底而到达第一金属件，使第一金属件的一部分暴露于外部以作为焊盘；以及穿通硅通孔，穿通像素衬底和第一金属件的另一部分而到达第一金属互连层的一个金属件，穿通硅通孔中填充有接触件，其使第一金属件电连接到该一个金属件，第一金属件位于外围区域对应区域，第二金属件位于像素区域对应区域且在平面图中覆盖所有像素单元。
Description
技术领域
本公开涉及半导体领域，具体来说，涉及图像传感器领域。
背景技术
目前，在许多图像传感器(特别是背照式CMOS图像传感器 (CIS))的情况下，需要在晶圆级别将两片晶圆面对面键合在一起。例如，将一片逻辑晶圆(logic wafer)(包含逻辑管芯(die))和一片像素晶圆(pixel wafer)(包含像素管芯)键合在一起，键合界面一般为电介质层与电介质层(例如TEOS与TEOS,TEOS与氮化硅等)。在完成整个晶圆级的制造工艺之后，将堆叠的晶圆切片 (singulate)成为单个堆叠式图像传感器(包含键合在一起的逻辑管芯和像素管芯)。和常规背照式图像传感器相比，堆叠式图像传感器将信号处理电路转移到逻辑管芯中，增加了像素管芯中的像素区域的总面积，其中，上下两个管芯的电路通过穿通硅通孔(Through Silicon Via，简称为“TSV”)结构连接起来。
但是，目前存在对于该堆叠式图像传感器进行进一步优化的需求。
发明内容
本公开的一个目的是提供一种新型的堆叠式图像传感器、像素管芯及其相应的制造方法。
根据本公开的第一方面，提供了一种堆叠式图像传感器，其包括：逻辑衬底，在所述逻辑衬底中形成有用作信号处理电路的晶体管部件；位于逻辑衬底上的第一金属连线层，具有一个或更多个金属件；位于第一金属连线层上的第一电介质层；位于第一电介质层上的第二金属连线层，具有第一金属件和第二金属件；位于第二金属连线层上的像素衬底，具有形成像素单元的像素区域和外围区域；焊盘开口，穿通所述像素衬底而到达第一金属件，使得第一金属件的一部分暴露于外部以作为焊盘部分；以及穿通硅通孔，穿通所述像素衬底和第一金属件的另一部分而到达第一金属互连层中的一个金属件，其中所述穿通硅通孔中填充形成有接触件，所述接触件接触第一金属件和所述一个金属件，从而使得第一金属件电连接到所述一个金属件；其中第二金属连线层中的第一金属件位于与像素衬底的外围区域对应的区域中，并且第二金属件位于与像素区域对应的区域中并在与像素衬底的主平面平行的平面图中覆盖所有像素单元。
根据本公开的第二方面，提供了一种像素管芯，其包括：像素衬底，具有形成像素单元的像素区域和外围区域；位于像素衬底上的最外侧金属连线层，具有第一金属件和第二金属件，其中第一金属件位于与外围区域对应的区域中，并且第一金属件的一部分能用作所述像素管芯的焊盘部分而另一部分能用作穿通硅通孔的着陆部分，第二金属件位于与像素区域对应的区域中并在与像素衬底的主平面平行的平面图中覆盖所有像素单元；以及位于最外侧金属连线层上的键合用电介质层。
根据本公开的第三方面，提供了一种制造像素管芯的方法，其包括：提供像素衬底，所述像素衬底具有形成像素单元的像素区域和外围区域；在像素衬底上形成最外侧金属连线层，所述最外侧金属连线层具有第一金属件和第二金属件，其中第一金属件位于与外围区域对应的区域中，并且第一金属件的一部分能用作所述像素管芯的焊盘部分而另一部分能用作穿通硅通孔的着陆部分，而第二金属件位于与像素区域对应的区域中，并且在与像素衬底的主平面平行的平面图中覆盖所有像素单元；以及在最外侧金属连线层上形成键合用电介质层。
根据本公开的第四方面，提供了一种制造堆叠式图像传感器的方法，其包括：提供逻辑管芯，所述逻辑管芯包括逻辑衬底、位于逻辑衬底上的第一金属连线层、以及位于顶部的键合用电介质层，其中所述第一金属连线层具有一个或更多个金属件，并且在所述逻辑衬底中形成有用作信号处理电路的晶体管部件；利用根据第三方面所述的方法来制造像素管芯；将所述逻辑管芯的键合用电介质层与所述像素管芯的键合用电介质层键合在一起；从所述像素管芯的与键合表面相对的背面对所述像素衬底进行减薄处理；从减薄后的像素管芯的背面进行第一刻蚀处理，从而形成穿通所述像素衬底和第一金属件的一部分而到达第一金属互连层中的一个金属件的穿通硅通孔；在所述穿通硅通孔中填充导电材料来形成接触件，所述接触件接触第一金属件和第一金属连线层中的所述一个金属件，从而使得第一金属件电连接到所述一个金属件；以及从减薄后的像素管芯的背面进行第二刻蚀处理，从而形成穿通所述像素衬底而到达第一金属件的另一部分的焊盘开口，使得第一金属件的所述另一部分暴露于外部以作为焊盘部分。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得更为清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1A示出了根据本公开示例性实施例的堆叠式图像传感器的截面示意图，图1B示出了根据本公开示例性实施例的堆叠式图像传感器的平面示意图，图1C示出了根据本公开示例性实施例的第二金属连线层的平面布置图。
图2示出了根据本公开另一示例性实施例的堆叠式图像传感器的截面示意图。
图3-4分别示出了根据本公开示例性实施例的像素管芯的制造方法以及堆叠式图像传感器的制造方法的流程图。
图5A-5G分别示出了在根据本公开一个示例性实施例来制造堆叠式图像传感器的一个方法示例的各个步骤处的装置截面示意图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的半导体装置及其制造方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本发明的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
在本公开中，对“一个实施例”、“一些实施例”的提及意味着结合该实施例描述的特征、结构或特性包含在本公开的至少一个实施例、至少一些实施例中。因此，短语“在一个实施例中”、“在一些实施例中”在本公开的各处的出现未必是指同一个或同一些实施例。此外，在一个或多个实施例中，可以任何合适的组合和/或子组合来组合特征、结构或特性。
在本文中，术语“像素管芯”意指其中形成有像素单元的管芯 (die)，术语“逻辑管芯”意指其中形成有用于像素单元的信号处理电路的管芯。
下面将结合附图来详细阐述本发明的技术。
图1A示出了根据本公开示例性实施例的堆叠式图像传感器的截面示意图，图1B示出了根据本公开示例性实施例的堆叠式图像传感器的平面示意图，图1C示出了根据本公开示例性实施例的第二金属连线层的平面布置图。
如图1A所示，堆叠式图像传感器包括：
逻辑衬底SUB1，在所述逻辑衬底SUB1中形成有用作信号处理电路的晶体管部件(未示出)；
位于逻辑衬底SUB1上的第一金属连线层M1，具有一个或更多个金属件(图中也用“M1”表示)；
位于第一金属连线层M1上的第一电介质层DI；
位于第一电介质层DI上的第二金属连线层，具有第一金属件M21 和第二金属件M22；
位于第二金属连线层上的像素衬底SUB2，具有形成像素单元的像素区域和外围区域(图中用虚线示意性地进行分界，实际上外围区域即为未形成有像素单元的区域，在图中像素区域的右侧也可能存在外围区域，只是为了描述方便未示出)；
焊盘开口PAD，穿通像素衬底SUB2而到达第一金属件M21，使得第一金属件M21的一部分(图中的左侧部分)暴露于外部以用作焊盘；以及
穿通硅通孔TSV，穿通像素衬底SUB2和第一金属件M21的另一部分(图中的右侧部分)而到达第一金属互连层中的一个金属件 M1，其中穿通硅通孔TSV中填充形成有接触件CT，该接触件CT接触第一金属件M21和所述一个金属件M1，从而使得第一金属件M21 电连接到所述一个金属件M1。
另外，如图1A所示，第二金属连线层中的第一金属件M21位于与像素衬底的外围区域对应的区域中。而第二金属件M22位于与像素区域对应的区域中，并且在与像素衬底SUB2的主平面平行的平面图中，第二金属件M22覆盖所有像素单元(例如图1B和1C所示出的)。
本文中提到的平面图示出该图像传感器的各部件投影在与衬底主平面平行的平面视图中的图形，该衬底主平面指的是衬底的正面和背面(如图1A中的像素衬底SUB2的上、下表面)。
请注意，在本文中，“第一”、“第二”等编号只是为了对具有相同命名的各个不同部件进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同命名的各个不同部件，例如“第一金属连线层”和“第二金属连线层”、“第一金属件”和“第二金属件”等等，并不意味着它们都具有相同的结构或部件。
在一些实施方式中，衬底SUB1/SUB2可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，衬底SUB1/SUB2也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底SUB1/SUB2中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。尽管图中未示出，但是衬底SUB1/SUB2上还可以形成有其它层或构件，例如，隔离结构、栅极结构、接触孔、层间电介质层、下层金属连线和通孔等等。
图1B示出了根据本公开优选实施例的堆叠式图像传感器的平面示意图，图1C示出了与图1B对应的第二金属连线层的平面布置图。如图1B所示，像素区域布置在像素管芯的中心，通常包含由像素单元组成的像素阵列，而外围区域为包围像素区域的周边区域。在外围区域中布置焊盘(由图1B中最外围一圈小方块表示)和穿通硅通孔 TSV。优选地，如图1A和图1B所示的，穿通硅通孔TSV比焊盘开口PAD更接近于像素区域。请注意，图1B中的TSV区域表示布置了很多个TSV的区域，并不是仅指一个TSV，而且图1B中的TSV 并不限于仅布置在TSV区域中，而是根据需要还可以布置在外围区域中的其它地方，例如角落处的焊盘旁边。虽然图1B中的外围区域的四边都布满了焊盘和TSV，但是本发明不限于此，而是可以根据需要进行任意布置。同样，第一金属件也不一定要像图1C中那样布满外围区域。
另外，如图1A所示，在一些实施方式中，穿通硅通孔TSV可以包括穿通像素衬底SUB2而到达第一金属件M21的另一部分(右侧部分)的第一通孔(上方的大孔)、以及穿通第一金属件M21的右侧部分而到达第一金属互连层中的一个金属件M1的第二通孔(下方的小孔)，其中，第二通孔与第一通孔连通，并且第二通孔的直径小于第一通孔的直径。此时，第一通孔着陆于第一金属件M21的右侧部分上，因此第一金属件M21的右侧部分被设计用作TSV的着陆(landing)部分，可以称为TSV的“着陆部分”。
如图1C所示，第二金属连线层主要被分成两个模块，一是位于像素区域且覆盖所有像素单元的第二金属件，二是位于外围区域中用作焊盘和TSV的着陆部分的第一金属件区域。图中的第一金属件区域可以包括多个第一金属件，但是为了简单方便起见，图中只示出了一个第一金属件，并用虚线大致划分成上下两个部分，其中靠近像素区域的上部可以作为TSV的着陆部分，而远离像素区域的下部可以被焊盘开口PAD暴露于外部，从而作为焊盘。实际上，如图1A所示，第一金属件M21的某一部分还可以连接到上部金属连线M3，从而连接到像素衬底SUB2中的半导体器件。TSV结构将上部金属连线M3和下部金属连线M1电连接在一起，从而实现了上下衬底SUB2和SUB1 中的半导体器件之间的电连接。
因此，如上所述，与现有技术相比，本发明的结构在同一个金属层(第二金属连线层)中集成了多个功能，减少了掩模数量和工艺步骤，从而降低了成本。而且本发明的结构简单，容易设计。
具体而言，第二金属连线层中的在像素区域中的第二金属件至少能带来如下两个功能：1、大块第二金属件能用作屏蔽件，用来屏蔽上下衬底和上下金属层(即上下两个管芯)之间的干扰，避免了电磁干扰和/或光干扰；2、大块第二金属件能较快地分散管芯工作时产生的热量。而在外围区域中的第一金属件至少能带来如下三个功能：1、在键合之前作为像素管芯的前端制程(FEOL)和后端制程(BEOL)的 WAT(Wafer Acceptance Test)/CP(Chip Probing)测试金属；2、作为TSV结构的着陆金属，用来连接上下管芯；3、作为最终形成的堆叠式图像传感器的WAT/CP测试金属。
另外，相对于现有技术，本发明的TSV结构采用第一金属件作为着陆部分，使得结构更可靠，工艺更简单，更好实现。
本领域技术人员均能理解，图1A中的堆叠式图像传感器并不一定是最终的产品，而在一些情况下还会进行后续处理，例如在背照式 CMOS图像传感器的情况下还要在其背面上制作滤色器和微透镜等部件，但这些不是本发明关注之处，所以图中未示出。
优选地，第一金属连线层M1包括铜，第二金属连线层包括铝。例如，第一金属连线层M1为铜连线层，其镶嵌形成在层间电介质层 IMD1中，第二金属连线层为铝连线层。第二金属连线层中的各金属件之间填充有电介质材料，以作电隔离之用。
优选地，填充在穿通硅通孔TSV中的接触件CT包括铜，通过常规的电镀处理和随后的化学机械抛光处理来形成，从而如图1A所示，接触件CT的顶端与穿通硅通孔TSV的顶端平齐。
在一些实施方式中，该堆叠式图像传感器还可以包括：盖帽层(如后面图2所示出的“CAP”)，所述盖帽层覆盖所述接触件CT的顶表面而不覆盖所述焊盘部分。在一些实施方式中，该堆叠式图像传感器还可以包括覆盖所述焊盘开口的侧壁的保护层(未示出)。
在许多情况下，本发明的堆叠式图像传感器是通过键合两个管芯而形成的。例如，图1A中的附图标记“BI”指示穿过第一电介质层DI的那条水平虚线，其表示键合界面，也就是说第一电介质层DI包括两个键合在一起的电介质层。
在这种情况下，附图中键合界面BI之上的管芯为像素管芯，键合界面BI之下的管芯为逻辑管芯。像素管芯倒置键合在逻辑管芯上，因此像素管芯的正面其实是像素管芯的朝附图中下方的表面，像素管芯的背面是像素管芯的朝附图中上方的表面，而相反逻辑管芯的正面指逻辑管芯的朝附图中上方的表面，逻辑管芯的背面指逻辑管芯的朝附图中下方的表面。
虽然图1A在逻辑管芯中只示出了一个金属层，即第一金属连线层M1，但是本领域技术人员均能理解，实际上逻辑管芯可以包含更多的金属连线层，而且TSV不限于连接到最外侧的金属连线层，而是可以根据需要连接到第一金属连线层M1下方的其它金属连线层。同样，像素管芯也不限于图1A中示出的两个金属层，而是可以包含更多的金属连线层。另外，第二金属件M22可以根据需要连接或不连接到金属层M3。图1A中的IMD2为层间电介质层，其可以包含多层层间电介质。
尽管像素衬底SUB2被描述为是用于形成像素单元的，但本领域技术人员可以理解，除像素单元之外，像素衬底SUB2中还可以包括必需的其他器件、部件等。
虽然图1A中示出的各金属连线层之间以及与衬底之间的接触件、 TSV上部的大孔、以及焊盘开口PAD为梯形，但是本领域技术人员均能理解，本发明的接触件、通孔和开口的形状不限于此，而是可以根据工艺或设计需要而变化。
图2示出了根据本公开另一示例性实施例的堆叠式半导体装置的截面示意图。其与图1A结构的主要区别在于：还包括从下到上依次位于像素衬底SUB2上的高介电常数层HK、抗反射涂层ARC、钝化层PA以及盖帽层CAP，其中，穿通硅通孔TSV和焊盘开口PAD均穿通了高介电常数层HK、抗反射涂层ARC以及钝化层ARC，但是盖帽层CAP覆盖了TSV中的接触件CT的顶表面而不覆盖焊盘部分 PAD，如图2所示。盖帽层CAP用于钝化暴露的接触件CT的金属表面，以及还用于在接触件CT的金属和将要在其上形成的任何另外的层之间的扩散屏蔽。氮化硅、碳化硅和氮碳化硅可以典型地用于形成盖帽层CAP的材料。图2的这种结构对于背照式CMOS图像传感器是特别有利的。另外，虽然图中未示出，但是本领域技术人员均能理解，根据需要，在像素区域中还可以在盖帽层CAP上形成滤色器和微透镜等部件。
图3示出了根据本公开示例性实施例的像素管芯的制造方法的流程图。
具体而言，如图3所示，在步骤310处，提供像素衬底，所述像素衬底具有形成像素单元的像素区域和外围区域。
在步骤320处，在像素衬底上形成最外侧金属连线层，所述最外侧金属连线层具有第一金属件和第二金属件，其中第一金属件位于与像素衬底的外围区域对应的区域中，并且第一金属件的一部分能用作所述像素管芯的焊盘部分而另一部分能用作穿通硅通孔的着陆部分，而第二金属件位于与像素区域对应的区域中，并且在与像素衬底的主平面平行的平面图中覆盖所有像素单元。
在一些实施方式中，最外侧金属连线层由铝形成，因此其形成步骤可以包括：在像素衬底上沉积一个铝层，并利用光刻和刻蚀处理对所述铝层进行图案化，从而形成所述第一金属件和所述第二金属件。
然后，在步骤330处，在最外侧金属连线层上形成键合用电介质层。
请注意，通常焊盘开口PAD和穿通硅通孔TSV是在将像素管芯与逻辑管芯键合之后形成的，而此时的像素管芯为待键合的管芯，即键合之前的管芯，其中的第一金属件被设计为一部分能用作焊盘部分而另一部分能用作穿通硅通孔的着陆部分。
图4示出了根据本公开示例性实施例的堆叠式图像传感器的制造方法的流程图。
具体而言，如图4所示，在步骤410处，提供逻辑管芯，所述逻辑管芯包括逻辑衬底、位于逻辑衬底上的第一金属连线层、以及位于顶部的键合用电介质层，其中所述第一金属连线层具有一个或更多个金属件，并且在所述逻辑衬底中形成有用作信号处理电路的晶体管部件。在一些实施方式中，第一金属连线层为铜连线层，所述金属件为铜连线。
在步骤420处，利用例如图3所示出的方法来制造像素管芯。因此，该像素管芯包括：像素衬底，具有形成像素单元的像素区域和外围区域；位于像素衬底上的最外侧金属连线层，具有第一金属件和第二金属件，其中第一金属件位于与外围区域对应的区域中，并且第一金属件的一部分能用作所述像素管芯的焊盘部分而另一部分能用作穿通硅通孔的着陆部分，第二金属件位于与像素区域对应的区域中并在与像素衬底的主平面平行的平面图中覆盖所有像素单元；以及位于最外侧金属连线层上的键合用电介质层。在一些实施方式中，最外侧金属连线层为铝连线层。
虽然图4的流程图中步骤420在步骤410之后，但是本发明不限于此。本领域技术人员均能理解，逻辑管芯和像素管芯可以各自独立地形成，其制造的先后顺序不受任何限制，二者也可以同时制造。
在步骤430处，将逻辑管芯的键合用电介质层与像素管芯的键合用电介质层键合在一起。
在步骤440处，从像素管芯的与键合表面相对的背面对像素衬底进行减薄处理。
在步骤450处，从减薄后的像素管芯的背面进行第一刻蚀处理，从而形成穿通像素衬底和第一金属件的一部分而到达第一金属互连层中的一个金属件的穿通硅通孔。
在一些实施方式中，穿通硅通孔包括穿通所述像素衬底而到达所述第一金属件的第一通孔、以及穿通第一金属件的所述一部分而到达第一金属互连层中的所述一个金属件的第二通孔，其中，所述第二通孔与所述第一通孔连通，并且所述第二通孔的直径小于所述第一通孔的直径。
在一些实施方式中，形成穿通硅通孔的步骤包括：从减薄后的像素管芯的背面开始刻蚀像素管芯直到所述第一金属件，从而形成所述第一通孔；刻蚀通过所述第一通孔露出的第一金属件的一部分并继续刻蚀其下方的材料直到第一金属互连层中的所述一个金属件，从而形成所述第二通孔。
在一些实施方式中，在步骤450之前，也就是在进行第一刻蚀处理之前，可以在减薄后的像素衬底的背面上依次形成高介电常数层、抗反射涂层以及钝化层，然后第一刻蚀处理形成的穿通硅通孔还穿通高介电常数层、抗反射涂层和钝化层。
在步骤460处，在穿通硅通孔中填充导电材料来形成接触件，所述接触件接触第一金属件和第一金属连线层中的所述一个金属件，从而使得第一金属件电连接到所述一个金属件。
在一些实施方式中，形成接触件的步骤包括：利用电镀处理来生成铜材料以填满所述穿通硅通孔，然后对铜材料进行化学机械抛光处理来形成顶端与穿通硅通孔的顶端平齐的接触件。
在一些实施方式中，方法还包括：在形成接触件之后，在像素管芯的背面上沉积形成盖帽层，所述盖帽层覆盖所述接触件的顶表面。
在步骤470处，从减薄后的像素管芯的背面进行第二刻蚀处理，从而形成穿通所述像素衬底而到达第一金属件的另一部分的焊盘开口，使得第一金属件的所述另一部分暴露于外部以作为焊盘部分。在形成盖帽层的实施方式中，该焊盘开口还穿通盖帽层。
在一些实施方式中，穿通硅通孔比焊盘开口更接近于像素区域。
在一些实施方式中，该方法在步骤470之后还可以包括：在形成焊盘开口之后，形成覆盖所述焊盘开口的侧壁的保护层。
在之前未形成盖帽层的一些实施方式中，该方法在步骤470之后还可以包括：在形成焊盘开口之后，在像素管芯的背面上保形地沉积一层盖帽材料，并且去除位于所述焊盘部分上的盖帽材料，从而形成盖帽层，所述盖帽层覆盖所述接触件的顶表面而不覆盖所述焊盘部分。
为了更完整全面地理解本发明，下面将以图2所示出的堆叠式图像传感器结构为例来详细描述根据本公开一个示例性实施例的堆叠式图像传感器的制造方法的一个具体示例。请注意，这个示例并不意图构成对本发明的限制。例如，本发明并不仅限于图2所示出的具体结构，而是对所有有相同需求或设计考量的堆叠式图像传感器都适用。上面结合图1A-4所描述的内容也可以适用于对应的特征。
图5A-5G分别示出了在根据本公开一个示例性实施例来制造堆叠式图像传感器的一个方法示例的各个步骤处的装置截面示意图。
在图5A处，通常将如前所述制造好的像素管芯和逻辑管芯(未切割成单片，也可以视为“像素晶圆”和“逻辑晶圆”)在晶圆级别键合在一起。图中的水平虚线BI表示两个管芯的键合界面，在BI上方的为像素管芯，在BI下方的为逻辑管芯。优选地，将像素管芯和逻辑管芯的最外侧电介质层相互键合在一起。
在键合之前，像素管芯包括：像素衬底SUB2，具有形成像素单元(未示出)的像素区域和外围区域；位于像素衬底SUB2上的最外侧金属连线层(即第二金属连线层)，具有第一金属件M21和第二金属件M22，其中第一金属件M21位于与外围区域对应的区域中，并且第一金属件M21的一部分能用作像素管芯的焊盘部分而另一部分能用作穿通硅通孔的着陆部分，第二金属件位于与像素区域对应的区域中并在与像素衬底的主平面平行的平面图中覆盖所有像素单元(如图1C所示)；以及位于最外侧金属连线层上的键合用电介质层(即图5A中电介质层DI的位于BI上方的部分)。优选地，第一金属件的用作焊盘的一部分比用作TSV的着陆部分的另一部分更远离像素区域。
如前所述，在该像素管芯的新型结构中，在同一个金属层(最外侧金属连线层)中集成了多个功能(例如，如前所述的第一金属件和第二金属件的功能)，减少了掩模数量和工艺步骤，从而降低了成本。而且该结构简单，容易设计。
虽然在图中示出了像素管芯倒置在逻辑管芯上方，但是请注意，在本文中，上下方位只是一个相对概念，本领域技术人员均能理解，本发明并不仅限于像素管芯位于逻辑管芯上方的情况，而是可以上下颠倒位置，此时堆叠式半导体装置的各层的位置关系也相应地上下颠倒。在一些情况下，优选地，在对两个晶圆进行键合处理期间，将晶圆弯曲度(bow)比较大的晶圆放在下面。但是，在这种情况下，在晶圆键合结束后，也可以根据实际需求来决定是否上下颠倒，从而确定最终哪个晶圆(管芯)在上面而哪个晶圆(管芯)在下面。
另外，在背照式图像传感器的情况下，通常将像素衬底SUB2的背面(即图中的上表面)用来接收入射光，此时，在键合之后还需要把像素衬底SUB2从背面进行减薄处理，以将衬底减薄到指定厚度。
然后，如图5B所示，在减薄之后，在像素衬底SUB2的背面上通过例如沉积处理等常规技术依次形成高介电常数层HK、抗反射涂层ARC、以及钝化层PA。
接着，如图5C和图5D所示，可以通过两步刻蚀处理先后形成第一通孔V1(上方大孔)和第二通孔V2(下方小孔)来形成穿通硅通孔TSV。第一通孔V1着陆于第一金属件M21中的预定义的着陆部分上，并且第二通孔V2着陆于第一金属连线层中的预定义的金属件M1上。
接着，在图5E处，在穿通硅通孔TSV(通孔V1+V2)中填充导电材料(例如，铜)来形成接触件CT，以使得接触件CT与第一金属件M21和第一金属连线层M1电接触，从而将二者电连接在一起。例如，在穿通硅通孔TSV中填充铜的步骤可以包括：先经由CVD、PVD 或者其它Cu衬垫沉积技术在穿通硅通孔TSV的壁上形成衬垫层(例如Ta/TaN)，该衬垫层把将要填充在穿通硅通孔TSV中的铜与外界相隔离，以避免铜扩散，同时还使得铜更易粘合在穿通硅通孔TSV的壁上；然后经由PVD或者其它技术在衬垫层上形成铜种子层，并通过铜的电镀处理来填充铜；最后用化学机械抛光(CMP)来使得填充的铜的上表面平坦化，从而形成接触件CT，其顶端与穿通硅通孔TSV 的顶端平齐。
接着，在图5F处，从像素管芯的背面通过沉积处理形成盖帽层 CAP，盖帽层CAP覆盖接触件CT的靠近像素管芯的背面的表面。盖帽层CAP用于钝化暴露的接触件CT的金属表面，以及还用于在接触件CT的金属和将要在其上形成的任何另外的层之间的扩散屏蔽。氮化硅、碳化硅和氮碳化硅可以典型地用于形成盖帽层CAP的材料。
接着，在图5G处，从像素管芯的背面进行刻蚀处理并使刻蚀停止在第一金属件M21的焊盘部分，从而形成穿通盖帽层CAP、钝化层PA、抗反射涂层ARC、高介电常数层HK、像素衬底SUB2和层间电介质层IMD2而到达第一金属件M21的焊盘开口PAD，从而使得第一金属件M21的一部分暴露于外部以用作焊盘。
最后，在整个堆叠式图像传感器的制造工艺完成后，可以将键合晶圆进行切片处理，从而形成一个个单独的堆叠式图像传感器。
本领域技术人员将理解，除了如图示出的工艺和结构之外，本公开还包括形成堆叠式图像传感器必需的其它任何工艺和结构。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
上述描述可以指示被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/ 节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦接”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
另外，本公开的实施方式还可以包括以下示例：
1、一种堆叠式图像传感器，其特征在于，包括：
逻辑衬底，在所述逻辑衬底中形成有用作信号处理电路的晶体管部件；
位于逻辑衬底上的第一金属连线层，具有一个或更多个金属件；
位于第一金属连线层上的第一电介质层；
位于第一电介质层上的第二金属连线层，具有第一金属件和第二金属件；
位于第二金属连线层上的像素衬底，具有形成像素单元的像素区域和外围区域；
焊盘开口，穿通所述像素衬底而到达第一金属件，使得第一金属件的一部分暴露于外部以作为焊盘部分；以及
穿通硅通孔，穿通所述像素衬底和第一金属件的另一部分而到达第一金属互连层中的一个金属件，其中所述穿通硅通孔中填充形成有接触件，所述接触件接触第一金属件和所述一个金属件，从而使得第一金属件电连接到所述一个金属件；
其中第二金属连线层中的第一金属件位于与像素衬底的外围区域对应的区域中，并且第二金属件位于与像素区域对应的区域中并在与像素衬底的主平面平行的平面图中覆盖所有像素单元。
2、根据1所述的堆叠式图像传感器，其特征在于，所述第一电介质层包括两个键合在一起的电介质层。
3、根据1所述的堆叠式图像传感器，其特征在于，所述第一金属连线层包括铜，所述第二金属连线层包括铝。
4、根据1所述的堆叠式图像传感器，其特征在于，所述穿通硅通孔包括穿通所述像素衬底而到达所述第一金属件的第一通孔、以及穿通第一金属件的所述另一部分而到达第一金属互连层中的所述一个金属件的第二通孔，其中，所述第二通孔与所述第一通孔连通，并且所述第二通孔的直径小于所述第一通孔的直径。
5、根据1所述的堆叠式图像传感器，其特征在于，所述接触件的顶端与所述穿通硅通孔的顶端平齐；并且
所述堆叠式图像传感器还包括从下到上依次位于所述像素衬底上的高介电常数层、抗反射涂层以及钝化层，其中，所述穿通硅通孔和所述焊盘开口均还穿通所述高介电常数层、所述抗反射涂层以及所述钝化层。
6、根据1-5中的任一项所述的堆叠式图像传感器，其特征在于，还包括：
盖帽层，所述盖帽层覆盖所述接触件的顶表面而不覆盖所述焊盘部分。
7、根据1所述的堆叠式图像传感器，其特征在于，所述接触件包括铜。
8、根据1所述的堆叠式图像传感器，其特征在于，所述穿通硅通孔比所述焊盘开口更接近于所述像素区域。
9、根据1所述的堆叠式图像传感器，其特征在于，还包括覆盖所述焊盘开口的侧壁的保护层。
10、一种像素管芯，其特征在于，包括：
像素衬底，具有形成像素单元的像素区域和外围区域；
位于像素衬底上的最外侧金属连线层，具有第一金属件和第二金属件，其中第一金属件位于与外围区域对应的区域中，并且第一金属件的一部分能用作所述像素管芯的焊盘部分而另一部分能用作穿通硅通孔的着陆部分，第二金属件位于与像素区域对应的区域中并在与像素衬底的主平面平行的平面图中覆盖所有像素单元；以及
位于最外侧金属连线层上的键合用电介质层。
11、根据10所述的像素管芯，其特征在于，所述最外侧金属连线层包括铝。
12、根据10所述的像素管芯，其特征在于，所述第一金属件的所述一部分比所述另一部分更远离所述像素区域。
13、一种制造像素管芯的方法，其特征在于，包括：
提供像素衬底，所述像素衬底具有形成像素单元的像素区域和外围区域；
在像素衬底上形成最外侧金属连线层，所述最外侧金属连线层具有第一金属件和第二金属件，其中第一金属件位于与外围区域对应的区域中，并且第一金属件的一部分能用作所述像素管芯的焊盘部分而另一部分能用作穿通硅通孔的着陆部分，而第二金属件位于与像素区域对应的区域中，并且在与像素衬底的主平面平行的平面图中覆盖所有像素单元；以及
在最外侧金属连线层上形成键合用电介质层。
14、根据13所述的方法，其特征在于，形成最外侧金属连线层的步骤包括：在像素衬底上沉积一个铝层，并利用光刻和刻蚀处理对所述铝层进行图案化，从而形成所述第一金属件和所述第二金属件。
15、一种制造堆叠式图像传感器的方法，其特征在于，包括：
提供逻辑管芯，所述逻辑管芯包括逻辑衬底、位于逻辑衬底上的第一金属连线层、以及位于顶部的键合用电介质层，其中所述第一金属连线层具有一个或更多个金属件，并且在所述逻辑衬底中形成有用作信号处理电路的晶体管部件；
利用根据13或14所述的方法来制造像素管芯；
将所述逻辑管芯的键合用电介质层与所述像素管芯的键合用电介质层键合在一起；
从所述像素管芯的与键合表面相对的背面对所述像素衬底进行减薄处理；
从减薄后的像素管芯的背面进行第一刻蚀处理，从而形成穿通所述像素衬底和第一金属件的一部分而到达第一金属互连层中的一个金属件的穿通硅通孔；
在所述穿通硅通孔中填充导电材料来形成接触件，所述接触件接触第一金属件和第一金属连线层中的所述一个金属件，从而使得第一金属件电连接到所述一个金属件；以及
从减薄后的像素管芯的背面进行第二刻蚀处理，从而形成穿通所述像素衬底而到达第一金属件的另一部分的焊盘开口，使得第一金属件的所述另一部分暴露于外部以作为焊盘部分。
16、根据15所述的方法，其特征在于，所述第一金属连线层包括铜，并且所述最外侧金属连线层包括铝。
17、根据15所述的方法，其特征在于，所述穿通硅通孔包括穿通所述像素衬底而到达所述第一金属件的第一通孔、以及穿通第一金属件的所述一部分而到达第一金属互连层中的所述一个金属件的第二通孔，其中，所述第二通孔与所述第一通孔连通，并且所述第二通孔的直径小于所述第一通孔的直径。
18、根据17所述的方法，其特征在于，形成穿通硅通孔的步骤包括：
从减薄后的像素管芯的背面开始刻蚀像素管芯直到所述第一金属件，从而形成所述第一通孔；
刻蚀通过所述第一通孔露出的第一金属件的一部分并继续刻蚀其下方的材料直到第一金属互连层中的所述一个金属件，从而形成所述第二通孔。
19、根据15所述的方法，其特征在于，还包括：
在进行第一刻蚀处理之前，在减薄后的像素衬底的背面上依次形成高介电常数层、抗反射涂层以及钝化层，
其中，所述穿通硅通孔和所述焊盘开口均还穿通所述高介电常数层、所述抗反射涂层以及所述钝化层。
20、根据15所述的方法，其特征在于，还包括：
在形成接触件之后，在像素管芯的背面上沉积形成盖帽层，所述盖帽层覆盖所述接触件的顶表面，
其中，所述焊盘开口还穿通所述盖帽层。
21、根据15所述的方法，其特征在于，形成接触件的步骤包括：利用电镀处理来生成铜材料以填满所述穿通硅通孔，然后对铜材料进行化学机械抛光处理来形成顶端与穿通硅通孔的顶端平齐的接触件。
22、根据15所述的方法，其特征在于，所述穿通硅通孔比所述焊盘开口更接近于所述像素区域。
23、根据15所述的方法，其特征在于，还包括：
在形成焊盘开口之后，形成覆盖所述焊盘开口的侧壁的保护层。
24、根据15所述的方法，其特征在于，还包括：
在形成焊盘开口之后，在像素管芯的背面上保形地沉积一层盖帽材料，并且去除位于所述焊盘部分上的盖帽材料，从而形成盖帽层，所述盖帽层覆盖所述接触件的顶表面而不覆盖所述焊盘部分。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
Claims (24)
1.一种堆叠式图像传感器，其特征在于，包括：
逻辑衬底，在所述逻辑衬底中形成有用作信号处理电路的晶体管部件；
位于逻辑衬底上的第一金属连线层，具有一个或更多个金属件；
位于第一金属连线层上的第一电介质层；
位于第一电介质层上的第二金属连线层，具有第一金属件和第二金属件；
位于第二金属连线层上的像素衬底，具有形成像素单元的像素区域和外围区域；
焊盘开口，穿通所述像素衬底而到达第一金属件，使得第一金属件的一部分暴露于外部以作为焊盘部分；以及
穿通硅通孔，穿通所述像素衬底和第一金属件的另一部分而到达第一金属互连层中的一个金属件，其中所述穿通硅通孔中填充形成有接触件，所述接触件接触第一金属件和所述一个金属件，从而使得第一金属件电连接到所述一个金属件；
其中第二金属连线层中的第一金属件位于与像素衬底的外围区域对应的区域中，并且第二金属件位于与像素区域对应的区域中并在与像素衬底的主平面平行的平面图中覆盖所有像素单元。
2.根据权利要求1所述的堆叠式图像传感器，其特征在于，所述第一电介质层包括两个键合在一起的电介质层。
3.根据权利要求1所述的堆叠式图像传感器，其特征在于，所述第一金属连线层包括铜，所述第二金属连线层包括铝。
4.根据权利要求1所述的堆叠式图像传感器，其特征在于，所述穿通硅通孔包括穿通所述像素衬底而到达所述第一金属件的第一通孔、以及穿通第一金属件的所述另一部分而到达第一金属互连层中的所述一个金属件的第二通孔，其中，所述第二通孔与所述第一通孔连通，并且所述第二通孔的直径小于所述第一通孔的直径。
5.根据权利要求1所述的堆叠式图像传感器，其特征在于，所述接触件的顶端与所述穿通硅通孔的顶端平齐；并且
所述堆叠式图像传感器还包括从下到上依次位于所述像素衬底上的高介电常数层、抗反射涂层以及钝化层，其中，所述穿通硅通孔和所述焊盘开口均还穿通所述高介电常数层、所述抗反射涂层以及所述钝化层。
6.根据权利要求1-5中的任一项所述的堆叠式图像传感器，其特征在于，还包括：
盖帽层，所述盖帽层覆盖所述接触件的顶表面而不覆盖所述焊盘部分。
7.根据权利要求1所述的堆叠式图像传感器，其特征在于，所述接触件包括铜。
8.根据权利要求1所述的堆叠式图像传感器，其特征在于，所述穿通硅通孔比所述焊盘开口更接近于所述像素区域。
9.根据权利要求1所述的堆叠式图像传感器，其特征在于，还包括覆盖所述焊盘开口的侧壁的保护层。
10.一种像素管芯，其特征在于，包括：
像素衬底，具有形成像素单元的像素区域和外围区域；
位于像素衬底上的最外侧金属连线层，具有第一金属件和第二金属件，其中第一金属件位于与外围区域对应的区域中，并且第一金属件的一部分能用作所述像素管芯的焊盘部分而另一部分能用作穿通硅通孔的着陆部分，第二金属件位于与像素区域对应的区域中并在与像素衬底的主平面平行的平面图中覆盖所有像素单元；
焊盘开口，穿通所述像素衬底而到达所述第一金属件，使得所述第一金属件的一部分暴露于外部以作为焊盘部分；以及
位于最外侧金属连线层上的键合用电介质层；
其中，所述像素衬底和所述第一金属件的另一部分被穿通硅通孔穿通，所述穿通硅通孔中填充形成有接触件，所述接触件被配置为接触第一金属件以与所述第一金属件电连接。
11.根据权利要求10所述的像素管芯，其特征在于，所述最外侧金属连线层包括铝。
12.根据权利要求10所述的像素管芯，其特征在于，所述第一金属件的所述一部分比所述另一部分更远离所述像素区域。
13.一种制造像素管芯的方法，其特征在于，包括：
提供像素衬底，所述像素衬底具有形成像素单元的像素区域和外围区域；
在像素衬底上形成最外侧金属连线层，所述最外侧金属连线层具有第一金属件和第二金属件，其中第一金属件位于与外围区域对应的区域中，并且第一金属件的一部分能用作所述像素管芯的焊盘部分而另一部分能用作穿通硅通孔的着陆部分，而第二金属件位于与像素区域对应的区域中，并且在与像素衬底的主平面平行的平面图中覆盖所有像素单元；
在最外侧金属连线层上形成键合用电介质层；
从所述像素管芯的与键合表面相对的背面对所述像素衬底进行减薄处理；
从减薄后的像素管芯的背面进行第一刻蚀处理，从而形成穿通所述像素衬底和第一金属件的一部分的穿通硅通孔；
在所述穿通硅通孔中填充导电材料来形成接触件，所述接触件被配置为接触第一金属件以与所述第一金属件电连接；以及
从减薄后的像素管芯的背面进行第二刻蚀处理，从而形成穿通所述像素衬底而到达第一金属件的另一部分的焊盘开口，使得第一金属件的所述另一部分暴露于外部以作为焊盘部分。
14.根据权利要求13所述的方法，其特征在于，形成最外侧金属连线层的步骤包括：在像素衬底上沉积一个铝层，并利用光刻和刻蚀处理对所述铝层进行图案化，从而形成所述第一金属件和所述第二金属件。
15.一种制造堆叠式图像传感器的方法，其特征在于，包括：
提供逻辑管芯，所述逻辑管芯包括逻辑衬底、位于逻辑衬底上的第一金属连线层、以及位于顶部的键合用电介质层，其中所述第一金属连线层具有一个或更多个金属件，并且在所述逻辑衬底中形成有用作信号处理电路的晶体管部件；
利用根据权利要求13或14所述的方法来制造像素管芯；
将所述逻辑管芯的键合用电介质层与所述像素管芯的键合用电介质层键合在一起；
从所述像素管芯的与键合表面相对的背面对所述像素衬底进行减薄处理；
从减薄后的像素管芯的背面进行第一刻蚀处理，从而形成穿通所述像素衬底和第一金属件的一部分而到达第一金属互连层中的一个金属件的穿通硅通孔；
在所述穿通硅通孔中填充导电材料来形成接触件，所述接触件接触第一金属件和第一金属连线层中的所述一个金属件，从而使得第一金属件电连接到所述一个金属件；以及
从减薄后的像素管芯的背面进行第二刻蚀处理，从而形成穿通所述像素衬底而到达第一金属件的另一部分的焊盘开口，使得第一金属件的所述另一部分暴露于外部以作为焊盘部分。
16.根据权利要求15所述的方法，其特征在于，所述第一金属连线层包括铜，并且所述最外侧金属连线层包括铝。
17.根据权利要求15所述的方法，其特征在于，所述穿通硅通孔包括穿通所述像素衬底而到达所述第一金属件的第一通孔、以及穿通第一金属件的所述一部分而到达第一金属互连层中的所述一个金属件的第二通孔，其中，所述第二通孔与所述第一通孔连通，并且所述第二通孔的直径小于所述第一通孔的直径。
18.根据权利要求17所述的方法，其特征在于，形成穿通硅通孔的步骤包括：
从减薄后的像素管芯的背面开始刻蚀像素管芯直到所述第一金属件，从而形成所述第一通孔；
刻蚀通过所述第一通孔露出的第一金属件的一部分并继续刻蚀其下方的材料直到第一金属互连层中的所述一个金属件，从而形成所述第二通孔。
19.根据权利要求15所述的方法，其特征在于，还包括：
在进行第一刻蚀处理之前，在减薄后的像素衬底的背面上依次形成高介电常数层、抗反射涂层以及钝化层，
其中，所述穿通硅通孔和所述焊盘开口均还穿通所述高介电常数层、所述抗反射涂层以及所述钝化层。
20.根据权利要求15所述的方法，其特征在于，还包括：
在形成接触件之后，在像素管芯的背面上沉积形成盖帽层，所述盖帽层覆盖所述接触件的顶表面，
其中，所述焊盘开口还穿通所述盖帽层。
21.根据权利要求15所述的方法，其特征在于，形成接触件的步骤包括：利用电镀处理来生成铜材料以填满所述穿通硅通孔，然后对铜材料进行化学机械抛光处理来形成顶端与穿通硅通孔的顶端平齐的接触件。
22.根据权利要求15所述的方法，其特征在于，所述穿通硅通孔比所述焊盘开口更接近于所述像素区域。
23.根据权利要求15所述的方法，其特征在于，还包括：
在形成焊盘开口之后，形成覆盖所述焊盘开口的侧壁的保护层。
24.根据权利要求15所述的方法，其特征在于，还包括：
在形成焊盘开口之后，在像素管芯的背面上保形地沉积一层盖帽材料，并且去除位于所述焊盘部分上的盖帽材料，从而形成盖帽层，所述盖帽层覆盖所述接触件的顶表面而不覆盖所述焊盘部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810061247.2A CN108281412B (zh) | 2018-01-23 | 2018-01-23 | 堆叠式图像传感器、像素管芯及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810061247.2A CN108281412B (zh) | 2018-01-23 | 2018-01-23 | 堆叠式图像传感器、像素管芯及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108281412A CN108281412A (zh) | 2018-07-13 |
| CN108281412B true CN108281412B (zh) | 2020-02-14 |
Family
ID=62804442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810061247.2A Active CN108281412B (zh) | 2018-01-23 | 2018-01-23 | 堆叠式图像传感器、像素管芯及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108281412B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524426A (zh) * | 2018-10-17 | 2019-03-26 | 上海微阱电子科技有限公司 | 一种防止划片短路的cmos图像传感器结构和形成方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109360834B (zh) * | 2018-09-26 | 2020-11-06 | 上海集成电路研发中心有限公司 | 一种堆叠式图像传感器像素结构与制备方法 |
| CN109830464A (zh) * | 2019-02-15 | 2019-05-31 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
| CN110673016A (zh) * | 2019-10-14 | 2020-01-10 | 芯盟科技有限公司 | 晶圆测试卡及晶圆测试方法 |
| CN110729249B (zh) * | 2019-11-15 | 2021-12-28 | 西安微电子技术研究所 | 一种焊盘下器件的双顶层金属cmos工艺 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5685898B2 (ja) * | 2010-01-08 | 2015-03-18 | ソニー株式会社 | 半導体装置、固体撮像装置、およびカメラシステム |
| US8933544B2 (en) * | 2012-07-12 | 2015-01-13 | Omnivision Technologies, Inc. | Integrated circuit stack with integrated electromagnetic interference shielding |
| US9478579B2 (en) * | 2012-10-16 | 2016-10-25 | Omnivision Technologies, Inc. | Stacked chip image sensor with light-sensitive circuit elements on the bottom chip |
| US9559135B2 (en) * | 2014-08-20 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Conduction layer for stacked CIS charging prevention |
-
2018
- 2018-01-23 CN CN201810061247.2A patent/CN108281412B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524426A (zh) * | 2018-10-17 | 2019-03-26 | 上海微阱电子科技有限公司 | 一种防止划片短路的cmos图像传感器结构和形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108281412A (zh) | 2018-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108281412B (zh) | 堆叠式图像传感器、像素管芯及其制造方法 | |
| US9966325B2 (en) | Semiconductor die package and method of producing the package | |
| US9646930B2 (en) | Semiconductor device having through-substrate vias | |
| CN108140559B (zh) | 传导阻障直接混合型接合 | |
| US7884015B2 (en) | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods | |
| CN108288609B (zh) | 晶片堆叠结构及其制造方法以及图像感测装置 | |
| US8519515B2 (en) | TSV structure and method for forming the same | |
| US20170200756A1 (en) | Semiconductor device structure with stacked semiconductor dies | |
| CN109285825B (zh) | 芯片堆叠结构及管芯堆叠结构的制造方法 | |
| US9691733B1 (en) | Bonded semiconductor structure and method for forming the same | |
| US11217560B2 (en) | Die assembly and method of manufacturing the same | |
| TWI595612B (zh) | 具矽穿孔連續型態之晶圓級晶片尺寸封裝構造及其製造方法 | |
| CN111092090B (zh) | 集成芯片及其形成方法 | |
| US10297632B2 (en) | Method for an image sensor device | |
| US9978666B2 (en) | Method for fabrication semiconductor device with through-substrate via | |
| US20240021559A1 (en) | First chip and wafer bonding method and chip stacking structure | |
| US9461017B1 (en) | Electronic package that includes a plurality of integrated circuit devices bonded in a three-dimensional stack arrangement | |
| US20200152686A1 (en) | Stacked tsv structure and manufacturing method thereof | |
| CN113611685A (zh) | 半导体封装结构及其制备方法 | |
| TWI822153B (zh) | 封裝結構及其形成方法 | |
| TW202240783A (zh) | 接合的晶圓結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230712 Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee after: Huaian Xide Industrial Design Co.,Ltd. Address before: 223300 no.599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee before: HUAIAN IMAGING DEVICE MANUFACTURER Corp. |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee after: Huaian Xide Industrial Design Co.,Ltd. Address before: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee before: Huaian Xide Industrial Design Co.,Ltd. |
|
| CP03 | Change of name, title or address |