CN108268417B - 一种数据加、解扰电路及方法 - Google Patents
一种数据加、解扰电路及方法 Download PDFInfo
- Publication number
- CN108268417B CN108268417B CN201810057318.1A CN201810057318A CN108268417B CN 108268417 B CN108268417 B CN 108268417B CN 201810057318 A CN201810057318 A CN 201810057318A CN 108268417 B CN108268417 B CN 108268417B
- Authority
- CN
- China
- Prior art keywords
- scrambling
- data
- descrambling
- channel
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明提供了一种数据加、解扰电路及方法,在并列的串行加扰电路的基础上,将需要加扰的用户数据以8bit为单位分为N个字节,每个字节对应一个加扰通道进行加扰;每个所述加扰通道为一个串行加扰电路,采用串行加扰的方式进行加扰;在并列的串行解扰电路的基础上,采用多路复用器选择的方式对每一帧数据的字节分配到不同的解扰通道进行解扰。在不改变串行加解扰电路基础电路的基础上,加解扰电路均采用多通道数据进行并行传输,能够有效提高加解扰效率,并且对于有速度要求的传输接口具有现实意义。
Description
技术领域
本发明涉及一种数据加、解扰电路及方法,涉及电子通讯领域。
背景技术
加扰的主要目的是为了防止连续相同的数据在传输时造成的频谱尖峰,而频谱尖峰会引起电磁兼容性或干扰问题。加扰的另一个优点是它使频谱数据独立,因此可能的频率选择性影响的电气接口不会导致数据相关的错误。
传统的加扰方式为串行加扰方式,如附图1所示,基于加扰多项式,并且是自同步的加扰类型,即每次移位寄存器的输入都是输入数据与原来移位寄存器的第13和第14位异或的结果;其中S为移位寄存器,D为数据,EN为需要加扰的用户数据使能。
由于在JESD204B协议中,为了提高传输效率,数据需要进行多个通道同时传输,每个通道的数据在组成帧以后往往是以8位或者8的整数倍数据并行传输,所以设计相应的并行加解扰实现方案很有必要。
发明内容
本发明要解决的技术问题是提供一种数据加、解扰电路及方法,具有在不改变串行加解扰电路基础电路的基础上,能够有效提高加解扰效率的特征。
本发明采用的技术方案如下:
一种数据加扰电路,其特征在于:包括至少两个并列的串行加扰电路,每个串行加扰电路为一个加扰通道;将需要加扰的用户数据以8bit为单位分为N个字节,每个字节对应一个所述加扰通道进行加扰;所述N为大于0的自然数。
一种数据解扰电路,在上述加扰电路的基础上,其特征在于:包括接收端多路复用器和发送端多路复用器;所述接收端多路复用器将接收到的数据分配到不同的解扰通道进行解扰;所述解扰通道包括至少两个并列的串行解扰电路,接收到的数据每个字节对应一个所述解扰通道;所述接收到的数据为加扰后的用户数据;解扰后的用户数据通过发送端多路复用器发送。
一种数据加扰方法,加扰方法包括:在并列的串行加扰电路的基础上,将需要加扰的用户数据以8bit为单位分为N个字节,每个字节对应一个加扰通道进行加扰;每个所述加扰通道为一个串行加扰电路,采用串行加扰的方式进行加扰;所述N为大于0的自然数。
所述加扰方法还包括:采用自同步加扰的方式进行加扰;在对用户数据进行加扰前,自定义一个至少8bit的数据作为预加扰的初始值对每个加扰通道进行预加扰。
一种数据解扰方法,解扰的加扰数据采用了上述数据加扰方法,解扰方法包括:在并列的串行解扰电路的基础上,采用多路复用器选择的方式对每一帧数据的字节分配到不同的解扰通道进行解扰;所述解扰通道包括至少两个,解扰后的数据通过发送端多路复用器发送。
所述解扰方法还包括:设置预解扰数据的初始值,在对数据进行解扰前,对每个解扰通道进行解扰;所述预解扰数据的初始值与对应的加扰数据的预加扰数据的初始值相同。
所述解扰方法还包括:对解扰数据进行标记,采用多路复用器选择的方式,对每一帧数据的字节进行选择,使得解扰时数据的衔接关系与加扰时数据的衔接关系一致。
与现有技术相比,本发明的有益效果是:在不改变串行加解扰电路基础电路的基础上,加解扰电路均采用多通道数据进行并行传输,能够有效提高加解扰效率,并且对于有速度要求的传输接口具有现实意义。
附图说明
图1为现有技术串行数据加解扰电路结构示意图。
图2为本发明其中一实施例的加扰结构原理示意图。
图3为图2所示实施例基础上的解扰结构原理示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
本说明书(包括摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或者具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
具体实施例1
一种数据加扰电路,如图2所示,包括至少两个并列的串行加扰电路,每个串行加扰电路为一个加扰通道;将需要加扰的用户数据以8bit为单位分为N个字节,每个字节对应一个所述加扰通道进行加扰;所述N为大于0的自然数。
作为本发明的一个实施例,如图2所示,在加扰端对64bit的用户数据进行加扰,以8bit为单位将用户数据分为8个字节,每个字节代表一个加扰通道,在本具体实施例中共8个加扰通道。
在本发明中采用串行的加扰方式,并行地对用户数据进行加扰,进行多个通道的同时传输,提高了传输效率。
具体实施例2
在具体实施例1的基础上,一种数据解扰电路,如图3所示,包括接收端多路复用器(MUX)和发送端多路复用器;所述接收端多路复用器将接收到的数据分配到不同的解扰通道进行解扰;所述解扰通道包括至少两个并列的串行解扰电路,接收到的数据每个字节对应一个所述解扰通道;所述接收到的数据为加扰后的用户数据;解扰后的用户数据通过发送端多路复用器发送。
如图3所示,在本具体实施例中,解扰端将接收数据通过MUX选择分配到8个不同的解扰通道。
在不改变串行加解扰电路基础电路的基础上,加解扰电路均采用多通道数据进行并行传输,能够有效提高加解扰效率,并且对于有速度要求的传输接口具有现实意义。
具体实施例3
一种数据加扰方法,加扰方法包括:在并列的串行加扰电路的基础上,将需要加扰的用户数据以8bit为单位分为N个字节,每个字节对应一个加扰通道进行加扰;每个所述加扰通道为一个串行加扰电路,采用串行加扰的方式进行加扰;所述N为大于0的自然数。
具体实施例4
在具体实施例3的基础上,所述加扰方法还包括:采用自同步加扰的方式进行加扰;在对用户数据进行加扰前,自定义一个至少8bit的数据作为预加扰的初始值对每个加扰通道进行预加扰。
现有技术加扰方式中,会用到用户数据使能前的2个8bit字节作为预加扰数据,由于前级模块数据的不确定性会导致这2个字节存在不确定性,为了更好地和前级模块对接,消除对前级模块出口数据的依赖,在本发明方案中,在需要加扰的数据前增加自定义的一个至少8bit的数据后再进行加扰,并且由于采用自同步加扰的方式进行加扰,加扰时,会忽略所有没有数据使能的数据,也就是说,所自定义的预加扰数据对加解扰没有任何影响,然后加解扰移位寄存器的初始数据都设置为用户可配置的任何所述自定义的一个至少8bit的数据,只要保证预加扰数据和预解扰数据的初始值相同就可以。
在加扰端以对64bit数据进行加扰为例,首先以8bit为单位将数据分成8个字节,每个字节代表一个加扰通道,每个通道的预加扰数据,即加扰初始值可以配置为一个至少8bit的任意数值,在本具体实施例中,配置为16bit的任意数值,如16´h3f80。
具体实施例5
一种数据解扰方法,解扰的加扰数据采用了具体实施例3或4的数据加扰方法,解扰方法包括:在并列的串行解扰电路的基础上,采用多路复用器选择的方式对每一帧数据的字节分配到不同的解扰通道进行解扰;所述解扰通道包括至少两个,解扰后的数据通过发送端多路复用器发送。
具体实施例6
在具体实施例5的基础上,所述解扰方法还包括:设置预解扰数据的初始值,在对数据进行解扰前,对每个解扰通道进行解扰;所述预解扰数据的初始值与对应的加扰数据的预加扰数据的初始值相同。
具体实施例7
在具体实施例5或6的基础上,所述解扰方法还包括:对解扰数据进行标记,采用多路复用器选择的方式,对每一帧数据的字节进行选择,使得解扰时数据的衔接关系与加扰时数据的衔接关系一致,解扰后的数据可以恢复到加扰前的原始数据。
在解扰端,采用MUX选择器对字节进行选择,选择信号为每个字节在帧中的位置,选择结果分配到8个不同的解扰通道,以此保证加扰数据的衔接关系和解扰数据的衔接关系一致,再采用与加扰端相同的解扰初始值对每个通道进行解扰,如加扰端配置的加扰初始值为16´h3f80,解扰端亦配置相同的解扰初始值为16´h3f80。
在本发明的具体实施例中,采用verilog代码实现上述电路结构,并进行仿真测试,构建随机数据激励,输入数据加扰后采用解扰电路进行解扰,解扰前后数据对比一致,表明该型改进电路能够实现预期目的,对提高数据加解扰效率有现实意义。
Claims (5)
1.一种数据加扰电路,其特征在于:包括至少两个并列的串行加扰电路,每个串行加扰电路为一个加扰通道;将需要加扰的用户数据以8bit为单位分为N个字节,每个字节对应一个所述加扰通道进行加扰;所述N为大于0的自然数;用自同步加扰的方式进行加扰;在对用户数据进行加扰前,自定义一个至少8bit的数据作为预加扰的初始值对每个加扰通道进行预加扰,加扰时,忽略所有没有数据使能的数据,自定义的预加扰数据对加解扰过程无影响,加解扰移位寄存器的初始数据均设置为用户可配置的任何所述自定义的一个至少8bit的数据。
2.一种数据解扰电路,在权利要求1所述的加扰电路的基础上,其特征在于:包括接收端多路复用器和发送端多路复用器;所述接收端多路复用器将接收到的数据分配到不同的解扰通道进行解扰;所述解扰通道包括至少两个并列的串行解扰电路,接收到的数据每个字节对应一个所述解扰通道;所述接收到的数据为加扰后的用户数据;解扰后的用户数据通过发送端多路复用器发送;设置预解扰数据的初始值,在对数据进行解扰前,对每个解扰通道进行解扰;所述预解扰数据的初始值与对应的加扰数据的预加扰数据的初始值相同。
3.一种数据加扰方法,加扰方法包括:在并列的串行加扰电路的基础上,将需要加扰的用户数据以8bit为单位分为N个字节,每个字节对应一个加扰通道进行加扰;每个所述加扰通道为一个串行加扰电路,采用串行加扰的方式进行加扰;所述N为大于0的自然数;
采用自同步加扰的方式进行加扰;在对用户数据进行加扰前,自定义一个至少8bit的数据作为预加扰的初始值对每个加扰通道进行预加扰,加扰时,忽略所有没有数据使能的数据,自定义的预加扰数据对加解扰过程无影响,加解扰移位寄存器的初始数据均设置为用户可配置的任何所述自定义的一个至少8bit的数据。
4.一种数据解扰方法,解扰的加扰数据采用了权利要求3所述的数据加扰方法,解扰方法包括:在并列的串行解扰电路的基础上,采用多路复用器选择的方式对每一帧数据的字节分配到不同的解扰通道进行解扰;所述解扰通道包括至少两个,解扰后的数据通过发送端多路复用器发送;
设置预解扰数据的初始值,在对数据进行解扰前,对每个解扰通道进行解扰;所述预解扰数据的初始值与对应的加扰数据的预加扰数据的初始值相同。
5.根据权利要求4所述的数据解扰方法,所述解扰方法还包括:对解扰数据进行标记,采用多路复用器选择的方式,对每一帧数据的字节进行选择,使得解扰时数据的衔接关系与加扰时数据的衔接关系一致。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810057318.1A CN108268417B (zh) | 2018-01-22 | 2018-01-22 | 一种数据加、解扰电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810057318.1A CN108268417B (zh) | 2018-01-22 | 2018-01-22 | 一种数据加、解扰电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108268417A CN108268417A (zh) | 2018-07-10 |
CN108268417B true CN108268417B (zh) | 2021-03-30 |
Family
ID=62776219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810057318.1A Active CN108268417B (zh) | 2018-01-22 | 2018-01-22 | 一种数据加、解扰电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108268417B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109586849A (zh) * | 2018-12-17 | 2019-04-05 | 深圳市华星光电半导体显示技术有限公司 | 数据传输方法及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1617589A (zh) * | 2004-05-19 | 2005-05-18 | 深圳市富来科技有限公司 | 大容量数字视频广播多节目传输流传输系统及其方法 |
CN103532676A (zh) * | 2013-10-28 | 2014-01-22 | 天津光电通信技术有限公司 | 通用成帧规程中的64位并行自同步加扰码器和解扰码器 |
CN103532675A (zh) * | 2013-10-28 | 2014-01-22 | 天津光电通信技术有限公司 | 用于传输gfp数据帧的16位并行自同步加扰解扰码器 |
CN104426631A (zh) * | 2013-09-06 | 2015-03-18 | 华为技术有限公司 | 对数据进行处理的方法及装置 |
CN105141558A (zh) * | 2014-05-30 | 2015-12-09 | 华为技术有限公司 | 加扰装置及加扰配置方法 |
CN105530067A (zh) * | 2015-12-08 | 2016-04-27 | 京信通信技术(广州)有限公司 | 一种并行加扰装置及并行加扰方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7996747B2 (en) * | 2006-11-03 | 2011-08-09 | International Business Machines Corporation | Forward error correction encoding for multiple link transmission compatible with 64B/66B scrambling |
-
2018
- 2018-01-22 CN CN201810057318.1A patent/CN108268417B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1617589A (zh) * | 2004-05-19 | 2005-05-18 | 深圳市富来科技有限公司 | 大容量数字视频广播多节目传输流传输系统及其方法 |
CN104426631A (zh) * | 2013-09-06 | 2015-03-18 | 华为技术有限公司 | 对数据进行处理的方法及装置 |
CN103532676A (zh) * | 2013-10-28 | 2014-01-22 | 天津光电通信技术有限公司 | 通用成帧规程中的64位并行自同步加扰码器和解扰码器 |
CN103532675A (zh) * | 2013-10-28 | 2014-01-22 | 天津光电通信技术有限公司 | 用于传输gfp数据帧的16位并行自同步加扰解扰码器 |
CN105141558A (zh) * | 2014-05-30 | 2015-12-09 | 华为技术有限公司 | 加扰装置及加扰配置方法 |
CN105530067A (zh) * | 2015-12-08 | 2016-04-27 | 京信通信技术(广州)有限公司 | 一种并行加扰装置及并行加扰方法 |
Non-Patent Citations (2)
Title |
---|
"EoS系统中GFP封装与解封装的设计";马骞 等;《光通信技术》;20090331(第3期);第31-33页 * |
马骞 等."EoS系统中GFP封装与解封装的设计".《光通信技术》.2009,(第3期), * |
Also Published As
Publication number | Publication date |
---|---|
CN108268417A (zh) | 2018-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8984380B2 (en) | Method and system for operating a communication circuit configurable to support one or more data rates | |
JP3640923B2 (ja) | 移動通信システムにおけるスクランブリングコード生成装置及び方法 | |
CN107408082B (zh) | 传输设备、dp源设备、接收设备以及dp接受设备 | |
US6628621B1 (en) | Multichannel-capable bit error rate test system | |
WO2014145831A1 (en) | Methods and apparatus for scrambling symbols over multi-lane serial interfaces | |
US20080130891A1 (en) | Integrated circuit device interface with parallel scrambler and descrambler | |
CN110620809B (zh) | 用于针对有损协议执行包间间隙修复的系统和方法 | |
CN104022860B (zh) | 通信系统的同步方法 | |
US10587437B2 (en) | Link aggregator with universal packet scrambler apparatus and method | |
US7561625B1 (en) | Method and apparatus for crosstalk reduction | |
US10942886B2 (en) | Data transmission method and data transmission system | |
US7627806B1 (en) | Integrated hard-wired or partly hard-wired CRC generation and/or checking architecture for a physical coding sublayer in a programmable logic device | |
CN108268417B (zh) | 一种数据加、解扰电路及方法 | |
US8135037B2 (en) | Method and apparatus to encode and synchronize a serial interface | |
US9124462B2 (en) | Flexible PRBS architecture for a transceiver | |
US5629983A (en) | Parallel transmission through plurality of optical fibers | |
EP1981190A2 (en) | Optical transmission device, scambling method, and descrambling method | |
JP2018196116A (ja) | 映像インターフェース用高速シリアルリンク | |
US9935707B2 (en) | Methods, systems, and computer readable media for providing traffic generation or forwarding device that compensates for skew between electrical lanes in a manner that allows coherent detection of transmitted data | |
US6970563B1 (en) | System for fast scrambling and descrambling of data | |
US9391769B2 (en) | Serial transmission having a low level EMI | |
CN111934707A (zh) | 数据发射代码和接口 | |
KR20050084560A (ko) | 데이터 처리 장치 및 데이터 수신 처리 장치 | |
WO2014066773A1 (en) | Flexible scrambler/descrambler architecture for a transceiver | |
CN106506118B (zh) | Usxgmii多通道ipg精确补偿的方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |