CN108242423A - 填充通孔的方法和用于执行该方法的装置 - Google Patents

填充通孔的方法和用于执行该方法的装置 Download PDF

Info

Publication number
CN108242423A
CN108242423A CN201711435358.7A CN201711435358A CN108242423A CN 108242423 A CN108242423 A CN 108242423A CN 201711435358 A CN201711435358 A CN 201711435358A CN 108242423 A CN108242423 A CN 108242423A
Authority
CN
China
Prior art keywords
hole
packing material
substrate
top electrode
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711435358.7A
Other languages
English (en)
Other versions
CN108242423B (zh
Inventor
史允基
李梦龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semes Co Ltd
Original Assignee
Semes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170025833A external-priority patent/KR101943729B1/ko
Application filed by Semes Co Ltd filed Critical Semes Co Ltd
Publication of CN108242423A publication Critical patent/CN108242423A/zh
Application granted granted Critical
Publication of CN108242423B publication Critical patent/CN108242423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/12—Electrophoretic coating characterised by the process characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种填充通孔的方法和用于执行该方法的装置。所述方法包括：在形成于基板中的通孔上提供具有流动性的填充材料，形成穿过所述基板的电场以用所述填充材料填充所述通孔，以及固化在所述通孔中的所述填充材料。所述装置包括用于支撑所述基板的台架，用于形成所述电场的上电极和下电极，以及与所述上电极和下电板相连接的电源。

Description

填充通孔的方法和用于执行该方法的装置
技术领域
本发明公开了一种填充通孔的方法和用于执行该方法的装置。更具体地，本发明涉及一种通过使用电场来用填充材料填充形成于基板中的通孔的方法以及用于执行其的装置。
背景技术
通常，半导体器件可以通过重复地执行一系列制造步骤而形成在用作半导体基板的硅晶片上，且如上所述而形成的半导体器件可以通过切割工艺、结合工艺和封装工艺被形成至半导体封装中。
近来，随着半导体器件的集成度已达到物理极限，用于三维堆叠半导体器件的3D封装技术已引起了关注。特别地，已经积极研究和开发了使用穿透硅通孔(TSV)的三维集成电路的商业化技术。TSV工艺技术能够被分成用于在前端工艺之前执行通孔形成和进行填充的先通孔工艺(via-first process)以及用于在前端工艺之后执行通孔形成和进行填充的后通孔工艺(via-last process)。
在先通孔工艺中，可以通过化学气相沉积工艺来用多晶硅填充通孔。然而，由于多晶硅具有相对较高的电阻，因此器件的特征可能会退化。在后通孔工艺中，可以通过电解电镀工艺来用铜填充通孔。然而，难于均匀地形成铜晶种层且因此可能在TSV电极中产生空隙。此外，难于确定电解电镀工艺最佳条件。
发明内容
本发明提供了一种填充通孔的新方法和适于执行该方法的装置，其能够解决如上所述的现有技术的问题。
根据本发明的一个方面，一种填充通孔的方法可以包括：在形成于基板中的通孔上提供具有流动性的填充材料，形成穿过基板的电场以用填充材料填充通孔，以及固化在通孔中的填充材料。
根据本发明的一些示例性实施例，提供填充材料可以包括在通孔上提供膏状焊料并熔化膏状焊料。
根据本发明的一些示例性实施例，填充材料可以包括具有预定粘性的焊膏。
根据本发明的一些示例性实施例，该方法还可以包括加热填充材料以去除溶剂并在将填充材料填充在通孔中之后熔化焊料。
根据本发明的一些示例性实施例，填充材料可以通过丝网印刷工艺、孔版印刷工艺、喷墨印刷工艺或点胶工艺提供。
根据本发明的一些示例性实施例，形成电场可以包括将AC电压施加至分别被设置在基板的上侧和下侧上的上电极和下电极。
根据本发明的一些示例性实施例，上电极和下电极可以被设置成使得在上电极和基板之间的距离等于在基板和下电极之间的距离。
根据本发明的一些示例性实施例，形成电场可以包括将DC电压施加至分别被设置在基板的上侧和下侧上的上电极和下电极，以使得将填充材料移至通孔中。
根据本发明的一些示例性实施例，形成电场还可以包括将AC电压施加至上和下电极，以使得填充材料在通孔中对齐。
根据本发明的另一个方面，一种用于填充通孔的装置可以包括用于支撑其中形成通孔的基板的台架，被设置在台架的上侧上的上电极，被设置在台架的下侧上的下电极，以及与上电极和下电极相连接以形成穿过基板的电场的电源，其中被设置在通孔上且具有流动性的填充材料可以通过电场被填充在通孔中。
根据本发明的一些示例性实施例，台架可以具有环形以支撑基板的边缘部分。
根据本发明的一些示例性实施例，台架可以具有网形，以使得形成通孔的一部分向下暴露。
根据本发明的一些示例性实施例，台架可以由多孔陶瓷材料制成。
根据本发明的一些示例性实施例，装置还可以包括用于熔化填充材料的加热器。
根据本发明的一些示例性实施例，电源可以将AC电压施加至上电极和下电极。
根据本发明的一些示例性实施例，电源可以将DC电压施加至上电极和下电极以使得填充材料被移至通孔中且随后将AC电压施加至上电极和下电极以使得填充材料在通孔中对齐。
根据本发明的一些示例性实施例，在上电极和基板之间的距离可以等于在基板和下电极之间的距离。
上面对本发明的概述不旨在描述本发明的每个所阐明的实施例或每个实施方案。下面的具体实施方式和权利要求更特别地例示了这些实施例。
附图说明
根据以下结合附图的描述，可以更加详细地理解示例性实施例，其中：
图1为示出根据本发明的一个示例性实施例的填充通孔的方法的流程图；
图2为适于执行如在图1中所示的通孔填充方法的装置的示意图；
图3为示出如在图1中所示的通孔填充方法的示意图；
图4为示出根据本发明的另一个示例性实施例的填充通孔的方法的流程图；
图5为示出如在图2中所示的台架的另一个实例的示意图；以及
图6为示出如在图2中所示的台架的另一个实例的示意图。
虽然各种实施例适合于各种修改和替代形式，但其具体细节已通过示例的方式在附图中示出且将更详细地进行描述。然而，应理解的是其意图不是将所要求保护的本发明限制于所述的特定实施例。相反地，其意图是涵盖落在如通过权利要求所限定的主题的精神和范围内的所有修改、等同物和替代物。
具体实施方式
在下文中，参考附图更详细地描述本发明的实施例。然而，本发明不限于下面描述的实施例且以各种其他形式来进行实施。下面的实施例并不是用于完全完成本发明，而是用于将本发明的范围完全传达给本领域的技术人员。
在说明书中，当一个组件被称为在......上或被连接至另一个组件或层时，其能够直接位于另一个组件或层上，被直接连接至其，或还可以存在中间组件或层。与此不同的是，将理解的是当一个组件被称为直接在另一个组件或层上或被直接连接至其时，其表示不存在中间组件。此外，尽管像第一、第二和第三的术语用于在本发明的各种实施例中描述各种区域和层，但区域和层并不限于这些术语。
以下使用的术语仅用于描述具体实施例，而不用于限制本发明。额外地，除非在此另有限定外，包括技术或科学术语的所有术语可以具有与本领域的技术人员通常所理解的相同的意义。
参考理想实施例的示意图来描述本发明的实施例。相应地，可以根据附图的形式来预期制造方法中的变化和/或容许误差。相应地，本发明的实施例不被描述为限于附图中的具体形式或区域且包括形式的偏差。该区域可以完全是示意性的，且其形式可以不描述或描绘在任何给定区域中的准确形式或结构，且不旨在限制本发明的范围。
图1为示出根据本发明的一个示例性实施例的填充通孔的方法的流程图，且图2为适于执行如在图1中所示的通孔填充方法的装置的示意图。
参照图1和2，根据本公开的一个示例性实施例的填充通孔的方法可以用于通过用填充材料20(参考图3)填充形成于基板10中的通孔(via hole)12(参考图3)来形成TSV电极30(参考图3)。通孔12可以通过深度反应离子蚀刻(DRIE)工艺形成且可以用填充材料20，诸如熔化的焊料和焊膏进行填充。特别地，通孔12可以通过背磨工艺向后暴露且因此基板10可以由通孔12穿透，如在图中所示。
根据本发明的一个示例性实施例，用于填充通孔12的装置100可以包括在其中执行通孔填充工艺的工艺室102以及被设置在工艺室102中以支撑其中形成通孔12的基板10的台架110。台架110可以支撑基板10的边缘部分，以使得通孔12向下暴露。
例如，基板10可以是上面形成有半导体集成电路的半导体裸片，且台架110可以具有矩形环形以支撑半导体裸片的边缘部分。在这种情况下，半导体裸片可以在通过切割工艺从晶片进行个体化之后被转送至工艺室102中。
此外，基板10可以是上面形成有半导体裸片的晶片。在这种情况下，台架110可以具有圆环形以支撑晶片的边缘部分或具有开口的板形以使得晶片的下表面向下暴露。
填充材料20可以被设置在通孔12上。例如，包括导电材料，诸如铜(Cu)、锡(Sn)、银(Ag)等的膏状焊料可以通过丝网印刷工艺或孔版印刷工艺被设置在通孔12上。被设置在通孔12上的膏状焊料可以通过回流工艺熔化。
被设置在通孔12上的膏状焊料可以通过被设置在工艺室102中的加热器120进行熔化。例如，用于熔化膏状焊料的红外线加热器120可以被设置在工艺室102中。
替代地，具有预定粘性以便在室温下可流动的焊膏可以被设置在通孔12上。焊膏可以通过丝网印刷工艺、孔版印刷工艺、喷墨印刷工艺或点胶工艺被设置在通孔12上且可以包括导电材料，诸如铜(Cu)、锡(Sn)、银(Ag)等。例如，可以使用水溶性焊膏。然而，焊膏不限于水溶性的，也可以使用水不溶性的，例如无机、有机或松香基的焊膏。
尽管在图中未示出，但是装置100可以包括丝网印刷模块、孔版印刷模块、喷墨印刷模块或点胶模块以将填充材料20提供至基板10上。特别地，在将填充材料20提供至基板10上之后，可以将基板10转送到工艺室102中。
可以通过电场将被设置在通孔12上的填充材料引入至通孔12中。例如，用于形成电场135(参考图3)的上电极130和下电极140可以被分别设置在基板10的上和下侧上。填充材料20可以通过在上电极130和下电极140之间的电场135产生的电动势被移动至通孔12中。
根据本发明的一个示例性实施例，交流(AC)电压可以被施加至上电极130和下电极140，且因此电动势可以沿竖直方向被交替地施加至填充材料20。即，填充材料20可以通过电动势在竖直方向上振动，且由于在通孔12中产生的电动势和毛细现象可以通过振动被移动至通孔12中。
替代地，可以将直流(DC)电压施加到上电极130和下电极140，以使得将填充材料20移动至通孔12中。接着，可以将AC电压施加到上电极130和下电极140，以使得填充材料20在通孔12中对齐。
特别地，上电极130和下电极140可以被设置成使得在上电极130和基板10之间的距离等于在基板10和下电极140之间的距离。结果，每种填充材料20可以通过在上电极130和下电极140之间产生的交变电动势与每个通孔12的中心相对齐。
装置100可以包括与上电极130和下电极140相连接以将DC电压和AC电压施加到上和下电极130和140的电源150以及用于控制电源150的操作的控制器(未示出)。
图3为示出如在图1中所示的通孔填充方法的示意图。
参考图1至3，在步骤S100中，可以在形成于基板10中的通孔12上设有导电填充材料20。在步骤S110中，填充材料20可以通过回流工艺进行熔化，以使得填充材料20具有流动性。例如，膏状焊料可以通过丝网印刷工艺或孔版印刷工艺被设置在通孔12上且随后可以通过被设置在工艺室102中的加热器120进行熔化。
在步骤S120中，可以通过基板10形成电场，以使得用熔化的填充材料20来填充通孔12。例如，可以将AC电压分别施加到被设置在基板10的上侧和下侧上的上电极130和下电极140，且因此可以沿竖直方向将电动势交替地施加至熔化的填充材料20。熔化的填充材料20可以通过交变电动势和毛细作用被移动至通孔12中。
替代地，可以将直流(DC)电压施加到上电极130和下电极140，以使得将熔化的填充材料20移动至通孔12中。接着，可以将AC电压施加到上电极130和下电极140，以使得熔化的填充材料20在通孔12中对齐。在这种情况下，AC电压的频率可以从几赫兹逐渐增加至几千赫，以使得熔化的填充材料20在通孔12中对齐。
同时，DC电压和AC电压可以通过电源150被施加至上电极130和下电极140，且电源150的操作可以通过控制器(未示出)进行控制。
在步骤S130中，在将熔化的填充材料20填充到通孔12中之后，熔化的填充材料20可以按自然冷却的方式进行固化，以使得可以在通孔12中形成TSV电极30。
图4为示出根据本发明的另一个示例性实施例的填充通孔的方法的流程图。
参考图4，在步骤S200中，可以在形成于基板10中的通孔12上设有具有流动性的填充材料20。例如，可以通过丝网印刷工艺、孔版印刷工艺、喷墨印刷工艺或点胶工艺在通孔12上设有在室温下具有预定粘性的焊膏。
在步骤S210中，可以通过基板10形成电场，以使得用填充材料20来填充通孔12。例如，可以将AC电压施加到上电极130和下电极140，且填充材料20可以因此被移动至通孔12中。替代地，可以将DC电压施加到上电极130和下电极140，且随后可以将AC电压施加至上电极130和下电极140。
在步骤S220中，可以执行回流工艺以熔化填充材料20。例如，填充材料20可以通过被设置在工艺室102中的加热器120被加热至回流温度，以使得去除在填充材料20中的溶剂并熔化在填充材料20中的焊料。
在步骤S230中，在通孔12中的熔化的填充材料20可以按自然冷却的方式进行固化，以使得可以在通孔12中形成TSV电极30。
图5为示出如在图2中所示的台架的另一个实例的示意图。
参考图5，台架112可以被设置在工艺室102中以便支撑基板10。例如，台架112可以具有网形，以使得形成通孔12的部分向下暴露。结果，通孔12内部的空气可以通过台架112被向下排放，而通孔12则用填充材料20进行填充。
图6为示出如在图2中所示的台架的另一个实例的示意图。
参考图6，由多孔陶瓷材料制成的台架114可以被设置在工艺室102中。
根据如上所述本发明的示例性实施例，具有流动性的填充材料20可以被设置在基板10的通孔12上，且随后可以由通过基板10形成的电场在通孔12中进行填充。例如，可以将AC电压分别施加至被设置在基板10的上侧和下侧上的上电极130和下电极140。因此，电动势可以沿竖直方向被交替地施加至填充材料20，且填充材料20可以通过交变电动势在通孔12中进行填充。
特别地，由于由交变电动势引起的竖直振动，可以防止在通孔12中产生空隙。结果，通过使用通孔填充方法形成于通孔12中的TSV电极30可以具有相对较低的电阻和改进的导电性。
此外，设于通孔12上的填充材料20的量可以进行适当的调整，以使得在基板10的前表面和后表面上不留下残余物。因此，在形成TSV电极30之后，不需要从基板10去除残余物，从而减少形成TSV电极30所需的成本和时间。
尽管已参考具体实施例描述了用于填充通孔的方法和装置，但其不限于此。因此，本领域的技术人员将容易理解的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，能够对其进行各种修改和变化。

Claims (17)

1.一种填充通孔的方法，所述方法包括：
在形成于基板中的通孔上提供具有流动性的填充材料；
形成穿过所述基板的电场以用所述填充材料填充所述通孔；以及
固化在所述通孔中的所述填充材料。
2.根据权利要求1所述的方法，其中所述提供所述填充材料包括：
在所述通孔上提供膏状焊料；以及
熔化所述膏状焊料。
3.根据权利要求1所述的方法，其中所述填充材料包括具有预定粘性的焊膏。
4.根据权利要求3所述的方法，其还包括加热所述填充材料以去除溶剂并在将所述填充材料填充在所述通孔中之后熔化焊料。
5.根据权利要求1所述的方法，其中所述填充材料是通过丝网印刷工艺、孔版印刷工艺、喷墨印刷工艺或点胶工艺来提供的。
6.根据权利要求1所述的方法，其中所述形成所述电场包括：
将AC电压施加至被分别设置在所述基板的上侧和下侧上的上电极和下电极。
7.根据权利要求6所述的方法，其中所述上电极和下电极被设置成使得在所述上电极和所述基板之间的距离等于在所述基板和所述下电极之间的距离。
8.根据权利要求1所述的方法，其中所述形成所述电场包括：
将DC电压施加至被分别设置在所述基板的上侧和下侧上的上电极和下电极，以使得将所述填充材料移至所述通孔中。
9.根据权利要求8所述的方法，其中所述形成所述电场还包括：
将AC电压施加至所述上电极和下电极，以使得所述填充材料在所述通孔中对齐。
10.一种用于填充通孔的装置，所述装置包括：
用于支撑其中形成通孔的基板的台架；
被设置在所述台架的上侧上的上电极；
被设置在所述台架的下侧上的下电极；以及
与所述上电极和下电极相连接以形成穿过所述基板的电场的电源，
其中被设置在所述通孔上且具有流动性的填充材料通过所述电场被填充在所述通孔中。
11.根据权利要求10所述的装置，其中所述台架具有环形以支撑所述基板的边缘部分。
12.根据权利要求10所述的装置，其中所述台架具有网形，以使得形成所述通孔的一部分向下暴露。
13.根据权利要求10所述的装置，其中所述台架由多孔陶瓷材料制成。
14.根据权利要求10所述的装置，其还包括用于熔化所述填充材料的加热器。
15.根据权利要求10所述的装置，其中所述电源将AC电压施加至所述上电极和下电极。
16.根据权利要求10所述的装置，其中所述电源将DC电压施加至所述上电极和下电极以使得填充材料被移至所述通孔中且随后将AC电压施加至所述上电极和下电极以使得所述填充材料在所述通孔中对齐。
17.根据权利要求10所述的装置，其中在所述上电极和所述基板之间的距离等于在所述基板和所述下电极之间的距离。
CN201711435358.7A 2016-12-27 2017-12-26 填充通孔的方法和用于执行该方法的装置 Active CN108242423B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20160180171 2016-12-27
KR10-2016-0180171 2016-12-27
KR1020170025833A KR101943729B1 (ko) 2016-12-27 2017-02-28 비아홀 충진 방법 및 장치
KR10-2017-0025833 2017-02-28

Publications (2)

Publication Number Publication Date
CN108242423A true CN108242423A (zh) 2018-07-03
CN108242423B CN108242423B (zh) 2021-11-30

Family

ID=62625833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711435358.7A Active CN108242423B (zh) 2016-12-27 2017-12-26 填充通孔的方法和用于执行该方法的装置

Country Status (2)

Country Link
US (1) US10777458B2 (zh)
CN (1) CN108242423B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449010A (zh) * 2002-03-29 2003-10-15 株式会社东芝 半导体测试装置、半导体器件测试用接触基板、半导体器件的测试方法、半导体器件及其制造方法
CN103337300A (zh) * 2013-05-07 2013-10-02 西安交通大学 一种利用外电场驱动填充的透明薄膜镶嵌电路制造方法
KR20150006213A (ko) * 2013-07-08 2015-01-16 성균관대학교산학협력단 관통홀을 포함한 기판, 이의 생성 방법 및 이러한 관통홀을 전극 물질로 충진하는 방법
US20150322589A1 (en) * 2012-06-29 2015-11-12 Northeastern University Three-Dimensional Crystalline, Homogenous, and Hybrid Nanostructures Fabricated by Electric Field Directed Assembly of Nanoelements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229702B1 (en) * 1999-06-02 2001-05-08 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US9159606B1 (en) * 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
KR101943729B1 (ko) * 2016-12-27 2019-01-30 세메스 주식회사 비아홀 충진 방법 및 장치
CN109327975A (zh) * 2017-07-31 2019-02-12 奥特斯奥地利科技与系统技术有限公司 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449010A (zh) * 2002-03-29 2003-10-15 株式会社东芝 半导体测试装置、半导体器件测试用接触基板、半导体器件的测试方法、半导体器件及其制造方法
US20150322589A1 (en) * 2012-06-29 2015-11-12 Northeastern University Three-Dimensional Crystalline, Homogenous, and Hybrid Nanostructures Fabricated by Electric Field Directed Assembly of Nanoelements
CN103337300A (zh) * 2013-05-07 2013-10-02 西安交通大学 一种利用外电场驱动填充的透明薄膜镶嵌电路制造方法
KR20150006213A (ko) * 2013-07-08 2015-01-16 성균관대학교산학협력단 관통홀을 포함한 기판, 이의 생성 방법 및 이러한 관통홀을 전극 물질로 충진하는 방법

Also Published As

Publication number Publication date
US10777458B2 (en) 2020-09-15
CN108242423B (zh) 2021-11-30
US20180182669A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
US8597979B1 (en) Panel-level package fabrication of 3D active semiconductor and passive circuit components
US7531387B1 (en) Flip chip mounting method and bump forming method
US9793198B2 (en) Conductive connections, structures with such connections, and methods of manufacture
EP1865550A1 (en) Flip chip mounting method and method for connecting substrates
TWI431169B (zh) 沉積合金組成物的方法和系統
TW201246415A (en) Through silicon via dies and packages
TWI636721B (zh) Manufacturing method of electronic component and manufacturing device of electronic component
TW201324710A (zh) 利用具有高溫度核心之銲球於半導體封裝中之銲塊接合
EP1996002B1 (en) Bump forming method and bump forming apparatus
Sharma Design of 3D integrated circuits and systems
US20160148840A1 (en) Through silicon vias and thermocompression bonding using inkjet-printed nanoparticles
TW200414853A (en) Solder supply method , solder bump using said method, formation method and device for said solder-coating film
TW202038344A (zh) 封裝結構與其形成方法
CN108242423A (zh) 填充通孔的方法和用于执行该方法的装置
CN117790461A (zh) 制造电子装置的方法
CN106233458A (zh) 包括作为封装层中的通孔的导线的集成器件
KR101943729B1 (ko) 비아홀 충진 방법 및 장치
CN104900547B (zh) 多元合金成分的微凸点制备工艺
JP5522377B2 (ja) 貫通電極の形成方法、及び半導体基板
US9216469B2 (en) Indirect printing bumping method for solder ball deposition
CN106409813A (zh) 多元件封装体及其制备方法
CN105671473A (zh) 一种填充垂直通孔的方法及装置
TWI239572B (en) Stencil and method for depositing material onto a substrate
US20110018111A1 (en) Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
JP4276550B2 (ja) はんだ供給方法並びにこれを用いたはんだバンプの形成方法及び装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant