CN108197409B - 基于链置换的立方根双轨逻辑电路及生化电路实现方法 - Google Patents

基于链置换的立方根双轨逻辑电路及生化电路实现方法 Download PDF

Info

Publication number
CN108197409B
CN108197409B CN201810089286.3A CN201810089286A CN108197409B CN 108197409 B CN108197409 B CN 108197409B CN 201810089286 A CN201810089286 A CN 201810089286A CN 108197409 B CN108197409 B CN 108197409B
Authority
CN
China
Prior art keywords
door
input
output
amplification
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810089286.3A
Other languages
English (en)
Other versions
CN108197409A (zh
Inventor
王延峰
孙军伟
王英聪
黄春
王盼如
方洁
崔光照
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou University of Light Industry
Original Assignee
Zhengzhou University of Light Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou University of Light Industry filed Critical Zhengzhou University of Light Industry
Priority to CN201810089286.3A priority Critical patent/CN108197409B/zh
Publication of CN108197409A publication Critical patent/CN108197409A/zh
Application granted granted Critical
Publication of CN108197409B publication Critical patent/CN108197409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16B—BIOINFORMATICS, i.e. INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR GENETIC OR PROTEIN-RELATED DATA PROCESSING IN COMPUTATIONAL MOLECULAR BIOLOGY
    • G16B5/00—ICT specially adapted for modelling or simulations in systems biology, e.g. gene-regulatory networks, protein interaction networks or metabolic networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physiology (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Biotechnology (AREA)
  • Evolutionary Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)

Abstract

本发明提出了一种基于链置换的立方根双轨逻辑电路及生化电路实现方法，基于数字电路理论，构建了五输入的立方根操作运算系统的数字逻辑电路，其次，运用双轨逻辑思想将五输入逻辑电路转化成十输入立方根双轨逻辑电路，然后，基于DNA链置换的反应机制，将双轨逻辑电路转化成由DNA链组成的跷跷板生化逻辑电路，最后通过Visual DSD仿真软件验证其输出结果。仿真结果显示，本发明的五输入立方根双轨逻辑电路设计是有效的，且具有较高的准确性以及灵敏度。本发明对于将来大规模的智能化运算操作系统的设计提供了的理论基础，提高生物计算机逻辑电路的可靠性，促进了生物计算机的发展。

Description

基于链置换的立方根双轨逻辑电路及生化电路实现方法
技术领域
本发明涉及逻辑电路的技术领域，尤其涉及一种基于链置换的立方根双轨逻辑电路及生化电路实现方法。
背景技术
在当前快速发展的计算机时代，随着电子技术的发展，传统的集成电路的发展越来越受到技术容许的限制，超大规模的集成电路的研究面临着诸多挑战，如：散热、功耗、成本、工艺偏差和更严格的设计规律等一系列挑战，这些限制挑战迫使人们去寻找新的计算模式，人们开始致力于研究纳米级计算机。立方根运算是一种基础的数学运算方式，可以与其它运算方式相结合去解决更复杂的数学问题，对立方根逻辑电路的研究具有相当的实用性价值。由于Watson-Crick碱基互补配对原理的可编程性和特异性，使DNA成为构建具有多样功能和复杂性的纳米级设备的主要材料，设计和操纵合成DNA分子的新技术使得构建越来越复杂的生物设备成为可能。DNA计算是包含计算机科学和分子生物学的新领域，包括多种生物分子技术，如：自组装技术、DNA链置换反应和探针机等。DNA链置换技术由于其本身具有的一系列自发性、灵敏性以及准确性的特点，被广泛地应用到逻辑电路、纳米医学、分子器件、纳米网络等等领域。近年来，生物计算机已被许多来自不同领域的科学家广泛关注，而且分子逻辑电路又是生物计算机的重要组成部分。因此，逻辑电路的构建在生物计算机中起着重要的作用。
DNA链置换级联反应实现了相邻模块之间的动态连接，使得研究人员构建大规模、复杂的逻辑电路成为可能。此外，DNA链置换技术凭借高容量信息积累、高性能并行计算、编程以及仿真的优势，已经在分子计算、纳米机器、诊断和疾病治疗领域得到了深入的研究。DNA链置换技术在解决一些数学问题、管理纳米机器等方面发挥着巨大的作用，如：时间延迟电路、可编程的纳米级载货设备等。另外，基于DNA链置换的生物化学逻辑电路的构建对设计程序的掌握也具有重要的研究意义。基于DNA链置换技术的策略，一方面可以深入理解、探索生物分子系统的信息处理机制，另一方面，将有可能在生物分子系统与解决问题、处理信息之间建造桥梁，开启通往生物底层空间的接口。而且DNA链置换技术在智能刺激响应材料、纳米电子电路和器件、生物传感器和纳米医学等领域具有很大的应用前景。
发明内容
为了推进生物计算机的发展，本发明提出一种基于链置换的立方根双轨逻辑电路及跷跷板生化电路实现方法，先设计出立方根数字逻辑电路，然后利用双轨的逻辑思想将立方根数字逻辑电路转化成立方根双轨逻辑电路，最后将双轨逻辑电路转化为生化逻辑电路，并用Visual DSD仿真软件分析了立方根双轨逻辑电路的正确性，本发明具有很高的灵敏度和可靠性。
为了达到上述目的，本发明的技术方案是这样实现的：一种基于链置换的立方根双轨逻辑电路，包括五个输入链X5X4X3X2X1、放大门、集成门、第一DNA阈值门、第二DNA阈值门、第三DNA阈值门和两个输出链Y2Y1，每个输入链都具有两种状态，表示逻辑“开”的状态为X5 1、X4 1、X3 1、X2 1和X1 1，表示逻辑“关”的状态为X5 0、X4 0、X3 0、X2 0、X1 0；每个输出链都具有两种状态，表示逻辑“开”的状态为Y2 1和Y1 1，表示逻辑“关”的状态为Y2 0和Y1 0；所述放大门中设有阈值并有多个输出信号，输入信号的总浓度大于阈值浓度时，获得输出浓度信号1n mol/L，否则输出浓度信号为0n mol/L，放大门包括具有一个输入二个输出的第一放大门、一个输入三个输出的第二放大门和一个输入四个输出的第三放大门；所述集成门包括二个输入一个输出的二输入集成门与三个输入和一个输出的三输入集成门；所述第一DNA阈值门的阈值浓度小于1n mol/L，第二DNA阈值门和第三DNA阈值门的阈值浓度大于1n mol/L；所述输入链X5X4X3X2X1的状态X5 1、X4 1、X3 1、X2 1、X1 1和X5 0、X4 0、X3 0、X2 0、X1 0作为输入信号分别与放大门相连接，放大门的输出端分别通过DNA信号与不同的集成门相连接，不同的集成门分别通过第一DNA阈值门、第二DNA阈值门或第三DNA阈值门与不同的二输入集成门或三输入集成门相连接，与三输入集成门连接的第一DNA阈值门通过二输入集成门、第一DNA阈值门与二输入集成门相连接，与三输入集成门连接的第三DNA阈值门通过二输入集成门、第二DNA阈值门与二输入集成门相连接，两个二输入集成门通过第一DNA阈值门分别得到输出信号Y1 0和Y2 0，两个二输入集成门通过第二DNA阈值门分别得到输出信号Y1 1和Y2 1。
所述放大门包括具有一个输入二个输出的第一放大门、一个输入三个输出的第二放大门和一个输入四个输出的第三放大门；所述第二DNA阈值门的阈值浓度大于1n mol/L小于2nmol/L，第三DNA阈值门的阈值浓度大于2n mol/L小于3n mol/L。
输入信号X1 0与第二放大门Ⅰ相连接，输入信号X1 1与第二放大门Ⅱ相连接，输入信号X2 0与第三放大门Ⅲ相连接，输入信号X2 1与第三放大门Ⅳ相连接，输入信号X3 0与第一放大门Ⅴ相连接，输入信号X3 1与第一放大门Ⅵ相连接，输入信号X4 0与第二放大门Ⅶ相连接，输入信号X4 1与第二放大门Ⅷ相连接，输入信号X5 0与第三放大门Ⅸ相连接，输入信号X5 1与第三放大门Ⅹ相连接；第二放大门Ⅰ的第一输出端和第三放大门Ⅵ的第一输出端均与二输入集成门Ⅰ相连接，第二放大门Ⅱ的第一输出端和第一放大门Ⅴ的第一输出端均与二输入集成门Ⅱ相连接，第三放大门Ⅲ的第一输出端、第二放大门Ⅶ的第一输出端和第三放大门Ⅸ的第一输出端均与三输入集成门Ⅲ相连接，第三放大门Ⅳ的第一输出端、第二放大门Ⅷ的第一输出端和第三放大门Ⅹ的第一输出端均与三输入集成门Ⅳ相连接，第三放大门Ⅳ的第二输出端、第二放大门Ⅷ的第二输出端和第三放大门Ⅹ的第二输出端均与三输入集成门Ⅴ相连接，第三放大门Ⅲ的第二输出端、第二放大门Ⅶ的第二输出端和第三放大门Ⅸ的第二输出端均与三输入集成门Ⅵ相连接，第一放大门Ⅵ的第二输出端和第二放大门Ⅶ的第三输出端均与二输入集成门Ⅶ相连接，第一放大门Ⅴ的第二输出端和第二放大门Ⅷ的第三输出端均与二输入集成门Ⅷ相连接，第三放大门Ⅹ的第三输出端、第三放大门Ⅳ的第三输出端和第二放大门Ⅱ的第二输出端均与三输入集成门Ⅸ相连接，第三放大门Ⅸ的第三输出端、第三放大门Ⅲ的第三输出端和第三放大门Ⅰ的第二输出端均与三输入集成门Ⅹ相连接，第三放大门Ⅸ的第四输出端、第三放大门Ⅲ的第四输出端和第二放大门Ⅰ的第三输出端均与三输入集成门Ⅺ相连接，第三放大门Ⅳ的第四输出端、第二放大门Ⅱ的第三输出端和第三放大门Ⅹ的第四输出端均与三输入集成门Ⅻ相连接；所述三输入集成门Ⅳ与三输入集成门Ⅵ均通过第三DNA阈值门与二输入集合门ⅩⅢ相连接，三输入集成门Ⅲ与三输入集成门Ⅴ均通过第一DNA阈值门与二输入集合门ⅩⅣ相连接，三输入集成门Ⅹ与三输入集成门Ⅻ均通过第三DNA阈值门与二输入集合门ⅩⅤ相连接，三输入集成门Ⅸ与三输入集成门Ⅺ均通过第一DNA阈值门与二输入集合门ⅩⅥ相连接；二输入集成门Ⅰ通过第一DNA阈值门和二输入集成门ⅩⅣ通过第二DNA阈值门均与二输入集成门ⅩⅦ相连接，二输入集成门Ⅱ通过第二DNA阈值门和二输入集成门ⅩⅢ通过第一DNA阈值门均与二输入集成门ⅩⅧ相连接，二输入集成门Ⅶ通过第一DNA阈值门和二输入集成门ⅩⅥ通过第二DNA阈值门均与二输入集成门ⅩⅨ相连接，二输入集成门Ⅷ通过第二DNA阈值门和二输入集成门ⅩⅤ通过第一DNA阈值门均与二输入集成门ⅩⅩ相连接，二输入集成门ⅩⅦ与一个第一DNA阈值门相连接，从而获得输出信号Y1 0；二输入集成门ⅩⅧ与一个第二DNA阈值门相连接，从而获得输出信号Y1 1；二输入集成门ⅩⅨ与一个第一DNA阈值门相连接，从而获得输出信号Y2 0；二输入集成门ⅩⅩ与第二DNA阈值门相连接，从而获得输出信号Y2 1。
所述输出信号Y2 1、Y2 0、Y1 1和Y1 0的输出端均设有一个报告门链，报告门链为半圆形结构，半圆形内设有表示相对浓度的数字，报告门链通过其所携带的荧光团的强度和浓度来显示输出链的浓度。
所述放大门中燃料的初始浓度为输出信号绑定浓度的两倍，放大门的阈值浓度设定为0.2n mol/L，一个输入二个输出的第一放大门、一个输入三个输出的第二放大门和一个输入四个输出的第三放大门的燃料浓度分别设定为4n mol/L、6n mol/L和8n mol/L；所述第一DNA阈值门的阈值浓度为0.6n mol/L，第二DNA阈值门的阈值浓度为1.2n mol/L，第三DNA阈值门的阈值浓度为2.4n mol/L。
其跷跷板生化电路的实现方法的步骤为：
步骤一：DNA链置换反应在没有酶或转录机制的常温下实现，将输入链的末端结构域与部分信号链反应，并进行分支迁移，直至双链中的单链被入侵的单链信号取代，最终形成新的单链输出信号；
步骤二：利用DNA链置换的反应机制构建有五个输入信号、输出信号为Y1和Y2的数字逻辑电路实现立方根的功能，数字逻辑电路中的逻辑运算状态分别用二进制数值0和1表示；
步骤三：每个的输入信号都转换成两个状态相反的输入信号X5 1、X4 1、X3 1、X2 1、X1 1和X5 0、X4 0、X3 0、X2 0、X1 0，输出信号Y1和Y2的输出运算结果分别为Y1 1、Y1 0和Y2 1、Y2 0，运用双轨逻辑思想设计基于DNA链置换的立方根双轨逻辑电路，实现四个不同的二进制数相对应的十进制数进行立方根逻辑运算；
步骤四：采用跷跷板电路作为分子逻辑电路单元的基本组成部分，基于DNA链置换反应将立方根双轨逻辑电路中的逻辑门转化为不同的均有输入信号链、输出信号链、阈值链和燃料链的跷跷板逻辑门，跷跷板逻辑门包括不同阈值浓度的DNA阈值门实现不同的逻辑运算，得到跷跷板逻辑电路；
步骤五：将输入信号X5 1、X4 1、X3 1、X2 1、X1 1、X5 0、X4 0、X3 0、X2 0和X1 0分别作为不同的放大门的输入链，在跷跷板逻辑门前增加相匹配的集成门，将跷跷板逻辑电路转化为跷跷板生化逻辑电路。
所述步骤一中如果双链中产生新的结构域，则发生与反应相似的反应，并将达到动态平衡；如果没有产生新的目标域，则反应结束。
所述的数字逻辑电路是由五个非门、八个与门和两个或门组成的，五个输入信号分别为X1、X2、X3、X4和X5，两个输出信号分别为Y1和Y2；首先，输入信号X1、X2、X3、X4和X5分别与五个非门相连接进行非逻辑运算，其逻辑运算结果用R1、R2、R3、R4和R5表示；然后，输入信号X1与运算结果R2进行与运算得到运算结果Q1，输入信号X2、X4与X5进行与运算得到运算结果Q2，运算结果R1、R4与R5进行与运算，得到运算结果Q3；运算结果R2与输入信号X4进行与运算得到运算结果Q4；运算结果R1、R3与R5进行与运算得到运算结果Q5，输入信号X5、X2与X1进行与运算得到运算结果Q6；然后，运算结果Q2与Q3进行或运算得到运算结果M1表示，运算结果Q5与Q6进行或运算得到运算结果M2；接着，运算结果Q1与M1进行或运算得到运算结果N1，得到最终的逻辑运算输出结果Y1，即Y1＝N1＝{Q1∧M1}；运算结果Q4与M2进行或运算得到运算结果N2，得到最终的逻辑运算输出结果Y2，即Y2＝N2＝{Q4∧M2}。
所述输入信号X1、X2、X3、X4和X5分别是权重由低到高对应的二进制数输入、表示为十进制数字；输出信号Y1和Y2分别是权重由低到高的二进制数输出、表示为十进制数字，用于判断立方根双轨逻辑电路的运算输出结果是否正确。
所述立方根双轨逻辑电路包括十个逻辑与门和十个逻辑或门，输入信号包括X1 0、X1 1、X2 0、X2 1、X3 0、X3 1、X4 0、X4 1、X5 0和X5 1，输出信号为Y1 0、Y1 1和Y2 0、Y2 1；输入信号X1 0和X3 1与逻辑与门K1相连接，得到运算结果Q1；输入信号X1 1和X3 0与逻辑或门K2相连接，得到运算结果Q2；输入信号X2 0、X4 0和X5 0与逻辑或门K3相连接，得到运算结果Q3；输入信号X2 1、X4 1和X5 1与逻辑与门K4相连接，得到运算结果Q4；输入信号X2 1、X4 1和X5 1与逻辑或门K5相连接，得到运算结果Q5；输入信号X2 0、X4 0和X5 0与逻辑与门K6相连接，得到运算结果Q6；输入信号X3 1和X4 0与逻辑或门K7相连接，得到运算结果Q7；输入信号X3 0和X4 1与逻辑与门K8相连接，得到运算结果Q8；输入信号X5 1、X2 1和X1 1与逻辑或门K9相连接，得到运算结果Q9；输入信号X5 0、X2 0和X1 0与逻辑与门K10相连接，得到运算结果Q10；输入信号X5 0、X2 0和X1 0与逻辑或门K11相连接，得到运算结果Q11，输入信号X5 1、X2 1和X1 1与逻辑与门K12相连接，得到运算结果Q12；然后，运算结果Q4与Q6与逻辑或门K13相连接，得到运算结果Q13；运算结果Q3与Q5与逻辑与门K14相连接，得到运算结果Q14；运算结果Q10与Q12与逻辑或门K15相连接，得到运算结果Q15；运算结果Q9与Q11与逻辑与门K16相连接，得到运算结果Q16；接着，运算结果Q1与Q14与逻辑门或K17相连接，得到运算输出结果Q17，即得到最终的逻辑输出结果Y1 0，运算结果Q2与Q13与逻辑与门K18相连接，得到运算输出结果Q18，即得到最终的逻辑输出结果Y1 1，运算结果Q7与Q16与逻辑或门K19相连接，得到运算输出结果为Q19，即得到最终的逻辑输出结果Y2 0，运算结果Q8与Q15与逻辑与门K20相连接，得到运算输出结果为Q20，即得到最终的逻辑输出结果Y2 1。
本发明的有益效果：基于DNA链置换首先构建了五种输入信号的立方根运算操作的数字逻辑电路，利用双轨逻辑思想将五种输入信号的立方根运算操作的数字逻辑电路转化为双轨逻辑电路，通过双轨逻辑电路再转化成跷跷板生化逻辑电路，最后使用VisualDSD仿真软件验证其输出结果，并根据仿真结果分析判断立方根双轨逻辑电路的运算输出结果是否正确。仿真结果显示，本发明所构建的基于DNA链置换用双轨逻辑电路实现立方根双轨逻辑电路是有效的，且具有很高的准确灵敏度和可靠性。本发明对于将来设计更复杂大规模逻辑电路运算操作提供了基本的理论基础，提高生物计算机逻辑电路的可靠性，促进了生物计算机的发展。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为五输入立方根数字逻辑电路。
图2为五输入立方根数字双轨逻辑电路。
图3为跷跷板逻辑门转化的抽象图。
图4为立方根跷跷板生化逻辑电路。
图5为Visual DSD Software输出结果仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种基于链置换的立方根双轨逻辑电路及跷跷板生化电路的实现方法的步骤为：
步骤一：DNA链置换反应是在没有酶或转录机制的常温下实现的，将输入链的末端结构域与部分双链信号链反应，并进行分支迁移，直至双链中的单链被入侵的单链信号取代，最终形成新的单链输出链。
DNA自组装技术在生物工程逻辑电路中的应用越来越广泛，而DNA链置换技术源自DNA自组装技术，由于基本双螺旋结构互补配对规则，多条DNA单链自发有序的进行多维组装。基于DNA链置换的反应机制，我们设计了一种新的逻辑电路，五输入立方根逻辑电路，对应DNA链置换的输入输出逻辑关系，将五种输入信号作为输入端，用输出端来表示逻辑运算的结果。这种基于DNA链置换反应机制的电路的设计思想被应用于具体的逻辑电路设计中，其具有的准确性和高度灵敏性具有很好的应用价值，能够解决较为复杂的数学问题。
步骤二：利用基本的DNA链置换的反应机制所构建的五种输入信号的立方根双轨逻辑电路输出信号为Y2Y1的数字逻辑电路，数字逻辑电路中的逻辑运算状态分别用二进制数值0和1表示。
在数字逻辑电路中，逻辑运算状态分别用0和1表示。如果两个输入状态的值都为0，逻辑或门的值为0，否则为1。如果两个输入状态的值都为1，则逻辑与门的值为1，否则为0。通过使用五种输入的立方根操作运算的双轨逻辑电路来计算四个不同的二进制数，即十进制数的0、1、2、3。输入信号不同，输出信号也不相同。X1、X2、X3、X4和X5分别是权重由低到高对应的二进制数输入，可以表示为十进制数字，输出信号Y1和Y2分别是权重由低到高的二进制数输出，可以表示为十进制数字，用于判断立方根双轨逻辑电路的运算输出结果是否正确。
如图1所示，数字逻辑电路包括五个非逻辑门，四个具有二输入的与逻辑门，四个三输入信号的与逻辑门和二个二输入的或逻辑门，五个输入信号分别为：X1、X2、X3、X4和X5，二个输出信号分别为：Y1和Y2；首先，输入信号分别为X1、X2、X3、X4和X5分别进行非逻辑运算，其逻辑预算结果用R3、R1、R2、R4和R5表示；然后，输入X1与R2进行与运算，运算结果用Q1表示，输入X2、X4与X5进行与运算，运算结果用Q2表示，R1、R4与R5进行与运算，运算结果用Q3表示，R2与输入X4进行与运算，运算结果用Q4表示，R1、R3与R5进行与运算，运算结果用Q5表示，输入X5、X2与X1进行与运算，运算结果用Q6表示；然后，Q2与Q3进行或运算，运算结果用M1表示，Q5与Q6进行或运算，运算结果用M2表示；接着Q1与M1进行或运算，运算结果用N1表示，得到最终的逻辑运算输出结果Y1，即Y1＝{Q1and M1}，Q4与M2进行或运算，运算结果用N2表示，得到最终的逻辑运算输出结果Y2，即Y2＝{Q4and M2}。
步骤三：每个的输入信号都转换成两个状态相反的输入信号X5 1、X4 1、X3 1、X2 1、X1 1和X5 0、X4 0、X3 0、X2 0、X1 0，输出信号Y1和Y2的输出运算结果分别为Y1 1、Y1 0和Y2 1、Y2 0，运用双轨逻辑思想设计基于DNA链置换的立方根双轨逻辑电路，实现了四个不同的二进制数相对应的十进制数进行立方根逻辑运算。
在基于DNA链置换的五种输入信号输入的立方根操作运算的双轨逻辑电路中，使用双轨方法设计了DNA链置换的五种输入信号输入的立方根操作运算的双轨逻辑电路设计及实现的三层逻辑电路。双轨逻辑算法的采用能够避免错误的输出信号，在输入信号不完全存在的情况下可以获得确定的运算结果。结合数字逻辑电路图构建了立方根双轨逻辑电路，如图2所示。在双轨逻辑电路中，为了确保所有情况的输入信号都能被识别，每个原始输入信号都被转换成两个输入信号，其中每一个均可以表示为逻辑“开”或“关”的状态。如果输入X1参与反应，则X1 0和X1 1的状态在双轨逻辑电路中分别显示为逻辑“开”和逻辑“关”。另外，在数字逻辑电路中的与门和或门的逻辑功能在双轨逻辑电路中都通过一对或逻辑门和与逻辑门来实现。根据不同状态的输入信号，输出信号的状态也不同。其输出信号Y2和Y1的输出结果分别有两种情况，即输出运算结果分别为：Y2 0和Y2 1，Y1 0和Y1 1。具体的反应过程为：输入信号X1 0、X1 1、X2 0、X2 1、X3 0、X3 1、X4 0、X4 1、X5 0和X5 1经过K1、K3、K5、K7、K9和K11五个逻辑或门和K2、K4、K6、K8、K10和K12五个逻辑与门进行逻辑运算操作，五个或门的输出结果用Q1、Q3、Q5、Q7、Q9和Q11表示，五个与门的输出结果用Q2、Q4、Q6、Q8、Q10和Q12表示；然后，Q4与Q6与逻辑或门K13相连接，其运算输出结果为Q13，Q3与Q5与逻辑门与K14相连接，其运算输出结果为Q14，Q10与Q12与逻辑或门K15相连接，其运算输出结果为Q15，Q9与Q11与逻辑与门K16相连接，其运算输出结果为Q16；接着，Q1与Q14与逻辑或门K17相连接，其运算输出结果为Q17，即得到最终的逻辑输出结果Y1 0，Q2与Q13与逻辑与门K18相连接，其运算输出结果为Q18，即得到最终的逻辑输出结果Y1 1，Q7与Q16与逻辑或门K19相连接，其运算输出结果为Q19，即得到最终的逻辑输出结果Y2 0，Q8与Q15与逻辑与门K20相连接，其运算输出结果为Q20，即得到最终的逻辑输出结果Y2 1。
如图2所示，双轨逻辑电路包括十个逻辑与门和十个逻辑或门，输入信号包括X1 0、X1 1、X2 0、X2 1、X3 0、X3 1、X4 0、X4 1、X5 0和X5 1，输出信号为Y1 0、Y1 1、Y2 0和Y2 1；根据双轨逻辑电路从上到下、由左至右的顺序，输入信号X1 0、X3 1均与逻辑或门K1相连接，输入信号X1 1、X3 0均与逻辑与门K2相连接，输入信号X2 0、X4 0和X5 0与逻辑或门K3相连接，输入信号X2 1、X4 1和X5 1与逻辑与门K4相连接，输入信号X2 1、X4 1和X5 1与逻辑或门K5相连接，输入信号X2 0、X4 0和X5 0与逻辑与门K6相连接，输入信号X3 1和X4 0与逻辑或门K7相连接，输入信号X3 0和X4 1与逻辑与门K8相连接，输入信号X5 1、X2 1和X1 1与逻辑或门K9相连接，输入信号X5 0、X2 0和X1 0与逻辑与门K10相连接，输入信号X5 0、X2 0和X1 0与逻辑或门K11相连接，输入信号X5 1、X2 1和X1 1与逻辑与门K12相连接；逻辑门K4、K6的输出结果Q4、Q6与逻辑与门K14相连接，逻辑或门K3、K5的输出结果Q3、Q5与逻辑与门K14相连接，逻辑与门K10、K12的输出结果Q10、Q12与逻辑或门K15相连接，逻辑或门K9、K11的输出结果Q9、Q11与逻辑与门K16相连接；接着，逻辑或门K1、逻辑与门K14的输出结果Q1、Q14与逻辑或门K17相连接，得到输出结果Y1 0；逻辑与门K2、逻辑或门K13的输出结果Q2、Q13与逻辑与门K18相连接，得到输出结果Y1 1；逻辑或门K7、逻辑与门K16的输出结果Q7、Q16与逻辑或门K19相连接，得到输出结果Y2 0；逻辑与门K8、逻辑或门K15的输出结果Q8、Q15与逻辑与门K20相连接，得到输出结果Y2 1。
实例说明：
1)当X5X4X3X2X1为11011，用十进制表示则为27，即X5 0＝0、X5 1＝1、X4 0＝0、X4 1＝1、X3 0＝1、X3 1＝0、X2 0＝0、X2 1＝1、X1 0＝0和X1 1＝1时，X1 0＝0、X3 1＝0经过第一个门或门K1进行或运算，输出结果用Q1表示，即Q1＝[(X1 0＝0)∨(X3 1＝0)]＝0；X1 1＝1、X3 0＝1经过第二个门与门K2进行与运算，输出结果用Q2表示，即Q2＝[(X1 1＝1)∧(X3 0＝1)]＝1；X2 0＝0、X4 0＝0、X5 0＝0经过第三个门或门K3进行或运算，输出结果用Q3表示，即Q3＝[(X2 0＝0)∨(X4 0＝0)∨(X5 0＝0)]＝0；X2 1＝1、X4 1＝1、X5 1＝1经过第四个门与门K4进行与运算，输出结果用Q4表示，即Q4＝[(X2 1＝1)∧(X4 1＝1)∧(X5 1＝1)]＝1；X2 1＝1、X4 1＝1、X5 1＝1经过第五个门或门K5进行或运算，输出结果用Q5表示，即Q5＝[(X2 1＝1)∨(X4 1＝1)∨(X5 1＝1)]＝1；X2 0＝0、X4 0＝0、X5 0＝0经过第六个门与门K6进行与运算，输出结果用Q6表示，即Q6＝[(X2 0＝0)∧(X4 0＝0)∧(X5 0＝0)]＝0；X3 1＝0、X4 0＝0经过第七个门或门K7进行或运算，输出结果用Q7表示，即Q7＝[(X3 1＝0)∨(X4 0＝0)]＝0；X3 0＝1、X4 1＝1经过第八个门与门K8进行与运算，输出结果用Q8表示，即Q8＝[(X3 0＝1)∧(X4 1＝1)]＝1；X5 1＝1、X2 1＝1、X1 1＝1经过第九个门或门K9进行或运算，输出结果用Q9表示，即Q9＝[(X5 1＝1)∨(X2 1＝1)∨(X1 1＝1)]＝1；X5 0＝0、X2 0＝0、X1 0＝0经过第十个门与门K10进行与运算，输出结果用Q10表示，即Q10＝[(X5 0＝0)∧(X2 0＝0)∧(X1 0＝0)]＝0；X5 0＝0、X2 0＝0、X1 0＝0经过第十一个门或门K11进行或运算，输出结果用Q11表示，即Q11＝[(X5 0＝0)∨(X2 0＝0)∨(X1 0＝0)]＝0；X5 1＝1、X2 1＝1、X1 1＝1经过第十二个门与门K12进行与运算，输出结果用Q12表示，即Q12＝[(X5 1＝1)∧(X2 1＝1)∧(X1 1＝1)]＝1；Q4＝1、Q6＝0经过第十三个门或门K13进行或运算，输出结果用Q13表示，即Q13＝[(Q4＝1)∨(Q6＝0)]＝1；Q3＝0、Q5＝1经过第十四个门与门K14进行与运算，输出结果用Q14表示，即Q14＝[(Q3＝0)∧(Q5＝1)]＝0；Q10＝0、Q12＝1经过第十五个门或门K15进行或运算，输出结果用Q15表示，即Q15＝[(Q10＝0)∨(Q12＝1)]＝1；Q9＝1、Q11＝0经过第十六个门与门K16进行与运算，输出结果用Q16表示，即Q16＝[(Q9＝1)∧(Q11＝0)]＝0；Q1＝0、Q14＝0经过第十七个门或门K17进行或运算，输出结果用Q17表示，即Q17＝[(Q1＝0)∨(Q14＝0)]＝0，因此最终的输出结果Y1 0＝0；Q2＝1、Q13＝1经过第十八个门与门K18进行与运算，输出结果用Q18表示，即Q18＝[(Q2＝1)∧(Q13＝1)]＝1，因此最终的输出结果Y1 1＝1；Q7＝0、Q16＝0经过第十九个门或门K19进行或运算，输出结果用Q19表示，即Q19＝[(Q7＝0)∨(Q16＝0)]＝0，因此最终的输出结果Y2 0＝0；Q8＝1、Q15＝1经过第二十个门与门K20进行与运算，输出结果用Q20表示，即Q20＝[(Q8＝1)∧(Q15＝1)]＝1，因此最终的输出结果Y2 1＝1；输出信号Y2Y1为11，使用十进制数表示则为3，即完成了立方根逻辑运算操作的功能。
2)当X5X4X3X2X1为01000，用十进制表示则为8，即X5 0＝1、X5 1＝0、X4 0＝0、X4 1＝1、X3 0＝1、X3 1＝0、X2 0＝1、X2 1＝0、X1 0＝1和X1 1＝0时，X1 0＝1、X3 1＝0经过第一个门或门K1进行或运算，输出结果用Q1表示，即Q1＝[(X1 0＝1)∨(X3 1＝0)]＝1；X1 1＝0、X3 0＝1经过第二个门与门K2进行与运算，输出结果用Q2表示，即Q2＝[(X1 1＝0)∧(X3 0＝1)]＝0；X2 0＝1、X4 0＝0、X5 0＝1经过第三个门或门K3进行或运算，输出结果用Q3表示，即Q3＝[(X2 0＝1)∨(X4 0＝0)∨(X5 0＝1)]＝1；X2 1＝0、X4 1＝1、X5 1＝0经过第四个门与门K4进行与运算，输出结果用Q4表示，即Q4＝[(X2 1＝0)∧(X4 1＝1)∧(X5 1＝0)]＝0；X2 1＝0、X4 1＝1、X5 1＝0经过第五个门或门K5进行或运算，输出结果用Q5表示，即Q5＝[(X2 1＝0)∨(X4 1＝1)∨(X5 1＝0)]＝1；X2 0＝1、X4 0＝0、X5 0＝1经过第六个门与门K6进行与运算，输出结果用Q6表示，即Q6＝[(X2 0＝1)∧(X4 0＝0)∧(X5 0＝1)]＝0；X3 1＝0、X4 0＝0经过第七个门或门K7进行或运算，输出结果用Q7表示，即Q7＝[(X3 1＝0)∨(X4 0＝0)]＝0；X3 0＝1、X4 1＝1经过第八个门与门K8进行与运算，输出结果用Q8表示，即Q8＝[(X3 0＝1)∧(X4 1＝1)]＝1；X5 1＝0、X2 1＝0、X1 1＝0经过第九个门或门K9进行或运算，输出结果用Q9表示，即Q9＝[(X5 1＝0)∨(X2 1＝0)∨(X1 1＝0)]＝0；X5 0＝1、X2 0＝1、X1 0＝1经过第十个门与门K10进行与运算，输出结果用Q10表示，即Q10＝[(X5 0＝1)∧(X2 0＝1)∧(X1 0＝1)]＝1；X5 0＝1、X2 0＝1、X1 0＝1经过第十一个门或门K11进行或运算，输出结果用Q11表示，即Q11＝[(X5 0＝1)∨(X2 0＝1)∨(X1 0＝1)]＝1；X5 1＝0、X2 1＝0、X1 1＝0经过第十二个门与门K12进行与运算，输出结果用Q12表示，即Q12＝[(X5 1＝0)∧(X2 1＝0)∧(X1 1＝0)]＝0；Q4＝0、Q6＝0经过第十三个门或门K13进行或运算，输出结果用Q13表示，即Q13＝[(Q4＝0)∨(Q6＝0)]＝0；Q3＝1、Q5＝1经过第十四个门与门K14进行与运算，输出结果用Q14表示，即Q14＝[(Q3＝1)∧(Q5＝1)]＝1；Q10＝1、Q12＝0经过第十五个门或门K15进行或运算，输出结果用Q15表示，即Q15＝[(Q10＝1)∨(Q12＝0)]＝1；Q9＝0、Q11＝1经过第十六个门与门K16进行与运算，输出结果用Q16表示，即Q16＝[(Q9＝0)∧(Q11＝1)]＝0；Q1＝1、Q14＝1经过第十七个门或门K17进行或运算，输出结果用Q17表示，即Q17＝[(Q1＝1)∨(Q14＝1)]＝1，因此最终的输出结果Y1 0＝1；Q2＝0、Q13＝0经过第十八个门与门K18进行与运算，输出结果用Q18表示，即Q18＝[(Q2＝0)∧(Q13＝0)]＝0，因此最终的输出结果Y1 1＝0；Q7＝0、Q16＝0经过第十九个门或门K19进行或运算，输出结果用Q19表示，即Q19＝[(Q7＝0)∨(Q16＝0)]＝0，因此最终的输出结果Y2 0＝0；Q8＝1、Q15＝1经过第二十个门与门K20进行与运算，输出结果用Q20表示，即Q20＝[(Q8＝1)∧(Q15＝1)]＝1，因此最终的输出结果Y2 1＝1；输出信号Y2Y1为10，使用十进制数表示则为2，即完成了立方根逻辑运算操作的功能。
3)当X5X4X3X2X1为00001，用十进制表示则为1，即X5 0＝1、X5 1＝0、X4 0＝1、X4 1＝0、X3 0＝1、X3 1＝0、X2 0＝1、X2 1＝0、X1 0＝0和X1 1＝1时，X1 0＝0、X3 1＝0经过第一个门或门K1进行或运算，输出结果用Q1表示，即Q1＝[(X1 0＝0)∨(X3 1＝0)]＝0；X1 1＝1、X3 0＝1经过第二个门与门K2进行与运算，输出结果用Q2表示，即Q2＝[(X1 1＝1)∧(X3 0＝1)]＝1；X2 0＝1、X4 0＝1、X5 0＝1经过第三个门或门K3进行或运算，输出结果用Q3表示，即Q3＝[(X2 0＝1)∨(X4 0＝1)∨(X5 0＝1)]＝1；X2 1＝0、X4 1＝0、X5 1＝0经过第四个门与门K4进行与运算，输出结果用Q4表示，即Q4＝[(X2 1＝0)∧(X4 1＝0)∧(X5 1＝0)]＝0；X2 1＝0、X4 1＝0、X5 1＝0经过第五个门或门K5进行或运算，输出结果用Q5表示，即Q5＝[(X2 1＝0)∨(X4 1＝0)∨(X5 1＝0)]＝0；X2 0＝1、X4 0＝1、X5 0＝1经过第六个门与门K6进行与运算，输出结果用Q6表示，即Q6＝[(X2 0＝1)∧(X4 0＝1)∧(X5 0＝1)]＝1；X3 1＝0、X4 0＝1经过第七个门或门K7进行或运算，输出结果用Q7表示，即Q7＝[(X3 1＝0)∨(X4 0＝1)]＝1；X3 0＝1、X4 1＝0经过第八个门与门K8进行与运算，输出结果用Q8表示，即Q8＝[(X3 0＝1)∧(X4 1＝0)]＝0；X5 1＝0、X2 1＝0、X1 1＝1经过第九个门或门K9进行或运算，输出结果用Q9表示，即Q9＝[(X5 1＝0)∨(X2 1＝0)∨(X1 1＝1)]＝1；X5 0＝1、X2 0＝1、X1 0＝0经过第十个门与门K10进行与运算，输出结果用Q10表示，即Q10＝[(X5 0＝1)∧(X2 0＝1)∧(X1 0＝0)]＝0；X5 0＝1、X2 0＝1、X1 0＝0经过第十一个门或门K11进行或运算，输出结果用Q11表示，即Q11＝[(X5 0＝1)∨(X2 0＝1)∨(X1 0＝0)]＝1；X5 1＝0、X2 1＝0、X1 1＝1经过第十二个门与门K12进行与运算，输出结果用Q12表示，即Q12＝[(X5 1＝0)∧(X2 1＝0)∧(X1 1＝1)]＝0；Q4＝0、Q6＝1经过第十三个门或门K13进行或运算，输出结果用Q13表示，即Q13＝[(Q4＝0)∨(Q6＝1)]＝1；Q3＝1、Q5＝0经过第十四个门与门K14进行与运算，输出结果用Q14表示，即Q14＝[(Q3＝1)∧(Q5＝0)]＝0；Q10＝0、Q12＝0经过第十五个门或门K15进行或运算，输出结果用Q15表示，即Q15＝[(Q10＝0)∨(Q12＝0)]＝0；Q9＝1、Q11＝1经过第十六个门与门K16进行与运算，输出结果用Q16表示，即Q16＝[(Q9＝1)∧(Q11＝1)]＝1；Q1＝0、Q14＝0经过第十七个门或门K17进行或运算，输出结果用Q17表示，即Q17＝[(Q1＝0)∨(Q14＝0)]＝0，因此最终的输出结果Y1 0＝0；Q2＝1、Q13＝1经过第十八个门与门K18进行与运算，输出结果用Q18表示，即Q18＝[(Q2＝1)∧(Q13＝1)]＝1，因此最终的输出结果Y1 1＝1；Q7＝1、Q16＝1经过第十九个门或门K19进行或运算，输出结果用Q19表示，即Q19＝[(Q7＝1)∨(Q16＝1)]＝1，因此最终的输出结果Y2 0＝1；Q8＝0、Q15＝0经过第二十个门与门K20进行与运算，输出结果用Q20表示，即Q20＝[(Q8＝0)∧(Q15＝0)]＝0，因此最终的输出结果Y2 1＝0；输出信号Y2Y1为01，使用十进制数表示则为1，即完成了立方根逻辑运算操作的功能。
4)当X5X4X3X2X1为00000，用十进制表示则为0，即X5 0＝1、X5 1＝0、X4 0＝1、X4 1＝0、X3 0＝1、X3 1＝0、X2 0＝1、X2 1＝0、X1 0＝1和X1 1＝0时，X1 0＝1、X3 1＝0经过第一个门或门K1进行或运算，输出结果用Q1表示，即Q1＝[(X1 0＝1)∨(X3 1＝0)]＝1；X1 1＝0、X3 0＝1经过第二个门与门K2进行与运算，输出结果用Q2表示，即Q2＝[(X1 1＝0)∧(X3 0＝1)]＝0；X2 0＝1、X4 0＝1、X5 0＝1经过第三个门或门K3进行或运算，输出结果用Q3表示，即Q3＝[(X2 0＝1)∨(X4 0＝1)∨(X5 0＝1)]＝1；X2 1＝0、X4 1＝0、X5 1＝0经过第四个门与门K4进行与运算，输出结果用Q4表示，即Q4＝[(X2 1＝0)∧(X4 1＝0)∧(X5 1＝0)]＝0；X2 1＝0、X4 1＝0、X5 1＝0经过第五个门或门K5进行或运算，输出结果用Q5表示，即Q5＝[(X2 1＝0)∨(X4 1＝0)∨(X5 1＝0)]＝0；X2 0＝1、X4 0＝1、X5 0＝1经过第六个门与门K6进行与运算，输出结果用Q6表示，即Q6＝[(X2 0＝1)∧(X4 0＝1)∧(X5 0＝1)]＝1；X3 1＝0、X4 0＝1经过第七个门或门K7进行或运算，输出结果用Q7表示，即Q7＝[(X3 1＝0)∨(X4 0＝1)]＝1；X3 0＝1、X4 1＝0经过第八个门与门K8进行与运算，输出结果用Q8表示，即Q8＝[(X3 0＝1)∧(X4 1＝0)]＝0；X5 1＝0、X2 1＝0、X1 1＝0经过第九个门或门K9进行或运算，输出结果用Q9表示，即Q9＝[(X5 1＝0)∨(X2 1＝0)∨(X1 1＝0)]＝0；X5 0＝1、X2 0＝1、X1 0＝1经过第十个门与门K10进行与运算，输出结果用Q10表示，即Q10＝[(X5 0＝1)∧(X2 0＝1)∧(X1 0＝1)]＝1；X5 0＝1、X2 0＝1、X1 0＝1经过第十一个门或门K11进行或运算，输出结果用Q11表示，即Q11＝[(X5 0＝1)∨(X2 0＝1)∨(X1 0＝1)]＝1；X5 1＝0、X2 1＝0、X1 1＝0经过第十二个门与门K12进行与运算，输出结果用Q12表示，即Q12＝[(X5 1＝0)∧(X2 1＝0)∧(X1 1＝0)]＝0；Q4＝0、Q6＝1经过第十三个门或门K13进行或运算，输出结果用Q13表示，即Q13＝[(Q4＝0)∨(Q6＝1)]＝1；Q3＝1、Q5＝0经过第十四个门与门K14进行与运算，输出结果用Q14表示，即Q14＝[(Q3＝1)∧(Q5＝0)]＝0；Q10＝1、Q12＝0经过第十五个门或门K15进行或运算，输出结果用Q15表示，即Q15＝[(Q10＝1)∨(Q12＝0)]＝1；Q9＝0、Q11＝1经过第十六个门与门K16进行与运算，输出结果用Q16表示，即Q16＝[(Q9＝0)∧(Q11＝1)]＝0；Q1＝1、Q14＝0经过第十七个门或门K17进行或运算，输出结果用Q17表示，即Q17＝[(Q1＝1)∨(Q14＝0)]＝1，因此最终的输出结果Y1 0＝1；Q2＝0、Q13＝1经过第十八个门与门K18进行与运算，输出结果用Q18表示，即Q18＝[(Q2＝0)∧(Q13＝1)]＝0，因此最终的输出结果Y1 1＝0；Q7＝1、Q16＝0经过第十九个门或门K19进行或运算，输出结果用Q19表示，即Q19＝[(Q7＝1)∨(Q16＝0)]＝1，因此最终的输出结果Y2 0＝1；Q8＝0、Q15＝1经过第二十个门与门K20进行与运算，输出结果用Q20表示，即Q20＝[(Q8＝0)∧(Q15＝1)]＝0，因此最终的输出结果Y2 1＝0；输出信号Y2Y1为00，使用十进制数表示则为0，即完成了立方根逻辑运算操作的功能。
当X5X4X3X2X1为除上述四种情况之外的其他输入时，输出信号Y2Y1的结果都为00。根据二进制的输入信号以及二进制的输出信号分别相对应的十进制数，观察其最后的仿真结果，若其输入-输出的关系对应立方根逻辑运算的计算规则，则对输入信号进行了立方根逻辑运算，否则，则未实现立方根逻辑运算。
步骤四：采用跷跷板电路作为分子逻辑电路单元的基本组成部分，基于DNA链置换反应将立方根双轨逻辑电路中的逻辑门转化为不同的均有输入信号链、输出信号链、阈值链和燃料链的跷跷板逻辑门，跷跷板逻辑门包括不同阈值浓度的DNA阈值门实现不同的逻辑运算，得到跷跷板逻辑电路；
采用跷跷板电路作为分子逻辑电路单元的基本组成部分，分子逻辑电路单元由六条DNA链组成：输入链，输出链、阈值链、燃料链、逻辑门链和链置换链。如图3(a)所示，跷跷板逻辑门是由输入信号链、输出信号链、阈值链和燃料链共同转化而成。加粗的黑色数字表示节点或链置换中一些节点的接口的标识，节点内或线上的浅灰色数字表示不同初始DNA种类的相对浓度。每个物种在门内起着特定的作用(例如，输入信号)，并且在链置换内具有唯一的名称(例如，W1，2)。线条代表DNA链，箭头标记其3’端，不同的颜色表示不同的DNA序列。链S1、S2和S3是对应于节点1、2和3的长链(15个核苷酸)识别域；链S4不与链置换中的其他节点进行交互反应，而是保持信号链的一致性。T是短(5个核苷酸)支点结构域；T*是T的Watson-Crick补码等；单链s1*是S1*从3’末端的几个核苷酸。为了更形象的描绘生化电路的表达，两部分的圆形节点分别表示每个DNA逻辑门，并且每条线分别用于代表每个DNA信号。双轨逻辑电路应转换为跷跷板逻辑电路，并处于反应的第一阶段。转换成了跷跷板逻辑电路，为了更清楚地看到不同逻辑门之间的关系，不同的线在整个跷跷板逻辑电路图分别表示不同的逻辑门操作。报告门链如图3(b)所示，节点内数字表示报告门链的相对浓度，Q(quencher)和F(fluorophore)分别表示淬火剂和荧光团，使用一个半圆更形象的表示其报告门链，通过报告门链所携带的荧光团的强度及浓度来显示输出链的浓度。
步骤五：将输入信号X5 1、X4 1、X3 1、X2 1、X1 1、X5 0、X4 0、X3 0、X2 0和X1 0分别作为不同的放大门的输入链，在跷跷板逻辑门前增加相匹配的集成门，将跷跷板逻辑电路转化为跷跷板生化逻辑电路。
一种基于DNA链置换的立方根双轨逻辑电路为跷跷板生化逻辑电路，包括五个输入链X5X4X3X2X1、放大门、集成门、第一DNA阈值门、第二DNA阈值门、第三DNA阈值门和输出链，每个输入链X5X4X3X2X1都具有两种状态，表示逻辑“开”的状态为X5 1、X4 1、X3 1、X2 1、X1 1，表示逻辑“关”的状态为X5 0、X4 0、X3 0、X2 0、X1 0；每个输出链Y2Y1都具有两种状态，表示逻辑“开”的状态为Y2 1和Y1 1，表示逻辑“关”的状态为Y2 0和Y1 0。放大门包括具有一个输入和二个输出的第一放大门、一个输入和三个输出的第二放大门以及一个输入和四个输出的第三放大门，放大门中设有阈值并有多个燃料输出。放大门的输入信号的总浓度大于阈值浓度，则获得输出浓度信号1n mol/L，否则输出浓度信号为0n mol/L。集成门包括二个输入和一个输出的二输入集成门和三个输入和一个输出的三输入集成门，集成门的输出结果为输入浓度的总和。第一DNA阈值门的阈值浓度小于1n mol/L，第二DNA阈值门和第三DNA阈值门的阈值浓度大于1n mol/L。输入链X5X4X3X2X1的状态X5 1、X4 1、X3 1、X2 1、X1 1和X5 0、X4 0、X3 0、X2 0、X1 0作为输入信号与分别放大门相连接，放大门的输出端分别通过DNA信号与不同的集成门相连接，集成门分别通过第一DNA阈值门或第二DNA阈值门与不同的二输入集成门相连接，两个二输入集成门通过第一DNA阈值门分别得到输出信号Y1 0和Y2 0，两个二输入集成通过第二DNA阈值门分别得到输出信号Y1 1和Y2 1。
如图4所示，输入信号X1 0与第二放大门Ⅰ相连接，输入信号X1 1与第二放大门Ⅱ相连接，输入信号X2 0与第三放大门Ⅲ相连接，输入信号X2 1与第三放大门Ⅳ相连接，输入信号X3 0与第一放大门Ⅴ相连接，输入信号X3 1与第一放大门Ⅵ相连接，输入信号X4 0与第二放大门Ⅶ相连接，输入信号X4 1与第二放大门Ⅷ相连接，输入信号X5 0与第三放大门Ⅸ相连接，输入信号X5 1与第三放大门Ⅹ相连接。第二放大门Ⅰ的第一输出端和第一放大门Ⅵ的一输出端均与二输入集成门Ⅰ相连接，第二放大门Ⅱ的第一输出端和第一放大门Ⅴ的一输出端均与二输入集成门Ⅱ相连接，第三放大门Ⅲ的第一输出端、第二放大门Ⅶ的第一输出端和第三放大门Ⅸ的第一输出端均与三输入集成门Ⅲ相连接，第三放大门Ⅳ的第一输出端、第二放大门Ⅷ的第一输出端和第三放大门Ⅹ的第一输出端均与三输入集成门Ⅳ相连接，第第三放大门Ⅳ的第二输出端、第二放大门Ⅷ的第二输出端和第三放大门Ⅹ的第二输出端均与三输入集成门Ⅴ相连接，第三放大门Ⅲ的第二输出端、第二放大门Ⅶ的第二输出端和第三放大门Ⅸ的第二输出端均与三输入集成门Ⅵ相连接，第一放大门Ⅵ的第二输出端和第二放大门Ⅶ的第三输出端均与二输入集成门Ⅶ相连接，第一放大门Ⅴ的第二输出端和第二放大门Ⅷ的第三输出端均与二输入集成门Ⅷ相连接，第三放大门Ⅹ的第三输出端、第三放大门Ⅳ的第三输出端和第二放大门Ⅱ的第二输出端均与三输入集成门Ⅸ相连接，第三放大门Ⅸ的第三输出端、第三放大门Ⅲ的第三输出端和第二放大门Ⅰ的第二输出端均与三输入集成门Ⅹ相连接，第三放大门Ⅸ的第四输出端、第三放大门Ⅲ的第四输出端和第二放大门Ⅰ的第三输出端均与三输入集成门Ⅺ相连接，第三放大门Ⅳ的第四输出端、第二放大门Ⅱ的第三输出端和第三放大门Ⅹ的第四输出端均与三输入集成门Ⅻ相连接。三输入集成门Ⅳ与三输入集成门Ⅵ均通过第三DNA阈值门与二输入集合门ⅩⅢ相连接，三输入集成门Ⅲ与三输入集成门Ⅴ均通过第一DNA阈值门与二输入集合门ⅩⅣ相连接，三输入集成门Ⅹ与三输入集成门Ⅻ均通过第三DNA阈值门与二输入集合门ⅩⅤ相连接，三输入集成门Ⅸ与三输入集成门Ⅺ均通过第一DNA阈值门与二输入集合门ⅩⅥ相连接。二输入集成门Ⅰ通过第一DNA阈值门与二输入集成门ⅩⅣ通过第二DNA阈值门均与二输入集成门ⅩⅦ相连接，二输入集成门Ⅱ通过第二DNA阈值门与二输入集成门ⅩⅢ通过第一DNA阈值门组成二输入集成门ⅩⅧ的输入信号，二输入集成门Ⅶ通过第一DNA阈值门与二输入集成门ⅩⅥ通过第二阈值门组成二输入集成门ⅩⅨ的输入信号，二输入集成门Ⅷ通过第二DNA阈值门与二输入集成门ⅩⅤ通过第一DNA阈值门组成二输入集成门ⅩⅩ的输入信号，二输入集成门ⅩⅦ与一个第一DNA阈值门相连接，从而获得输出信号Y1 0；二输入集成门ⅩⅧ与一个第二DNA阈值门相连接，从而获得输出信号Y1 1；二输入集成门ⅩⅨ与一个第一DNA阈值门相连接，从而获得输出信号Y2 0；二输入集成门ⅩⅩ与一个第二DNA阈值门相连接，从而获得输出信号Y2 1。
即三输入集成门Ⅲ与三输入集成门Ⅴ均通过第一DNA阈值门与二输入集合门ⅩⅣ相连接，通过第一DNA阈值门的二输入集成门Ⅰ与通过第二DNA阈值门的二输入集成门ⅩⅣ相连接组成集成门ⅩⅦ，二输入集成门ⅩⅦ与第一DNA阈值门相连接，从而获得输出信号Y1 0。
三输入集成门Ⅳ与三输入集成门Ⅵ均通过第三DNA阈值门与二输入集合门ⅩⅢ相连接，通过第二DNA阈值门的二输入集成门Ⅱ与通过第一DNA阈值门的二输入集成门ⅩⅢ相连接组成集成门ⅩⅧ，二输入集成门ⅩⅧ与第二DNA阈值门相连接，从而获得输出信号Y1 1。
三输入集成门Ⅸ与三输入集成门Ⅺ均通过第一DNA阈值门与二输入集合门ⅩⅥ相连接，通过第一DNA阈值门的二输入集成门Ⅶ与通过第二DNA阈值门的二输入集成门ⅩⅥ相连接组成集成门ⅩⅨ二输入集成门ⅩⅨ与第一DNA阈值门相连接，从而获得输出信号Y2 0。
三输入集成门Ⅹ与三输入集成门Ⅻ均通过第三DNA阈值门与二输入集合门ⅩⅤ相连接，通过第二DNA阈值门的二输入集成门Ⅷ与通过第一DNA阈值门的二输入集成门ⅩⅤ相连接组成集成门ⅩⅩ，二输入集成门ⅩⅩ与第二DNA阈值门相连接，从而获得输出信号Y2 1。
放大门用于接收一个输入信号，并在反应后集成到多个输出信号中。放大门中输入信号的总浓度大于阈值浓度，则可以获得输出信号，否则输出浓度为0n mol/L，为了促使输出信号完全释放，燃料的初始浓度为输出信号绑定浓度的两倍。二输入集成门与三输入集成门的功能与放大门是相反的，集成门用于接收多个输入信号，并在反应后集成到一个输出信号中。这个过程可以通过DNA阈值门来执行与和或逻辑运算操作。DNA阈值门的功能可通过调节浓度的幅度对输入信号进行调节。如果输入信号的总浓度大于阈值浓度，则可以产生输出信号，否则输出浓度为0n mol/L。放大门的阈值浓度为0.2n mol/L，一个输入和二个输出的第一放大门、一个输入和三个输出的第二放大门与一个输入和四个输出的第三放大门的燃料浓度为4n mol/L、6n mol/L和8n mol/L。输入信号的信号浓度大于阈值浓度时，放大门的输出端的输出浓度为1n mol/L。在本发明中，为了促使输出信号完全释放，根据实验的理论设计要求，第一DNA阈值门的阈值浓度为0.6n mol/L，第二DNA阈值门的阈值浓为1.2n mol/L和第三DNA阈值门的阈值2.4n mol/L。输出信号Y2 1、Y2 0、Y1 1和Y1 0的输出端均设有一个报告门链，报告门链为半圆形结构，半圆形内设有表示相对浓度的数字，其相对浓度为1.5，报告门链通过其所携带的荧光团的强度和浓度来显示输出链的浓度。
跷跷板生化逻辑电路的逻辑功能与立方根双轨逻辑电路相同，当输入链信号浓度大于阈值浓度时，放大门的几个输出端均可以获得输出信号，当二输入集成门、三输入集成门的输入端分别为2、3时表示有生化反应发生，输出信号。当集成门的输入端的总浓度大于第一DNA阈值门的浓度时可以获得输出信号，反应继续进行；当集成门的输入端的总浓度大于第二DNA阈值门的浓度时可获得输出信号。生化电路中的第四层的第一DNA阈值门与第二DNA阈值门分别与报告链门相连接，可以产生荧光效果，使得在生化实验中更直观的观察最终的输出链，至此反应结束。
本发明运用双轨思想将DNA链置换的五种信号输入的立方根数字逻辑电路首先转化为双轨逻辑电路，再由双轨逻辑电路转化为跷跷板生化逻辑电路，最后得到输出信号的两种结果Y1 0、Y1 1、Y2 0和Y2 1，并运用Visual DSD仿真软件进行验证，如图5所示。图5中不同的线代表不同的输出信号的值，输出信号的浓度范围是0-10n mol/L时，其代表逻辑“关”状态；输出信号的浓度范围是90-100n mol/L时，其代表逻辑“开”状态。逻辑“关”和逻辑“开”状态分别代表逻辑0和逻辑1。观察图5可发现，输出信号最终都进入稳定区域，这是因为输出信号最终达到了动态平衡的状态，且完成了立方根逻辑操作运算。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于链置换的立方根双轨逻辑电路，其特征在于，包括五个输入链X5X4X3X2X1、放大门、集成门、第一DNA阈值门、第二DNA阈值门、第三DNA阈值门和两个输出链Y2Y1，每个输入链都具有两种状态，表示逻辑“开”的状态为X5 1、X4 1、X3 1、X2 1和X1 1，表示逻辑“关”的状态为X5 0、X4 0、X3 0、X2 0、X1 0；每个输出链都具有两种状态，表示逻辑“开”的状态为Y2 1和Y1 1，表示逻辑“关”的状态为Y2 0和Y1 0；所述放大门中设有阈值并有多个输出信号，输入信号的总浓度大于阈值浓度时，获得输出浓度信号1n mol/L，否则输出浓度信号为0n mol/L，放大门包括具有一个输入二个输出的第一放大门、一个输入三个输出的第二放大门和一个输入四个输出的第三放大门；所述集成门包括二个输入一个输出的二输入集成门与三个输入和一个输出的三输入集成门；所述第一DNA阈值门的阈值浓度小于1n mol/L，第二DNA阈值门和第三DNA阈值门的阈值浓度大于1n mol/L；所述输入链X5X4X3X2X1的状态X5 1、X4 1、X3 1、X2 1、X1 1和X5 0、X4 0、X3 0、X2 0、X1 0作为输入信号分别与放大门相连接，放大门的输出端分别通过DNA信号与不同的集成门相连接，不同的集成门分别通过第一DNA阈值门、第二DNA阈值门或第三DNA阈值门与不同的二输入集成门或三输入集成门相连接，与三输入集成门连接的第一DNA阈值门通过二输入集成门、第二DNA阈值门与二输入集成门相连接，与三输入集成门连接的第三DNA阈值门通过二输入集成门、第一DNA阈值门与二输入集成门相连接，两个二输入集成门通过第一DNA阈值门分别得到输出信号Y1 0和Y2 0，两个二输入集成门通过第二DNA阈值门分别得到输出信号Y1 1和Y2 1；
输入信号X1 0与第二放大门Ⅰ相连接，输入信号X1 1与第二放大门Ⅱ相连接，输入信号X2 0与第三放大门Ⅲ相连接，输入信号X2 1与第三放大门Ⅳ相连接，输入信号X3 0与第一放大门Ⅴ相连接，输入信号X3 1与第一放大门Ⅵ相连接，输入信号X4 0与第二放大门Ⅶ相连接，输入信号X4 1与第二放大门Ⅷ相连接，输入信号X5 0与第三放大门Ⅸ相连接，输入信号X5 1与第三放大门Ⅹ相连接；第二放大门Ⅰ的第一输出端和第三放大门Ⅵ的第一输出端均与二输入集成门Ⅰ相连接，第二放大门Ⅱ的第一输出端和第一放大门Ⅴ的第一输出端均与二输入集成门Ⅱ相连接，第三放大门Ⅲ的第一输出端、第二放大门Ⅶ的第一输出端和第三放大门Ⅸ的第一输出端均与三输入集成门Ⅲ相连接，第三放大门Ⅳ的第一输出端、第二放大门Ⅷ的第一输出端和第三放大门Ⅹ的第一输出端均与三输入集成门Ⅳ相连接，第三放大门Ⅳ的第二输出端、第二放大门Ⅷ的第二输出端和第三放大门Ⅹ的第二输出端均与三输入集成门Ⅴ相连接，第三放大门Ⅲ的第二输出端、第二放大门Ⅶ的第二输出端和第三放大门Ⅸ的第二输出端均与三输入集成门Ⅵ相连接，第一放大门Ⅵ的第二输出端和第二放大门Ⅶ的第三输出端均与二输入集成门Ⅶ相连接，第一放大门Ⅴ的第二输出端和第二放大门Ⅷ的第三输出端均与二输入集成门Ⅷ相连接，第三放大门Ⅹ的第三输出端、第三放大门Ⅳ的第三输出端和第二放大门Ⅱ的第二输出端均与三输入集成门Ⅸ相连接，第三放大门Ⅸ的第三输出端、第三放大门Ⅲ的第三输出端和第三放大门Ⅰ的第二输出端均与三输入集成门Ⅹ相连接，第三放大门Ⅸ的第四输出端、第三放大门Ⅲ的第四输出端和第二放大门Ⅰ的第三输出端均与三输入集成门Ⅺ相连接，第三放大门Ⅳ的第四输出端、第二放大门Ⅱ的第三输出端和第三放大门Ⅹ的第四输出端均与三输入集成门Ⅻ相连接；所述三输入集成门Ⅳ与三输入集成门Ⅵ均通过第三DNA阈值门与二输入集合门ⅩⅢ相连接，三输入集成门Ⅲ与三输入集成门Ⅴ均通过第一DNA阈值门与二输入集合门ⅩⅣ相连接，三输入集成门Ⅹ与三输入集成门Ⅻ均通过第三DNA阈值门与二输入集合门ⅩⅤ相连接，三输入集成门Ⅸ与三输入集成门Ⅺ均通过第一DNA阈值门与二输入集合门ⅩⅥ相连接；二输入集成门Ⅰ通过第一DNA阈值门和二输入集成门ⅩⅣ通过第二DNA阈值门均与二输入集成门ⅩⅦ相连接，二输入集成门Ⅱ通过第二DNA阈值门和二输入集成门ⅩⅢ通过第一DNA阈值门均与二输入集成门ⅩⅧ相连接，二输入集成门Ⅶ通过第一DNA阈值门和二输入集成门ⅩⅥ通过第二DNA阈值门均与二输入集成门ⅩⅨ相连接，二输入集成门Ⅷ通过第二DNA阈值门和二输入集成门ⅩⅤ通过第一DNA阈值门均与二输入集成门ⅩⅩ相连接。
2.根据权利要求1所述的基于链置换的立方根双轨逻辑电路，其特征在于，所述第二DNA阈值门的阈值浓度大于1n mol/L小于2n mol/L，第三DNA阈值门的阈值浓度大于2nmol/L小于3n mol/L。
3.根据权利要求2所述的基于链置换的立方根双轨逻辑电路，其特征在于，所述二输入集成门ⅩⅦ与一个第一DNA阈值门相连接，从而获得输出信号Y1 0；二输入集成门ⅩⅧ与一个第二DNA阈值门相连接，从而获得输出信号Y1 1；二输入集成门ⅩⅨ与一个第一DNA阈值门相连接，从而获得输出信号Y2 0；二输入集成门ⅩⅩ与第二DNA阈值门相连接，从而获得输出信号Y2 1。
4.根据权利要求3所述的基于链置换的立方根双轨逻辑电路，其特征在于，所述输出信号Y2 1、Y2 0、Y1 1和Y1 0的输出端均设有一个报告门链，报告门链为半圆形结构，半圆形内设有表示相对浓度的数字，报告门链通过其所携带的荧光团的强度和浓度来显示输出链的浓度。
5.根据权利要求2所述的基于链置换的立方根双轨逻辑电路，其特征在于，所述放大门中燃料的初始浓度为输出信号绑定浓度的两倍，放大门的阈值浓度设定为0.2 n mol/L，一个输入二个输出的第一放大门、一个输入三个输出的第二放大门和一个输入四个输出的第三放大门的燃料浓度分别设定为4 n mol/L、6 n mol/L和8 n mol/L；所述第一DNA阈值门的阈值浓度为0.6 n mol/L，第二DNA阈值门的阈值浓度为1.2 n mol/L，第三DNA阈值门的阈值浓度为2.4 n mol/L。
6.一种根据权利要求3所述的基于链置换的立方根双轨逻辑电路实现生化电路的方法，其特征在于，实现方法的步骤为：
步骤一：DNA链置换反应在没有酶或转录机制的常温下实现，将输入链的末端结构域与部分信号链反应，并进行分支迁移，直至双链中的单链被入侵的单链信号取代，最终形成新的单链输出信号；
步骤二：利用DNA链置换的反应机制构建有五个输入信号、输出信号为Y1和Y2的数字逻辑电路实现立方根的功能，数字逻辑电路中的逻辑运算状态分别用二进制数值0和1表示；
步骤三：每个的输入信号都转换成两个状态相反的输入信号X5 1、X4 1、X3 1、X2 1、X1 1和X5 0、X4 0、X3 0、X2 0、X1 0，输出信号Y1和Y2的输出运算结果分别为Y1 1、Y1 0和Y2 1、Y2 0，运用双轨逻辑思想设计基于DNA链置换的立方根双轨逻辑电路，实现四个不同的二进制数相对应的十进制数进行立方根逻辑运算；
步骤四：采用跷跷板电路作为分子逻辑电路单元的基本组成部分，基于DNA链置换反应将立方根双轨逻辑电路中的逻辑门转化为不同的均有输入信号链、输出信号链、阈值链和燃料链的跷跷板逻辑门，跷跷板逻辑门包括不同阈值浓度的DNA阈值门实现不同的逻辑运算，得到跷跷板逻辑电路；
步骤五：将输入信号X5 1、X4 1、X3 1、X2 1、X1 1、X5 0、X4 0、X3 0、X2 0和X1 0分别作为不同的放大门的输入链，在跷跷板逻辑门前增加相匹配的集成门，将跷跷板逻辑电路转化为跷跷板生化逻辑电路。
7.根据权利要求6所述的基于链置换的立方根双轨逻辑电路实现生化电路的方法，其特征在于，所述步骤一中如果双链中产生新的结构域，则发生与反应相似的反应，并将达到动态平衡；如果没有产生新的目标域，则反应结束。
8.根据权利要求6所述的基于链置换的立方根双轨逻辑电路实现生化电路的方法，其特征在于，所述的数字逻辑电路是由五个非门、八个与门和两个或门组成的，五个输入信号分别为X1、X2、X3、X4和X5，两个输出信号分别为Y1和Y2；首先，输入信号X1、X2、X3、X4和X5分别与五个非门相连接进行非逻辑运算，其逻辑运算结果用R1、R2、R3、R4和R5表示；然后，输入信号X1与运算结果R2进行与运算得到运算结果Q1，输入信号X2、X4与X5进行与运算得到运算结果Q2，运算结果R1、R4与R5进行与运算，得到运算结果Q3；运算结果R2与输入信号X4进行与运算得到运算结果Q4；运算结果R1、R3与R5进行与运算得到运算结果Q5，输入信号X5、X2与X1进行与运算得到运算结果Q6；然后，运算结果Q2与Q3进行或运算得到运算结果M1表示，运算结果Q5与Q6进行或运算得到运算结果M2；接着，运算结果Q1与M1进行或运算得到运算结果N1，得到最终的逻辑运算输出结果Y1，即Y1=N1={Q1 ∧ M1 }；运算结果Q4与M2进行或运算得到运算结果N2，得到最终的逻辑运算输出结果Y2，即Y2=N2={Q4 ∧ M2 }。
9.根据权利要求8所述的基于链置换的立方根双轨逻辑电路实现生化电路的方法，其特征在于，所述输入信号X1、X2、X3、X4和X5分别是权重由低到高对应的二进制数输入、表示为十进制数字；输出信号Y1和Y2分别是权重由低到高的二进制数输出、表示为十进制数字，用于判断立方根双轨逻辑电路的运算输出结果是否正确。
10.根据权利要求6所述的基于链置换的立方根双轨逻辑电路实现生化电路的方法，其特征在于，所述立方根双轨逻辑电路包括十个逻辑与门和十个逻辑或门，输入信号包括X1 0、X1 1、X2 0、X2 1、X3 0、X3 1、X4 0、X4 1、X5 0和X5 1，输出信号为Y1 0、Y1 1和Y2 0、Y2 1；输入信号X1 0和X3 1与逻辑与门K1相连接，得到运算结果Q1；输入信号X1 1和X3 0与逻辑或门K2相连接，得到运算结果Q2；输入信号X2 0、X4 0和X5 0与逻辑或门K3相连接，得到运算结果Q3；输入信号X2 1、X4 1和X5 1与逻辑与门K4相连接，得到运算结果Q4；输入信号X2 1、X4 1和X5 1与逻辑或门K5相连接，得到运算结果Q5；输入信号X2 0、X4 0和X5 0与逻辑与门K6相连接，得到运算结果Q6；输入信号X3 1和X4 0与逻辑或门K7相连接，得到运算结果Q7；输入信号X3 0和X4 1与逻辑与门K8相连接，得到运算结果Q8；输入信号X5 1、X2 1和X1 1与逻辑或门K9相连接，得到运算结果Q9；输入信号X5 0、X2 0和X1 0与逻辑与门K10相连接，得到运算结果Q10；输入信号X5 0、X2 0和X1 0与逻辑或门K11相连接，得到运算结果Q11，输入信号X5 1、X2 1和X1 1与逻辑与门K12相连接，得到运算结果Q12；然后，运算结果Q4与Q6与逻辑或门K13相连接，得到运算结果Q13；运算结果Q3与Q5与逻辑与门K14相连接，得到运算结果Q14；运算结果Q10与Q12与逻辑或门K15相连接，得到运算结果Q15；运算结果Q9与Q11与逻辑与门K16相连接，得到运算结果Q16；接着，运算结果Q1与Q14与逻辑门或K17相连接，得到运算输出结果Q17，即得到最终的逻辑输出结果Y1 0，运算结果Q2与Q13与逻辑与门K18相连接，得到运算输出结果Q18，即得到最终的逻辑输出结果Y1 1，运算结果Q7与Q16与逻辑或门K19相连接，得到运算输出结果为Q19，即得到最终的逻辑输出结果Y2 0，运算结果Q8与Q15与逻辑与门K20相连接，得到运算输出结果为Q20，即得到最终的逻辑输出结果Y2 1。
CN201810089286.3A 2018-01-30 2018-01-30 基于链置换的立方根双轨逻辑电路及生化电路实现方法 Active CN108197409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810089286.3A CN108197409B (zh) 2018-01-30 2018-01-30 基于链置换的立方根双轨逻辑电路及生化电路实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810089286.3A CN108197409B (zh) 2018-01-30 2018-01-30 基于链置换的立方根双轨逻辑电路及生化电路实现方法

Publications (2)

Publication Number Publication Date
CN108197409A CN108197409A (zh) 2018-06-22
CN108197409B true CN108197409B (zh) 2019-07-19

Family

ID=62591887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810089286.3A Active CN108197409B (zh) 2018-01-30 2018-01-30 基于链置换的立方根双轨逻辑电路及生化电路实现方法

Country Status (1)

Country Link
CN (1) CN108197409B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544511B (zh) * 2019-09-02 2021-06-18 郑州轻工业学院 基于dna链置换的四输入阶乘加法运算分子电路设计方法
CN110569975B (zh) * 2019-09-02 2021-02-12 郑州轻工业学院 基于dna链置换的四位超前进位加法器电路的实现方法
CN110889258A (zh) * 2019-12-07 2020-03-17 福州大学 基于dna链置换的代码锁双轨生化逻辑电路及实现方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437266A (zh) * 2017-07-11 2017-12-05 大连大学 基于混沌系统与dna链置换模型的图像加密方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3243827A1 (de) * 2016-05-13 2017-11-15 Justus-Liebig-Universität Gießen Diazadiborine, verfahren zur herstellung von diazadiborinen sowie verwendung von diazadiborinen
CN107256306A (zh) * 2017-06-09 2017-10-17 大连大学 基于两域链置换的四位取补器的设计方法
CN107395196B (zh) * 2017-08-23 2018-07-20 郑州轻工业学院 基于dna复合链置换的矩阵向量乘双轨逻辑电路及其方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437266A (zh) * 2017-07-11 2017-12-05 大连大学 基于混沌系统与dna链置换模型的图像加密方法

Also Published As

Publication number Publication date
CN108197409A (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
CN108197409B (zh) 基于链置换的立方根双轨逻辑电路及生化电路实现方法
CN107395196B (zh) 基于dna复合链置换的矩阵向量乘双轨逻辑电路及其方法
CN107766942B (zh) 基于dna链置换的判奇双轨逻辑电路及实现方法
Amos DNA computation
Gao et al. A RET-supported logic gate combinatorial library to enable modeling and implementation of intelligent logic functions
CN108233919B (zh) 基于链置换的火灾报警双轨逻辑电路及实现方法
CN107315928A (zh) 基于Ag NCs和G‑四链体/NMM体系的免标记DNA分子器件
CN112348178B (zh) 一种基于dna链置换的人工神经网络计算模型构建方法
CN110544511B (zh) 基于dna链置换的四输入阶乘加法运算分子电路设计方法
Wang et al. Simple logic computation based on the DNA strand displacement
CN110533155B (zh) 一种基于dna链置换的三级联分子组合电路的实现方法
Chen et al. How dam construction affects the activity of alkaline phosphatases in reservoir sediments: A study of two highly regulated rivers
Wang et al. Four-input multi-layer majority logic circuit based on DNA strand displacement computing
Wang et al. Five-input cube-root logical operation based on DNA strand displacement
Yang et al. A DNA solution of SAT problem by a modified sticker model
CN105763200B (zh) 基于dna链置换的4-10译码器设计方法
Li et al. Five inputs code lock circuit design based on DNA strand displacement mechanism
CN108334745B (zh) 一种聚合酶链反应过程非线性混杂系统建模方法
CN110889258A (zh) 基于dna链置换的代码锁双轨生化逻辑电路及实现方法
Wang et al. Knowledge representation and reasoning based on FRSN P system
Wang et al. Basic logical operations using algorithmic self-assembly of DNA molecules
CN110532705A (zh) 基于dna链置换的两位格雷码减法器分子电路的实现方法
Zhu et al. A universal DNA computing model for solving NP-hard subset problems
Yang et al. The chinese postman problem based on molecular beacon strand displacement
CN117737203A (zh) 基于核酸外切酶驱动模块化dna反应网络的信号处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant