CN108183787A - 一种综合混沌电路 - Google Patents

一种综合混沌电路 Download PDF

Info

Publication number
CN108183787A
CN108183787A CN201810228649.7A CN201810228649A CN108183787A CN 108183787 A CN108183787 A CN 108183787A CN 201810228649 A CN201810228649 A CN 201810228649A CN 108183787 A CN108183787 A CN 108183787A
Authority
CN
China
Prior art keywords
resistance
operational amplifier
output terminal
serial number
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810228649.7A
Other languages
English (en)
Other versions
CN108183787B (zh
Inventor
摆玉龙
魏强
韩佳芳
段济开
常明恒
苏坤
马小艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwest Normal University
Original Assignee
Northwest Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwest Normal University filed Critical Northwest Normal University
Priority to CN201810228649.7A priority Critical patent/CN108183787B/zh
Publication of CN108183787A publication Critical patent/CN108183787A/zh
Application granted granted Critical
Publication of CN108183787B publication Critical patent/CN108183787B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种综合混沌电路,由四个通道组成,包括四个模拟乘法器和八个运算放大器以及若干的电阻和电容。本发明电路中除了部分固定电阻直接焊接到电路板中,其余电阻和电容是可以变换的,元件的底座焊接到电路板中,在确定电容的情况下,根据具体电路计算电路中所需要的电阻值,选择相应阻值的电位器插入相应底座中,再根据电路进行连接,即可得到相应混沌系统的电路,该电路板可移植性强,在混沌电路研究以及非线性混沌电路教学过程中具有重要的应用价值。

Description

一种综合混沌电路
技术领域
本发明属于一种移植性强的混沌系统电路,更具体地说,涉及一种结构简单、功能多样、使用方便的综合混沌电路。
背景技术
混沌理论是现代非线性科学的一个重要分支,混沌应用是一个新的非线性研究领域,从混沌理论的研究成果到实际应用,混沌电路起着至关重要的作用。由于混沌的初值敏感性,使其在电路设计中对元件的精度要求较高,因此混沌电路的硬件实现较为困难。目前人们对混沌电路的研究只是针对具体的电路进行的研究,没有通用和系统的混沌电路设计和实现实验装置。所以一个具有移植性强的混沌综合实验电路在非线性电路研究及教学实验中就显得十分重要。
发明内容
针对现有技术存在的不足,本发明的目的在于提供了一种结构简单、移植性强、使用方便、稳定可靠的综合混沌电路。
为实现上述目的,本发明提供了如下技术方案:
一种综合混沌电路,其特征在于:包括四个模拟乘法器和八个运算放大器;
所述第一运算放大器U1反相输入端与输出端之间设有第一电容C1,第一运算放大器U1的输出端输出即为x/y/z/u,第一运算放大器U1输出端与第五电阻R5相连,第一运算放大器U1反相输入端标有序号1/2/3,可与第一电阻R1一侧的序号1、第二电阻R2一侧的序号2、第三电阻R3一侧的序号3相连,第一电阻R1另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第二电阻R2另一端也可与x/y/z/u/-x/-y/-z/-u的输出端相连,第三电阻R3另一端与模拟乘法器A1的输出端相连,模拟乘法器A1的两个输入端中的一个与模拟乘法器A2的输出端相连,另一端可与x/y/z/u/-x/-y/-z/-u相连,模拟乘法器A2的两个输入端可与x/y/z/u/-x/-y/-z/-u相连,第一运算放大器U1的同相输入端接地;当混沌电路方程中含有三个非线性项相乘时,可选择此通道;
第三运算放大器U3反相输入端与输出端之间设有第一电容C2,第三运算放大器U3的输出端输出即为x/y/z/u,第三运算放大器U3输出端与第五电阻R10相连,第三运算放大器U3反相输入端标有序号1/2/3,可与第六电阻R6一侧的序号1、第七电阻R7一侧的序号2、第八电阻R8一侧的序号3相连,第六电阻R6另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第七电阻R7另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第八电阻R8另一端与模拟乘法器A3的输出端相连,模拟乘法器A3的两个输入端分别于x/y/z/u/-x/-y/-z/-u的输出端连接,第三运算放大器U3的同相输入端接地;
第五运算放大器U5反相输入端与输出端之间设有第一电容C3,第五运算放大器U5的输出端输出即为x/y/z/u,第五运算放大器U5输出端与第十五电阻R15相连,第五运算放大器U5反相输入端标有序号1/2/3,可与第十一电阻R11一侧的序号1、第十二电阻R12一侧的序号2、第十三电阻R13一侧的序号3相连,第十一电阻R11另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第十二电阻R12另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第十三电阻R13另一端与模拟乘法器A4的输出端相连,模拟乘法器A4的两个输入端分别于x/y/z/u/-x/-y/-z/-u的输出端连接,第五运算放大器U5的同相输入端接地;
第七运算放大器U7反相输入端与输出端之间设有第一电容C4,第七运算放大器U7的输出端输出即为x/y/z/u,第七运算放大器U7输出端与第二十电阻R20相连,第七运算放大器U7反相输入端标有序号1/2/3,可与第十六电阻R16一侧的序号1、第十七电阻R17一侧的序号2、第十八电阻R18一侧的序号3相连,第十六电阻R16另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第十七电阻R17另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第十八电阻R18另一端与模拟乘法器A5的输出端相连,模拟乘法器A5的两个输入端分别于x/y/z/u/-x/-y/-z/-u的输出端连接,第七运算放大器U7的同相输入端接地;
第二运算放大器U2反相输入端与第五个电阻R5连接,第二运算放大器U2的同相输入端接地,第二运算放大器U2的反相输入端与输出端之间设有第四电阻R4,第二运算放大器U2输出端即为-x/-y/-z/-u输出端;
第四运算放大器U4反相输入端与第十电阻R10连接,第四运算放大器U4同相输入端接地,第四运算放大器U4反相输入端与输出端之间连接第九电阻R9,第四运算放大器U4输出端即为-x/-y/-z/-u输出端;
第六运算放大器U6反相输入端与第十五电阻R15连接,第六运算放大器U6同相输入端接地,第六运算放大器U6反相输入端与输出端之间连接第十四电阻R14,第六运算放大器U6输出端即为-x/-y/-z/-u输出端;
第八运算放大器U8反相输入端与第二十电阻R20连接,第八运算放大器U8同相输入端接地,第八运算放大器U8反相输入端与输出端之间连接第十九电阻R19,第八运算放大器U8输出端即为-x/-y/-z/-u输出端。
作为一种优化的技术方案,所述电阻R1、电阻R2、电阻R3、电阻R6、电阻R7、电阻R8、电阻R11、电阻R12、电阻R13、电阻R16、电阻R17、电阻R18为可变电阻,可用电位器代替;电阻R4、电阻R5、电阻R9、电阻R10、电阻R14、电阻R15、电阻R19、电阻R20为固定阻值电阻10k。
作为一种优化的技术方案,所述电容C1-电容C4为可拆卸电容;运算放大器U1、运算放大器U2、运算放大器U3、运算放大器U4、运算放大器U5、运算放大器U6、运算放大器U7、运算放大器U8为运算放大器LM741;乘法器A1、乘法器A2、乘法器A3、乘法器A4、乘法器A5为乘法器AD633
由于采用了上述技术方案,与现有技术相比,本发明电路中除了部分固定电阻直接焊接到电路板中,其余电阻和电容是可以变换的,元件的底座焊接到电路板中,在确定电容的情况下,根据具体电路计算电路中所需要的电阻值,选择相应阻值的电位器插入相应底座中,再根据电路进行连接,即可得到相应混沌系统的电路,该电路板可移植性强,在混沌电路研究以及非线性混沌电路教学过程中具有重要的应用价值。
参照附图和实施例对本发明做进一步说明。
附图说明
图1是本发明的综合混沌电路原理图;
图2是一新混沌系统在本发明电路上观察得到的X-Y输出相图;
图3是一新混沌系统在本发明电路上观察得到的X-Z输出相图;
图4是一新混沌系统在本发明电路上观察得到的Y-Z输出相图。
具体实施方式
实施例
如图1-4所示,一种综合混沌电路由四个通道组成,包含四个模拟乘法器、八个运算放大器以及若干的电阻和电容。
第一通道:第一运算放大器U1反相输入端与输出端之间设有第一电容C1,第一运算放大器U1的输出端输出即为x/y/z/u,第一运算放大器U1输出端与第五电阻R5相连,第一运算放大器U1反相输入端标有序号1/2/3,可与第一电阻R1一侧的序号1、第二电阻R2一侧的序号2、第三电阻R3一侧的序号3相连,第一电阻R1另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第二电阻R2另一端也可与x/y/z/u/-x/-y/-z/-u的输出端相连,第三电阻R3另一端与乘法器A1的输出端相连,乘法器A1的两个输入端一个与乘法器A2的输出端相连,另一端可与x/y/z/u/-x/-y/-z/-u相连,乘法器A2的两个输入端可与x/y/z/u/-x/-y/-z/-u相连,第一运算放大器U1的同相输入端接地。第二运算放大器U2反相输入端与第五个电阻R5连接,第二运算放大器U2的同相输入端接地,第二运算放大器U2的反相输入端与输出端之间设有第四电阻R4,第二运算放大器U2输出端即为-x/-y/-z/-u输出端。
第二通道:第三运算放大器U3反相输入端与输出端之间设有第二电容C2,第三运算放大器U3的输出端输出即为x/y/z/u,第三运算放大器U3输出端与第五电阻R10相连,第三运算放大器U3反相输入端标有序号1/2/3,可与第六电阻R6一侧的序号1、第七电阻R7一侧的序号2、第八电阻R8一侧的序号3相连,第六电阻R6另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第七电阻R7另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第八电阻R8另一端与乘法器A3的输出端相连,乘法器A3的两个输入端分别于x/y/z/u/-x/-y/-z/-u的输出端连接,第三运算放大器U3的同相输入端接地。第四运算放大器U4反相输入端与第十电阻R10连接,第四运算放大器U4同相输入端接地,第四运算放大器U4反相输入端与输出端之间连接第九电阻R9,第四运算放大器U4输出端即为-x/-y/-z/-u输出端。
第三通道:第五运算放大器U5反相输入端与输出端之间设有第三电容C3,第五运算放大器U5的输出端输出即为x/y/z/u,第五运算放大器U5输出端与第十五电阻R15相连,第五运算放大器U5反相输入端标有序号1/2/3,可与第十一电阻R11一侧的序号1、第十二电阻R12一侧的序号2、第十三电阻R13一侧的序号3相连,第十一电阻R11另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第十二电阻R12另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第十三电阻R13另一端与乘法器A4的输出端相连,乘法器A4的两个输入端分别于x/y/z/u/-x/-y/-z/-u的输出端连接,第五运算放大器U5的同相输入端接地。第六运算放大器U6反相输入端与第十五电阻R15连接,第六运算放大器U6同相输入端接地,第六运算放大器U6反相输入端与输出端之间连接第十四电阻R14,第六运算放大器U6输出端即为-x/-y/-z/-u输出端。
第四通道:第七运算放大器U7反相输入端与输出端之间设有第四电容C4,第七运算放大器U7的输出端输出即为x/y/z/u,第七运算放大器U7输出端与第二十电阻R20相连,第七运算放大器U7反相输入端标有序号1/2/3,可与第十六电阻R16一侧的序号1、第十七电阻R17一侧的序号2、第十八电阻R18一侧的序号3相连,第十六电阻R16另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第十七电阻R17另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第十八电阻R18另一端与乘法器A5的输出端相连,乘法器A5的两个输入端分别于x/y/z/u/-x/-y/-z/-u的输出端连接,第七运算放大器U7的同相输入端接地。第八运算放大器U8反相输入端与第二十电阻R20连接,第八运算放大器U8同相输入端接地,第八运算放大器U8反相输入端与输出端之间连接第十九电阻R19,第八运算放大器U8输出端即为-x/-y/-z/-u输出端。
根据图1,制作一个单面PCB混沌硬件电路。焊接固定元件。其中乘法器AD633、运算放大器LM741的正电源VDD、负电源VEE、地GND布线时有部分线在顶层,采用跳线连接。在焊接元器件时,除了固定电阻直接焊接到电路板上,其余的将元器件底座焊接到电路板上,然后将相对应的元件插入底座,实现电路的可移植,可变换。
以下对一个具体混沌系统电路进行说明:在Liu系统基础上,建立一个新的混沌系统,系统方程如下:
由于该方程不含三个变量相乘的非线性项,这里选择通道二、三、四,变换转化后的状态方程为:
对于第一个方程式,选择通道二,R6、R7、R8右侧的1、2、3与U3反向输入端连接,R6、R7、R8左侧分别与x的输出端、-y的输出端、乘法器A3的输出端连接,乘法器A3的输入端分别与-y、z的输出端连接。
对于第二个方程式,选择通道三,R11、R12、R13右侧的1、2与3与U5反向输入端连接,R11、R12、R13左侧分别与-x的输出端、y的输出端、乘法器A4的输出端连接,乘法器A4的输入端分别与x、z的输出端连接。
对于第三个方程式,选择通道四,R16、R17、R18右侧的1、2、3与U7反向输入端连接,R16、R17、R18左侧分别与x的输出端、z的输出端、乘法器A5的输出端连接,乘法器A5的输入端分别与-x、x的输出端连接。
令C1=C2=C3=C4=100nF,由数值计算知:R6=5k、R7=5k、R8=1k、R11=8k、R12=10k、R13=1k、R16=30k、R17=30k、R18=1k;
R4=R5=R9=R10=R14=R15=R19=R20=10K。连接示波器,可以观察到各相相图如图2、图3、图4所示。
本发明电路中除了部分固定电阻直接焊接到电路板中,其余电阻和电容是可以变换的,元件的底座焊接到电路板中,在确定电容的情况下,根据具体电路计算电路中所需要的电阻值,选择相应阻值的电位器插入相应底座中,再根据电路进行连接,即可得到相应混沌系统的电路,该电路板可移植性强,在混沌电路研究以及非线性混沌电路教学过程中具有重要的应用价值。
本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.一种综合混沌电路,其特征在于:包括四个模拟乘法器和八个运算放大器;
所述第一运算放大器U1反相输入端与输出端之间设有第一电容C1,第一运算放大器U1的输出端输出即为x/y/z/u,第一运算放大器U1输出端与第五电阻R5相连,第一运算放大器U1反相输入端标有序号1/2/3,可与第一电阻R1一侧的序号1、第二电阻R2一侧的序号2、第三电阻R3一侧的序号3相连,第一电阻R1另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第二电阻R2另一端也可与x/y/z/u/-x/-y/-z/-u的输出端相连,第三电阻R3另一端与模拟乘法器A1的输出端相连,模拟乘法器A1的两个输入端中的一个与模拟乘法器A2的输出端相连,另一端可与x/y/z/u/-x/-y/-z/-u相连,模拟乘法器A2的两个输入端可与x/y/z/u/-x/-y/-z/-u相连,第一运算放大器U1的同相输入端接地;当混沌电路方程中含有三个非线性项相乘时,可选择此通道;
第三运算放大器U3反相输入端与输出端之间设有第一电容C2,第三运算放大器U3的输出端输出即为x/y/z/u,第三运算放大器U3输出端与第五电阻R10相连,第三运算放大器U3反相输入端标有序号1/2/3,可与第六电阻R6一侧的序号1、第七电阻R7一侧的序号2、第八电阻R8一侧的序号3相连,第六电阻R6另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第七电阻R7另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第八电阻R8另一端与模拟乘法器A3的输出端相连,模拟乘法器A3的两个输入端分别于x/y/z/u/-x/-y/-z/-u的输出端连接,第三运算放大器U3的同相输入端接地;
第五运算放大器U5反相输入端与输出端之间设有第一电容C3,第五运算放大器U5的输出端输出即为x/y/z/u,第五运算放大器U5输出端与第十五电阻R15相连,第五运算放大器U5反相输入端标有序号1/2/3,可与第十一电阻R11一侧的序号1、第十二电阻R12一侧的序号2、第十三电阻R13一侧的序号3相连,第十一电阻R11另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第十二电阻R12另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第十三电阻R13另一端与模拟乘法器A4的输出端相连,模拟乘法器A4的两个输入端分别于x/y/z/u/-x/-y/-z/-u的输出端连接,第五运算放大器U5的同相输入端接地;
第七运算放大器U7反相输入端与输出端之间设有第一电容C4,第七运算放大器U7的输出端输出即为x/y/z/u,第七运算放大器U7输出端与第二十电阻R20相连,第七运算放大器U7反相输入端标有序号1/2/3,可与第十六电阻R16一侧的序号1、第十七电阻R17一侧的序号2、第十八电阻R18一侧的序号3相连,第十六电阻R16另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第十七电阻R17另一端可与x/y/z/u/-x/-y/-z/-u的输出端相连,第十八电阻R18另一端与模拟乘法器A5的输出端相连,模拟乘法器A5的两个输入端分别于x/y/z/u/-x/-y/-z/-u的输出端连接,第七运算放大器U7的同相输入端接地;
第二运算放大器U2反相输入端与第五个电阻R5连接,第二运算放大器U2的同相输入端接地,第二运算放大器U2的反相输入端与输出端之间设有第四电阻R4,第二运算放大器U2输出端即为-x/-y/-z/-u输出端;
第四运算放大器U4反相输入端与第十电阻R10连接,第四运算放大器U4同相输入端接地,第四运算放大器U4反相输入端与输出端之间连接第九电阻R9,第四运算放大器U4输出端即为-x/-y/-z/-u输出端;
第六运算放大器U6反相输入端与第十五电阻R15连接,第六运算放大器U6同相输入端接地,第六运算放大器U6反相输入端与输出端之间连接第十四电阻R14,第六运算放大器U6输出端即为-x/-y/-z/-u输出端;
第八运算放大器U8反相输入端与第二十电阻R20连接,第八运算放大器U8同相输入端接地,第八运算放大器U8反相输入端与输出端之间连接第十九电阻R19,第八运算放大器U8输出端即为-x/-y/-z/-u输出端。
2.根据权利要求1所述的一种综合混沌电路,其特征在于:所述电阻R1、电阻R2、电阻R3、电阻R6、电阻R7、电阻R8、电阻R11、电阻R12、电阻R13、电阻R16、电阻R17、电阻R18为可变电阻,可用电位器代替;电阻R4、电阻R5、电阻R9、电阻R10、电阻R14、电阻R15、电阻R19、电阻R20为固定阻值电阻10k。
3.根据权利要求1所述的一种综合混沌电路,其特征在于:所述电容C1-电容C4为可拆卸电容;运算放大器U1、运算放大器U2、运算放大器U3、运算放大器U4、运算放大器U5、运算放大器U6、运算放大器U7、运算放大器U8为运算放大器LM741;乘法器A1、乘法器A2、乘法器A3、乘法器A4、乘法器A5为乘法器AD633。
CN201810228649.7A 2018-03-20 2018-03-20 一种综合混沌电路 Expired - Fee Related CN108183787B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810228649.7A CN108183787B (zh) 2018-03-20 2018-03-20 一种综合混沌电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810228649.7A CN108183787B (zh) 2018-03-20 2018-03-20 一种综合混沌电路

Publications (2)

Publication Number Publication Date
CN108183787A true CN108183787A (zh) 2018-06-19
CN108183787B CN108183787B (zh) 2021-08-17

Family

ID=62553764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810228649.7A Expired - Fee Related CN108183787B (zh) 2018-03-20 2018-03-20 一种综合混沌电路

Country Status (1)

Country Link
CN (1) CN108183787B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201336097Y (zh) * 2008-12-31 2009-10-28 张新国 一种混沌电路实验装置
CN201918084U (zh) * 2010-09-29 2011-08-03 中南林业科技大学 综合电路实验板
CN102739392A (zh) * 2012-06-29 2012-10-17 东北大学 一种Chen混沌信号发生器
CN102752099A (zh) * 2012-06-29 2012-10-24 东北大学 一种Lorenz混沌信号发生器
CN102930762A (zh) * 2012-11-19 2013-02-13 湖南大学 一种三维混沌电路
CN103414550A (zh) * 2013-08-02 2013-11-27 南京师范大学 一种四维超混沌电路
US20150364682A1 (en) * 2013-01-16 2015-12-17 Helmholtz-Zentrum Dresden-Rossendorf E.V. Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence
WO2016041105A1 (zh) * 2014-09-19 2016-03-24 李建庆 基于链式分数阶积分电路模块的0.2阶Chen混沌系统电路
CN106160998A (zh) * 2016-09-07 2016-11-23 西安理工大学 一种三阶非自治的非线性混沌电路
WO2017027993A1 (zh) * 2015-08-19 2017-02-23 王忠林 一种0.5阶混合型与链式分数阶积分切换方法及电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201336097Y (zh) * 2008-12-31 2009-10-28 张新国 一种混沌电路实验装置
CN201918084U (zh) * 2010-09-29 2011-08-03 中南林业科技大学 综合电路实验板
CN102739392A (zh) * 2012-06-29 2012-10-17 东北大学 一种Chen混沌信号发生器
CN102752099A (zh) * 2012-06-29 2012-10-24 东北大学 一种Lorenz混沌信号发生器
CN102930762A (zh) * 2012-11-19 2013-02-13 湖南大学 一种三维混沌电路
US20150364682A1 (en) * 2013-01-16 2015-12-17 Helmholtz-Zentrum Dresden-Rossendorf E.V. Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence
CN103414550A (zh) * 2013-08-02 2013-11-27 南京师范大学 一种四维超混沌电路
WO2016041105A1 (zh) * 2014-09-19 2016-03-24 李建庆 基于链式分数阶积分电路模块的0.2阶Chen混沌系统电路
WO2017027993A1 (zh) * 2015-08-19 2017-02-23 王忠林 一种0.5阶混合型与链式分数阶积分切换方法及电路
CN106160998A (zh) * 2016-09-07 2016-11-23 西安理工大学 一种三阶非自治的非线性混沌电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
尹玮宏: "《一个新的基于忆阻器的超混沌系统及其电路实现》", 《西南大学学报(自然科学版)》 *
林若波: "混沌电路系统的模型仿真与电路实现", 《电路与系统学报》 *
王心华等: "一类jerk混沌电路的仿真与设计", 《物理实验》 *

Also Published As

Publication number Publication date
CN108183787B (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
CN101373563B (zh) 一种洛伦兹混沌电路
CN101295454B (zh) 一种无电感蔡氏电路
CN108183787A (zh) 一种综合混沌电路
CN105591735B (zh) 四阶类洛伦兹5+2型超混沌电路
CN105634726B (zh) 三阶类洛伦兹4+2型混沌电路
CN108667597A (zh) 一种三阶类洛伦兹3+2型电路
CN109361503A (zh) 一种基于锯齿波混沌反控制的多涡卷电路
CN108718190A (zh) 一种指数型局部有源忆阻器仿真器
CN108512644A (zh) 一种实现指数混沌系统特性的电路模型
CN209543699U (zh) 一种三阶类洛伦兹3+2型混沌电路
Zeng et al. Electric Circuits
CN108736860A (zh) 一种荷控忆容器等效电路模型
CN209046656U (zh) 一种三阶滞回非线性混沌电路
CN104468088B (zh) 四阶六加三式八翼超混沌电路
CN208335572U (zh) 三阶反双曲正弦非线性蔡氏电路
CN208460277U (zh) 三阶双曲正弦非线性蔡氏电路
CN101441830A (zh) 一种左倾双涡漩混沌电路
CN208971536U (zh) 一种基于锯齿波混沌反控制的多涡卷电路
CN207938237U (zh) 四阶双曲正弦非线性蔡氏电路
CN207166505U (zh) 一种时滞混沌电路
CN205247388U (zh) 忆容器仿真器的电路
CN108806427A (zh) 基于蔡氏电路的忆阻混沌电路
CN110110383A (zh) 一种具有曲线平衡点的非曲线模拟电路
CN208999547U (zh) 一种电池组各单体电池数据采集电路
CN110277008A (zh) 一种运放控制的动漫显示导电率测试仪器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210817

CF01 Termination of patent right due to non-payment of annual fee