CN108075766A - 具有可编程差分和共模增益的线性高电压驱动器 - Google Patents

具有可编程差分和共模增益的线性高电压驱动器 Download PDF

Info

Publication number
CN108075766A
CN108075766A CN201711005973.4A CN201711005973A CN108075766A CN 108075766 A CN108075766 A CN 108075766A CN 201711005973 A CN201711005973 A CN 201711005973A CN 108075766 A CN108075766 A CN 108075766A
Authority
CN
China
Prior art keywords
voltage
electric current
circuit
source
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711005973.4A
Other languages
English (en)
Other versions
CN108075766B (zh
Inventor
P·纳拉莫苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Publication of CN108075766A publication Critical patent/CN108075766A/zh
Application granted granted Critical
Publication of CN108075766B publication Critical patent/CN108075766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本文公开了具有可编程差分和共模增益的线性高电压驱动器。一种低电压到高电压(LV2HV)转换电路具有被配置为接收输入信号(在相对较低的电压处)的输入和被配置为生成输出信号(在相对较高的电压处)的输出。LV2HV转换电路包括电压到电流转换电路，其以相对较低的电压为基准并且被配置为将输入信号的电压转换成第一电流的，其中第一电流的幅度取决于输入信号的所述电压和增益设置值。电流镜像电路镜像第一电流并且输出第二电流。电流到电压转换电路将第二电流转换成输出信号的电压。电流镜像电路和电流到电压转换电路以相对较高的电压为基准。

Description

具有可编程差分和共模增益的线性高电压驱动器
技术领域
本发明涉及驱动器电路，并且特别地涉及接收低电压差分输入并且生成具有可编程的差分和共模增益的高电压差分输出的驱动器电路。
背景技术
存在很多系统应用，其中必须由输出相对较低的电压控制信号的控制电路利用相对较高的电压信号来驱动器件。例如，陀螺测试仪(即，陀螺仪和加速度计)器件可以利用具有在18-25V之间的相对较高的电压的驱动信号来被驱动。然而，用于控制器件操作的控制电路可能仅输出具有1-3V的相对较低的电压的控制信号。因此，需要驱动器电路来升高控制信号以提供驱动信号。重要的是，该驱动器电路呈现线性操作。
发明内容
应当理解，以上一般描述和以下详细描述都是示例性和说明性的，并且旨在提供对所要求保护的本发明的进一步说明。
在实施例中，一种电压驱动器电路包括低电压到高电压(LV2HV)转换电路，LV2HV转换电路具有被配置为接收输入信号的输入并且具有被配置为生成输出信号的输出。LV2HV转换电路包括：电压到电流转换电路，其被配置为将输入信号的电压转换成第一电流，其中第一电流的幅度取决于输入信号的所述电压和增益设置值；电流镜像电路，其被配置为镜像第一电流并且输出第二电流；以及电流到电压转换电路，其被配置为将第二电流转换成所述输出信号的电压。
附图说明
附图被包括以提供对本发明的进一步理解，并且被包含并且构成本说明书的一部分，示出了本发明的实施例，并且与描述一起用于解释本发明的原理。
在附图中：
图1是驱动器电路的框图；
图2是图1的驱动器电路内的低电压到高电压(LV2HV)转换电路的示意图；以及
图3A至图3D示出了图1至图2的电路的操作波形。
具体实施方式
现在参考图1，图1示出了驱动器电路10的框图。驱动器电路10接收包括第一信号分量12p(例如，非反相(正)信号分量(INdiff+))和第二信号分量12n(例如，反相(负)信号分量(INdiff-))的差分输入信号(INdiff)，并且生成包括第一信号分量14p(例如，非反相(正)信号分量(OUTdiff+))和第二信号分量14n(例如，反相(负)信号分量(OUTdiff-))的差分输出信号(OUTdiff)。在实施例中，差分输入信号(INdiff)是具有0.2V至1.2V的电压范围的相对较低的电压信号，并且差分输出信号(OUTdiff)是具有约2V至例如5V、10V、15V和20V的可编程并且可选择的高电压电平的电压范围的相对较高的电压信号。因此，不仅有由驱动器电路10施加的差分增益，而且还施加有共模增益。
驱动器电路包括第一低电压到高电压(LV2HV)转换电路16p，其具有被耦合以接收差分输入信号(INdiff)的第一信号分量12p的信号输入(Vin)和被配置为提供差分输出信号(OUTdiff)的第一信号分量14p的信号输出(Vout)。控制输入(Sel<1:0>)耦合到数据总线20以接收数据信号，该数据信号指定在转换差分输入信号(INdiff)的第一分量以生成差分输出信号(OUTdiff)的第一分量时要由LV2HV转换电路16p实现的可编程差分和共模增益。
驱动器电路包括第二LV2HV转换电路16n，其具有被耦合以接收差分输入信号(INdiff)的第二信号分量12n的信号输入(Vin)和被配置为提供差分输出信号(OUTdiff)的第二信号分量14n的信号输出(Vout)。控制输入(Sel<1:0>)耦合到数据总线20以接收数据信号，该数据信号指定在转换差分输入信号(INdiff)的第二分量以生成差分输出信号(OUTdiff)的第二分量时要由LV2HV转换电路16n实现的可编程差分和共模增益。
数据总线20上的数据信号由增益控制电路22生成。在实施例中，数据总线20是允许选择四个不同的增益水平的两位总线。作为示例，这四个不同的增益水平可以对应于如上所述的5V、10V、15V和20V的可编程并且可选择的高电压电平。
现在参考图2，图2示出了LV2HV转换电路16的电路图。输入信号Vin在运算放大器电路40的第一(例如，非反相)输入处被接收。运算放大器电路40从与用于输入信号Vin的电源相对应的低电压电源(Vlow)被供电(例如，在1.2V的电压处)。运算放大器电路40的输出耦合到n沟道晶体管42的栅极端子。晶体管42的源极端子在反馈路径44中耦合到运算放大器电路40的第二(例如，反相)输入。电容器46具有耦合到晶体管42的源极节点的第一端子和耦合到接地参考节点的第二端子。电容器46用于平滑运算放大器40的反相输入处的电压。数字地受控的可变电阻电路48也耦合在节点50处的晶体管42的源极节点与接地参考节点之间。数字地受控的可变电阻电路48在晶体管42的源极节点与接地参考节点之间呈现具有可变电阻的电阻器，可变电阻具有由在数据总线20上接收的数据信号选择的多个离散电阻值。运算放大器电路40、晶体管42、反馈路径44和可变电阻电路48相应地形成用于将输入信号Vin的电压转换成相应的电流I1的电压到电流转换电路50。电流I1是具有取决于输入信号Vin的电压和可变电阻电路48的所选择的离散电阻的幅度的可变电流。
n沟道晶体管60具有与晶体管42的源极-漏极路径串联耦合的源极-漏极路径。晶体管60的栅极端子被耦合以接收控制信号C1。晶体管60是被设置用于保护电压到电流转换电路50的低电压晶体管器件的高电压开关晶体管。晶体管60响应于信号C1的确立而导通。
LV2HV转换电路16还包括电流到高电压转换电路70。电路70包括共源共栅(cascode)电流镜像电路72，其具有被耦合以接收电流I1的输入支路和被配置为生成电流I2＝M*I1的输出支路，其中M是由电流镜像电路提供的电流倍增。共源共栅电流镜像电路72的输入支路由具有彼此串联耦合的源极-漏极路径的第一(共源共栅)p沟道晶体管74和第二p沟道晶体管76形成。晶体管76的源极耦合到高电压电源(Vhigh)，并且晶体管74的漏极耦合到晶体管60的漏极。由高电压电源提供的电压可以例如为30V，并且可以使用电荷泵电路来获得。提供电流I2的共源共栅电流镜像电路72的输出支路由具有彼此串联耦合的源极-漏极路径的第三(共源共栅)p沟道晶体管78和第四p沟道晶体管80形成。晶体管80的源极耦合到高电压电源(Vhigh)，并且晶体管78的漏极耦合到节点86。晶体管74和78的栅极端子彼此连接并且接收由偏置电压发生器电路(未示出)生成的偏置电压BV1。晶体管76和80的栅极端子彼此连接并且进一步连接到晶体管74的漏极端子。
电流I2被施加在电阻器84的两端以在节点86处产生电压。电阻器84具有耦合到节点86的第一端子和耦合到n沟道晶体管88的漏极的第二端子。晶体管88的源极耦合到接地参考节点，并且晶体管88的栅极端子被耦合以接收控制信号C2。晶体管88是下拉式高电压晶体管开关。晶体管88响应于信号C2的确立而被驱动以允许电流I2传递到接地以在节点86处产生电压。
电容器92具有耦合到节点86的第一板和耦合到接地参考节点的第二板。电容器92用于平滑节点86处的电压。
P沟道晶体管96具有耦合到输出节点98的源极和耦合到节点86的栅极端子。晶体管96被配置为作为源极跟随器而操作，并且因此输出节点98处的电压将跟随在节点86处跨电阻器84产生的电压(其中节点86处的电压是电压Vin的升高版本)。
电流源102从高电源电压(Vhigh)被提供以将偏置电流源送到晶体管96的源极。为了保持源极跟随器晶体管96的偏置，电流源102还可以包括反馈回路124(一般地由虚线电路路径表示)，反馈回路124的输入耦合到晶体管96的漏极并且输出被耦合以控制电流源102的操作。反馈回路用于确保电流平衡，使得通过晶体管126的电流I3等于由电流源102提供的电流I4和由电流源128提供的电流I5之和。反馈环路的提供是有益的，因为它既向输出源极跟随器晶体管96提供偏置，并且还减少了电源抑制。晶体管126具有在节点100处耦合到晶体管96的漏极的漏极端子、耦合到接地参考节点的源极端子、和通过由偏置电压发生器电路(未示出)生成的偏置电压BV2被偏置的栅极端子。
晶体管96的漏极还在节点100处耦合到电阻器108的第一端子。电阻器108的第二端子耦合到节点110。电容器112具有耦合到节点110的第一端子和耦合到接地参考节点的第二端子。电阻器108和电容器112形成RC补偿电路。
晶体管96的漏极还耦合到n沟道晶体管114的栅极端子。晶体管114的源极耦合到接地参考节点。n沟道晶体管118的源极-漏极路径与晶体管114的源极-漏极路径串联耦合。晶体管118的漏极还耦合到输出节点98。晶体管118的栅极端子被耦合以接收控制信号C3。晶体管118用作相对于节点98处的输出形成另外的反馈回路的晶体管开关。该另外的反馈回路是通过由电阻器108和电容器112提供的RC补偿来被稳定的分流调节回路，其防止在晶体管96的漏极处的电压的不期望的移动。晶体管118将高电压器件与低电压器件分离。晶体管118响应于控制信号C3的确立被驱动。
一对齐纳二极管120和122串联耦合，它们的阳极在节点86与节点98之间背靠背连接。这些二极管针对源极跟随器晶体管96提供栅极到源极电压保护。
图3A至图3D示出了图1至图2的电路的操作波形。图3A至图3B分别示出了差分输入信号(INdiff)的第一(非反相(正))信号分量12p和第二(反相(负))信号分量12n。这里，差分输入信号(INdiff)的电压范围为0.2V至1.2V，其中共模电压Vcm大约等于0.7V。具有正弦波形形状的差分输入信号分量的图示仅作为示例，应当理解，差分输入信号(INdiff)可以具有任何期望的模拟信号波形以用于驱动被耦合以接收差分输出信号(OUTdiff)的器件。这样的其他模拟信号波形的示例包括但不限于步进、斜坡三角形、锯齿波和指数。差分输入信号(INdiff)可以由模拟电路生成，或者可以由数模转换器(未示出)从数字源信号转换成模拟来生成。图3C至图3D分别示出了差分输出信号(OUTdiff)相对于通过经由数据总线20施加到控制输入(Sel<1:0>)的数据信号而选择的四个不同的增益设置(G1至G4)的第一(非反相(正))信号分量14p和第二(反相(负))信号分量14n。差分输出信号(OUTdiff)可以具有2V至20V的电压范围，其中相应的共模电压为Vcm1至Vcm4。更一般地，输出电压由下式给出：
其中：Rv是可变电阻电路48的电阻；M是由电流镜像电路72提供的电流倍增；以及Rout是电阻器84的电阻。Rv和Rout的变化抵消到第一程度。输出电压因此与输入电压Vin乘以设定的增益G直接成比例，其中：
在图2的电路中，晶体管60、74、78、88、96和118以及电流源102的晶体管是高电压晶体管器件，其中高电压工作电流在几微安数量级上。因此，来自高电压(电荷泵)源Vhigh的相对较小的输出电流直接转换成相对较小的占用电路面积。
对于本领域技术人员显而易见的是，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变化。因此，本发明旨在覆盖本发明的修改和变化，只要它们在所附权利要求及其等同物的范围内。

Claims (17)

1.一种电压驱动器电路，包括：
第一低电压到高电压(LV2HV)转换电路，具有被配置为接收第一输入信号的第一输入，并且具有被配置为生成第一输出信号的第一输出，其中所述第一LV2HV转换电路包括：
第一电压到电流转换电路，被配置为将所述第一输入信号的电压转换成第一电流，其中所述第一电流的幅度取决于所述第一输入信号的所述电压和增益设置值；
电流镜像电路，被配置为镜像所述第一电流并且输出第二电流；以及
第一电流到电压转换电路，被配置为将所述第二电流转换成所述第一输出信号的电压。
2.根据权利要求1所述的电压驱动器电路，其中所述第一输入信号以第一电源电压为基准，并且其中所述电流镜像电路和所述第一电流到电压转换电路以第二电源电压为基准，所述第二电源电压大于所述第一电源电压。
3.根据权利要求2所述的电压驱动器电路，其中所述第一电压到电流转换电路包括从所述第一电源电压供电的放大器电路。
4.根据权利要求3所述的电压驱动器电路，其中所述第一电压到电流转换电路还包括具有耦合到所述放大器电路的输出的栅极端子和被配置为承载所述第一电流的源极-漏极路径的晶体管。
5.根据权利要求4所述的电压驱动器电路，还包括将所述晶体管的源极端子耦合到所述放大器电路的输入的反馈路径。
6.根据权利要求4所述的电压驱动器电路，其中所述第一电压到电流转换电路还包括与所述晶体管的所述源极-漏极路径串联耦合的可变电阻电路，所述可变电阻电路具有响应于控制信号而被设置的电阻值。
7.根据权利要求6所述的电压驱动器电路，其中所述电阻值具有多个离散的并且可选择的电阻值。
8.根据权利要求2所述的电压驱动器电路，其中所述第一电流到电压转换电路包括：
源级跟随器晶体管，具有栅极端子和源极端子；
电阻器，跨所述电阻器的电压响应于所述第二电流来被产生；以及
电容器，与所述电阻器并联耦合，
其中所述源极跟随器晶体管的所述栅极端子耦合到所述电阻器和所述电容器。
9.根据权利要求8所述的电压驱动器电路，其中所述第一电流到电压转换电路还包括具有耦合到所述源极跟随器晶体管的源极节点的源极-漏极路径和耦合到所述源极跟随器晶体管的漏极端子的栅极端子的晶体管。
10.根据权利要求8所述的电压驱动器电路，其中所述第一电流到电压转换电路还包括被配置为生成被施加到所述源极跟随器晶体管的源极端子的偏置电流的电流源。
11.根据权利要求10所述的电压驱动器电路，其中所述第一电流到电压转换电路还包括具有耦合到所述源极跟随器晶体管的漏极端子的输入和耦合到所述电流源的输出的反馈电路。
12.根据权利要求8所述的电压驱动器电路，还包括一对齐纳二极管，所述一对齐纳二极管具有的阳极背靠背连接，并且所述一对齐纳二极管具有的阴极分别连接到所述电流镜像电路的输出和所述源极跟随器晶体管的源极端子。
13.根据权利要求1所述的电压驱动器电路，其中所述电流镜像电路包括共源共栅晶体管。
14.根据权利要求1所述的电压驱动器电路，其中所述增益设置值由数字信号来提供。
15.根据权利要求1所述的电压驱动器电路，还包括：
第二LV2HV转换电路，具有被配置为接收第二输入信号的第二输入，并且具有被配置为生成第二输出信号的第二输出，其中所述第二LV2HV转换电路包括：
第二电压到电流转换电路，被配置为将所述第二输入信号的电压转换成第三电流，其中所述第三电流的幅度取决于所述第二输入信号的所述电压和所述增益设置值；
电流镜像电路，被配置为镜像所述第三电流并且输出第四电流；以及
第二电流到电压转换电路，被配置为将所述第四电流转换成所述第二输出信号的电压。
16.根据权利要求15所述的电压驱动器电路，其中所述第一输入信号和所述第二输入信号是差分输入信号的正分量和负分量。
17.根据权利要求15所述的电压驱动器电路，其中所述第一输入信号和所述第二输入信号以第一电源电压为基准，并且其中所述电流镜像电路以及所述第一电流到电压转换电路和所述第二电流到电压转换电路以第二电源电压为基准，所述第二电源电压大于所述第一电源电压。
CN201711005973.4A 2016-11-08 2017-10-25 具有可编程差分和共模增益的线性高电压驱动器 Active CN108075766B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/346,064 US10075139B2 (en) 2016-11-08 2016-11-08 Linear high voltage driver with programmable differential and common mode gain
US15/346,064 2016-11-08

Publications (2)

Publication Number Publication Date
CN108075766A true CN108075766A (zh) 2018-05-25
CN108075766B CN108075766B (zh) 2021-10-12

Family

ID=62064128

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201721382332.6U Expired - Fee Related CN207490897U (zh) 2016-11-08 2017-10-25 电压驱动器电路
CN201711005973.4A Active CN108075766B (zh) 2016-11-08 2017-10-25 具有可编程差分和共模增益的线性高电压驱动器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201721382332.6U Expired - Fee Related CN207490897U (zh) 2016-11-08 2017-10-25 电压驱动器电路

Country Status (2)

Country Link
US (1) US10075139B2 (zh)
CN (2) CN207490897U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112969979A (zh) * 2018-10-31 2021-06-15 罗姆股份有限公司 线性电源电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707876B1 (en) * 2019-01-18 2020-07-07 Qualcomm Incorporated High-voltage and low-voltage signaling output driver
US11140918B2 (en) * 2019-03-15 2021-10-12 Flair Products Llc Personal vaporizer
CN110166384B (zh) * 2019-05-28 2022-02-18 苏州浪潮智能科技有限公司 一种差分讯号传输电路及通信装置
US11228466B2 (en) * 2019-07-30 2022-01-18 Allegro Microsystems, Llc Digital capacitive isolator
US11462900B2 (en) * 2020-12-07 2022-10-04 Amazing Microelectronic Corp. Bus driving device
CN114167935B (zh) * 2021-08-02 2023-01-24 沈阳工业大学 一种有恢复时间加速功能的电流反馈电压驱动器电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300837A (en) * 1992-09-17 1994-04-05 At&T Bell Laboratories Delay compensation technique for buffers
CN1677861A (zh) * 2004-03-30 2005-10-05 三洋电机株式会社 驱动电路
JP2008258849A (ja) * 2007-04-03 2008-10-23 Denso Corp ソースフォロワ回路
CN102832806A (zh) * 2012-09-14 2012-12-19 成都芯源系统有限公司 开关稳压电路及其电压反馈电路和电压反馈方法
CN103929166A (zh) * 2014-04-25 2014-07-16 成都芯进电子有限公司 一种可编程开关型霍尔传感器
CN204515582U (zh) * 2015-02-12 2015-07-29 深圳市麦积电子科技有限公司 一种电压产生电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3880345B2 (ja) * 2001-08-27 2007-02-14 キヤノン株式会社 差動増幅回路及びそれを用いた固体撮像装置並びに撮像システム
TWI492504B (zh) * 2012-03-24 2015-07-11 Richtek Technology Corp 具有功率因子校正功能的電源供應電路，與用於其中之自動增益控制電路及其控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300837A (en) * 1992-09-17 1994-04-05 At&T Bell Laboratories Delay compensation technique for buffers
CN1677861A (zh) * 2004-03-30 2005-10-05 三洋电机株式会社 驱动电路
JP2008258849A (ja) * 2007-04-03 2008-10-23 Denso Corp ソースフォロワ回路
CN102832806A (zh) * 2012-09-14 2012-12-19 成都芯源系统有限公司 开关稳压电路及其电压反馈电路和电压反馈方法
CN103929166A (zh) * 2014-04-25 2014-07-16 成都芯进电子有限公司 一种可编程开关型霍尔传感器
CN204515582U (zh) * 2015-02-12 2015-07-29 深圳市麦积电子科技有限公司 一种电压产生电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112969979A (zh) * 2018-10-31 2021-06-15 罗姆股份有限公司 线性电源电路
US11338747B2 (en) 2018-10-31 2022-05-24 Rohm Co., Ltd. Linear power supply circuit
US11772586B2 (en) 2018-10-31 2023-10-03 Rohm Co., Ltd. Linear power supply circuit

Also Published As

Publication number Publication date
CN207490897U (zh) 2018-06-12
US10075139B2 (en) 2018-09-11
US20180131341A1 (en) 2018-05-10
CN108075766B (zh) 2021-10-12

Similar Documents

Publication Publication Date Title
CN207490897U (zh) 电压驱动器电路
US6605993B2 (en) Operational amplifier circuit
TW200926565A (en) Multi-phase DC-DC controller and controlling method thereof
CN101729059A (zh) 电平位移电路
CN108075737A (zh) 用于驱动电容性负载的低输出阻抗、高速高压电压生成器
JP2005110065A (ja) 差動増幅回路及びそれを用いた液晶表示装置の駆動回路
CN108432112B (zh) Dc-dc变换器以及负载驱动用半导体集成电路
US20150194888A1 (en) Power source circuit
CN109933121B (zh) 电压源
JP2007201595A (ja) ドライブ装置
TW201635686A (zh) 電源轉換器的控制器及其操作方法
KR101207254B1 (ko) 스위칭 레귤레이터
KR101068189B1 (ko) 차동 증폭 회로
KR20150017639A (ko) 전원 장치
US9660597B2 (en) Voltage supply for electrical focusing of electron beams
US6975100B2 (en) Circuit arrangement for regulating the duty cycle of electrical signal
CN102884723A (zh) 具有电流反射器的电流电压转换器、放大器的输入级及相应放大器
TWI430563B (zh) 信號產生裝置及方法
KR20150022161A (ko) 전원 장치
CN104953968B (zh) 半导体电路和放大电路
KR20160087319A (ko) 무선 전력 송신 장치
JP2008072234A (ja) ドライバ回路
RU2675626C1 (ru) Устройство управления преобразователем постоянного напряжения в постоянный ток
JP2020028172A (ja) 電源供給回路
JP6579479B2 (ja) 入出力モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant