CN108028278B - 用于应力增强与接触的通过背侧显露实现的深epi - Google Patents

用于应力增强与接触的通过背侧显露实现的深epi Download PDF

Info

Publication number
CN108028278B
CN108028278B CN201580083358.8A CN201580083358A CN108028278B CN 108028278 B CN108028278 B CN 108028278B CN 201580083358 A CN201580083358 A CN 201580083358A CN 108028278 B CN108028278 B CN 108028278B
Authority
CN
China
Prior art keywords
strain
region
semiconductor substrate
channel region
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580083358.8A
Other languages
English (en)
Other versions
CN108028278A (zh
Inventor
A.D.利拉克
S.M.策亚
R.梅汉德鲁
P.莫罗
P.H.凯斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108028278A publication Critical patent/CN108028278A/zh
Application granted granted Critical
Publication of CN108028278B publication Critical patent/CN108028278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的实施例包含具有应变沟道的非平面晶体管以及形成这样的晶体管的方法。在实施例中，非平面晶体管可以包含半导体衬底。根据实施例，第一源极/漏极（S/D）区域和第二S/D区域可以形成在半导体衬底之上并且通过沟道区域彼此分离。栅极堆叠可以形成在沟道区域之上。为了增加在沟道区域中可以诱导的应变的量，实施例可以包含在半导体衬底中形成从沟道区域下面去除半导体衬底的至少一部分的应变增强开口。

Description

用于应力增强与接触的通过背侧显露实现的深EPI
技术领域
本发明总体上涉及半导体器件的制造。特别地，本发明的实施例涉及具有背侧应力诱导层的非平面半导体器件。
背景技术
金属氧化物半导体（MOS）晶体管器件的关键设计参数是在给定设计电压下递送的电流。这个参数通常被称为驱动电流或饱和电流（I Dsat ）。对驱动电流有影响的一个因素是沟道区域的载流子迁移率。沟道区域中的载流子迁移率的增加导致驱动电流的增加。NMOS和PMOS晶体管中的载流子分别是电子和空穴。通过使该区域受到单轴拉伸应变，可以增加NMOS器件中的沟道区域的电子迁移率。替换地，可以通过在沟道区域上施加单轴压缩应变来增加PMOS器件中的沟道区域的空穴迁移率。
当前，可以通过在源极/漏极（S/D）区域的表面之上外延沉积层或通过用不同于用于沟道区域的材料的材料来替换S/D区域，来将沟道应变引入到器件中。通过在层之间创建晶格常数失配来诱导应变。例如，当在S/D区域之上形成外延沉积层时，外延层可以具有与S/D区域不同的晶格常数。替换地，当S/D区域被替换时，替换S/D区域可以具有与沟道区域不同的晶格常数。沟道中能够诱导的应变的量具有若干限制。沟道中能够诱导的应变的量受晶体管的物理结构限制。对沟道区域中能够诱导的应变的量的一个限制物是存在于沟道区域下方的衬底材料中的应变。
附图说明
图1A是根据本发明的实施例的非平面晶体管的一对横截面图示。
图1B是根据本发明的实施例的在源极/漏极（S/D）区域上包含顶侧应变诱导层的非平面晶体管的一对横截面图示。
图2A是根据本发明的实施例的、在背侧显露工艺已经对衬底的一部分进行回蚀之后的非平面晶体管的一对横截面图示。
图2B是根据本发明的实施例的、在衬底中形成应变增强开口之后的图2A的一对横截面图示。
图2C是根据本发明的实施例的、在应变增强开口中已经形成填充材料之后的图2B的一对横截面图示。
图3A是根据本发明的实施例的、在背侧显露工艺已经对衬底的一部分进行回蚀并且在衬底中形成多个应变增强开口之后的非平面晶体管的一对横截面图示。
图3B是根据本发明的实施例的、在用应变诱导外延层填充应变增强开口之后的图3A的一对横截面图示。
图3C是根据本发明的实施例的、在去除衬底的剩余部分并且在应变诱导外延层之间形成填充材料之后的图3B的一对横截面图示。
图4A是根据本发明的实施例的、在背侧显露工艺已经对衬底的一部分进行回蚀之后的非平面晶体管的一对横截面图示。
图4B是根据本发明的实施例的、在衬底中形成应变增强开口之后的图4A的一对横截面图示。
图4C是根据本发明的实施例的、在应变增强开口中已经形成应变诱导外延层之后的图4B的一对横截面图示。
图5A是根据本发明的实施例的、具有延伸到衬底中的S/D区域的非平面晶体管的一对横截面图示。
图5B是根据本发明的实施例的、在背侧显露工艺已经对衬底的一部分进行回蚀之后的图5A的一对横截面图示。
图5C是根据本发明的实施例的、在衬底中形成应变增强开口之后的图5B的一对横截面图示。
图5D是根据本发明的实施例的、在应变增强开口中已经形成应变诱导外延层之后的图5C的一对横截面图示。
图6是实现本发明的一个或多个实施例的插入器的横截面图示。
图7是包含根据本发明的实施例构建的一个或多个晶体管的计算装置的示意图。
具体实施方式
本文中描述的是包含半导体器件的系统和形成这样的半导体器件的方法。在以下描述中，将使用本领域技术人员通常采用的术语来描述说明性实现方式的各种方面，以将他们的工作的实质传达给本领域的其他技术人员。然而，对于本领域技术人员将明显的是，本发明可以仅用所描述的方面中的一些来实践。出于解释的目的，阐述特定数目、材料和配置以便提供对说明性实现方式的透彻理解。然而，对于本领域技术人员将明显的是，可以在没有特定细节的情况下实践本发明。在其他情况下，公知的特征被省略或简化以便不使说明性实现方式模糊不清。
将作为多个分立的操作，继而以最有助于理解本发明的方式来描述各种操作，然而，描述的顺序不应被解释为暗示这些操作必然是顺序相关的。特别地，这些操作不需要按照呈现的顺序来执行。
如上面所描述的，可以通过在沟道区域中诱导应变来增加载流子迁移率。本发明的实施例包含通过在晶体管器件的背侧上形成应变诱导层和/或通过去除其上形成有沟道区域的应变限制半导体衬底来在沟道中诱导应变。如上面所描述的，沟道区域下面的衬底的存在限制了沟道中能够诱导的应变的量。因此，本发明的实施例可以在已经形成晶体管之后利用背侧显露工艺，其能够使晶体管的背侧暴露。在晶体管的背侧显露的情况下，本发明的实施例可以去除沟道区域下面的半导体衬底、源极/漏极（S/D）区域或两者的组合。附加地，当晶体管下面的半导体衬底被显露时，也可以形成应变诱导外延层以进一步增加沟道中的应变。本发明的实施例还可以包含在晶体管的前侧和背侧上形成应变诱导层。
图1A是不包含应变诱导层的非平面晶体管器件的横截面图示。如图1A所图示的，示出了单个晶体管器件，但是实施例不限于这样的配置，并且理解的是，可以在衬底上制作多个晶体管，诸如金属氧化物半导体场效应晶体管（MOSFET或简单地，MOS 晶体管）。在本发明的各种实施例中，MOS晶体管可以是平面晶体管、非平面晶体管或两者的组合。在所图示的实施例中，示出了非平面晶体管。非平面晶体管包含FinFET晶体管诸如双栅极晶体管和三栅极晶体管，以及包裹环绕（wrap-around）或全环绕（all-around）栅极晶体管，诸如纳米带和纳米线晶体管。
本发明的实施例可以在诸如半导体衬底的衬底102上形成或执行。在一个实施例中，半导体衬底102可以是使用块体硅或绝缘体上硅基体结构形成的晶体衬底。在其他实现方式中，半导体衬底102可以使用替换材料形成，替换材料可以或可以不与硅组合，替换材料包含但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓、硅锗、或III-V族或IV族材料的其他组合。尽管这里描述了可以由其形成衬底的材料的几个示例，但是可以用作在其上可以构建半导体器件的基底的任何材料落入本发明的精神和范围之内。根据实施例，可以在半导体衬底102中形成沟槽隔离氧化物104。在实施例中，沟槽隔离氧化物104可以填充衬底中的沟槽，该沟槽限定了其上形成有MOS晶体管的多个鳍状物。根据实施例，沟槽隔离氧化物104可以是任何合适的氧化物、氮化物或任何其他绝缘材料。例如，沟槽隔离氧化物104可以是二氧化硅或氮氧化物。
每个MOS晶体管包含由至少两个层——栅极介电层142和栅极电极层140（其两者均在沿着虚线1-1’的横截面视图中图示）形成的栅极堆叠。栅极介电层142可以包含一个层或层的堆叠。一个或多个层可以包含氧化硅、二氧化硅（SiO2）和/或高k介电材料。高k介电材料可以包含诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用在栅极介电层中的高k材料的示例包含但不限于氧化铪、硅酸铪氧化物、氧化镧、氧化铝镧、氧化锆、硅酸锆氧化物、氧化钽、氧化钛、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、铅钪钽氧化物和铌锌酸铅。在一些实施例中，当使用高k材料时，可以对栅极介电层142执行退火工艺以改善其质量。
栅极电极层140形成在栅极介电层142上，并且取决于晶体管将是PMOS还是NMOS晶体管，可以由至少一个P型功函数金属或N型功函数金属构成。在一些实现方式中，栅极电极层140可以由两个或更多金属层的堆叠构成，其中一个或多个金属层是功函数金属层并且至少一个金属层是填充金属层。
对于PMOS晶体管，可以用于栅极电极140的金属包含但不限于钌、钯、铂、钴、镍和导电金属氧化物，例如氧化钌。P型金属层将使得能够形成功函数在约4.9 eV与约5.2 eV之间的PMOS栅极电极。对于NMOS晶体管，可以用于栅极电极140的金属包含但不限于铪、锆、钛、钽、铝、这些金属的合金以及这些金属的碳化物，诸如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝。N型金属层将使得能够形成功函数在约3.9 eV与约4.2 eV之间的NMOS栅极电极。在图示的实施例中，栅极电极140可以由“U”形结构构成，该“U”形结构包含基本上平行于衬底102的表面的底部部分和基本上垂直于衬底102的顶表面的两个侧壁部分。
在本发明的一些实现方式中，可以在栅极堆叠的相对侧上形成把栅极堆叠括在一起的一对侧壁间隔件（未示出）。侧壁间隔件可以由诸如氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔件的工艺在本领域中是公知的，并且通常包含沉积和刻蚀工艺操作。在替换的实现方式中，可以使用多个间隔件对，例如，可以在栅极堆叠的相对侧上形成两对、三对或四对侧壁间隔件。
如本领域中公知的那样，S/D区域115可以形成在衬底内、与每个MOS晶体管的栅极堆叠相邻。通常使用注入/扩散工艺或者刻蚀/沉积工艺来形成S/D区域115。在前一工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底中以形成S/D区域115。通常，在离子注入工艺之后跟随激活掺杂剂并且使它们进一步扩散到衬底中的退火工艺。在后一工艺中，可以首先刻蚀衬底102以在S/D区域115的位置处形成凹陷。然后，可以执行外延沉积工艺以用用于制作S/D区域115的材料填充凹陷。在一些实施例中，S/D区域115可以使用诸如硅锗、碳化硅或锗锡的硅或锗合金来制作。在一些实现方式中，外延沉积的硅合金可以用诸如硼、砷或磷的掺杂剂原位掺杂。在进一步的实施例中，源极区域和漏极区域可以使用诸如锗或者III-V族材料的一种或多种替换半导体材料或者合金来形成。并且在进一步的实施例中，可以使用一层或多层金属和/或金属合金来形成源极区域和漏极区域。
为了不没必要地使本发明的实施例模糊不清，从附图中省略了互连层和其他后端线（BEOL）层。然而，本领域技术人员将认识到，在MOS晶体管之上沉积一个或多个层间电介质（ILD）。ILD层可以使用因其在集成电路结构中的适用性而闻名的介电材料（诸如低k介电材料）形成。可以使用的介电材料的示例包含但不限于二氧化硅（SiO2）、碳掺杂氧化物（CDO）、氮化硅、诸如全氟环丁烷或聚四氟乙烯的有机聚合物、氟硅酸盐玻璃（FSG）以及诸如倍半硅氧烷、硅氧烷的有机硅酸盐或有机硅酸盐玻璃。ILD层可以包含孔隙或气隙以进一步减小其介电常数。
现在参考图1B，图示了还包含前侧应变诱导层116的MOS晶体管。如本文所使用的，当应变诱导层116形成在与BEOL堆叠的金属互连接触的S/D区域的表面之上时，应变诱导层116可以被称为前侧应变诱导层116。根据附加实施例，取决于需要压缩应变还是拉伸应变，针对应变诱导层116选择的半导体材料可以具有比S/D区域115的晶格常数比该晶格常数更小或更大的晶格常数。
根据实施例，当需要更小的晶格常数时，可以增加更小元素的原子百分比。例如，在实施例中，S/D区域115可以用第一InxGa1-xAs半导体材料形成，并且应变诱导层116然后可以用相对于S/D区域115具有更低的更大元素（铟（In））的原子百分比以及更高的更小元素（诸如镓（Ga））的原子百分比的第二InxGa1-xAs半导体材料形成。作为示例，S/D区域115可以用In.53Ga.47As半导体材料形成，并且应变诱导层116可以用In.25Ga.75As半导体材料形成。在这样的实施例中，结果得到的两个区域的晶格常数之间的失配是近似2％。用Ga取代In导致如下应变诱导层116，该应变诱导层116具有带有与S/D区域115的晶格类型相同的晶格结构的晶格，但是其还具有比S/D区域115更小的面内晶格常数。应变诱导层116的间隔更小的晶格在沟道区域120中产生单轴拉伸应变。类似地，如果期望沟道区域120中的压缩应变，则应变诱导层116可以是具有比S/D区域115更大的晶格间隔的半导体材料。
沟道区域120中的单轴拉伸应变的量随着应变诱导层116和S/D区域115之间的晶格常数失配增加而增加。然而，应变的增加可能受沟道区域120下面形成的衬底102限制。因此，本发明的实施例可以利用背侧显露工艺来去除和/或替换MOS晶体管下面的衬底102。在图2A-图2C图示了用于形成这样的晶体管器件的工艺。
现在参考图2A，示出了已经被翻转的MOS晶体管的一对横截面图示。根据实施例，除了已经在背面对衬底202进行抛光以暴露沟槽氧化物204的底表面之外，MOS晶体管可以基本上类似于图1B中所图示和描述的MOS晶体管。在实施例中，可以用化学机械抛光（CMP）工艺在背面对衬底202进行抛光。在背面对衬底202进行抛光可以基本上去除衬底202的全部，除了衬底202的形成到在其上制作有MOS晶体管的鳍状物中的部分之外。
现在参考图2B，本发明的实施例可以包含形成穿过衬底202的剩余部分的应变增强开口260。应变增强开口260可以暴露沟道区域220的底表面，如沿着虚线1-1’的横截面视图中图示的那样。根据实施例，应变增强开口260可以被形成为具有宽度W。在一些实施例中，应变增强开口260的宽度W可以近似等于或大于栅极电极240的宽度。本发明的附加实施例包含具有跨越沟槽氧化物区域204之间的整个距离的宽度W的应变增强开口260。暴露沟道区域220的底部允许由前侧应变诱导层216在沟道区域220中诱导的压缩应变增加。例如，从沟道区域220下面去除衬底202可以允许在S/D区域之上形成更厚的前侧应变诱导层216，或者允许前侧应变诱导层216具有与S/D区域更大的晶格失配。
除了允许在沟道区域220中诱导的增加的应变之外，应变增强开口260的形成还可以允许电流泄漏的减小。MOS晶体管在尺寸方面继续向下按比例缩小，通过衬底202的电流泄漏可能受到越来越多的关注。因此，附加的实施例可以进一步通过在沟道下面形成填充材料来减小泄漏电流。在图2C中图示了这样的实施例。根据图2C中图示的实施例，可以将填充材料244沉积到应变增强开口260中。在本发明的一些实施例中，MOS晶体管的背侧可以在沉积填充材料244之后被抛光（例如，用CMP工艺），使得填充材料244的表面与衬底202的剩余部分基本上共面。根据实施例，填充材料244可以是具有小于衬底202的刚度的刚度的任何合适的材料。照此，由于沟道区域220下面的材料的减小的刚度，可以在沟道中诱导更大的应变。例如，填充材料可以是氧化物、氮氧化物、多孔间隙填充层间电介质、或多晶硅。在实施例中，填充材料244可以是与沟槽氧化物材料204相同的氧化物材料。
在另一实施例中，除了前侧应变诱导层之外或代替前侧应变诱导层，可以通过形成背侧应变诱导层来进一步增强由应变诱导层诱导的压缩应变。关于图3A-3C图示并描述了用于形成这样的实施例的过程。
现在参考图3A，根据本发明的实施例，示出了具有一对应变增强开口362的MOS晶体管的一对横截面图示。根据实施例，除了应变增强开口362的数目和位置不同之外，MOS晶体管基本上类似于图2B中图示的MOS晶体管。代替暴露沟道区域320，而暴露形成在应变诱导层316下面的S/D区域的表面。应变增强开口362均可以被形成为具有宽度W。宽度W可以是与S/D区域基本上相同的宽度。附加的实施例可以包含宽度W小于S/D区域的宽度的应变增强开口362。
现在参考图3B，根据本发明的实施例，可以在S/D区域的背侧之上、在应变增强开口362中外延生长背侧应变诱导层317。背侧应变诱导层317可以是具有比S/D区域的晶格常数更大的晶格常数的半导体材料。在一个实施例中，背侧应变诱导层317可以是与前侧应变诱导层316相同的材料。可以通过增加背侧应变诱导层317的厚度来增加沟道区域320中诱导的应变的量。在所图示的实施例中，背侧应变诱导层317与衬底302的剩余部分是近似相同的厚度。替换实施例可以包含具有小于剩余衬底302的厚度的厚度的背侧应变诱导层317。然而，增加沟道区域320中的应变仍然受沟道区域320下面的衬底302的存在限制。因此，添加背侧应变诱导层317可能不提供沟道应变的显着增加，除非衬底302也被去除。
照此，本发明的实施例可以进一步包含去除背侧应变诱导层317之间的衬底302的剩余部分，如图3C中所示出的横截面示图中图示的。可以用刻蚀工艺去除衬底302。在一些实施例中，当背侧应变诱导层317和衬底302是彼此具有刻蚀选择性的材料时，可以在没有掩模的情况下实现用以去除衬底302的刻蚀工艺。如上面所描述的，从沟道下面去除衬底302将导致沟道中可以诱导的应变增加。一些实施例还可以包含在沟道的底表面之上沉积填充材料344。如上面所描述的，填充材料344的沉积可以减小电流泄漏。根据实施例，填充材料344可以是具有小于衬底302的刚度的刚度的任何合适的材料。照此，由于沟道区域320下面的材料的减小的刚度，所以可以在沟道中引起更大的应变。例如，填充材料可以是氧化物、氮氧化物、多孔间隙填充层间电介质或多晶硅。
除了在沟道中形成压缩应变之外，本发明的实施例还可以包含具有拉伸应变沟道的MOS晶体管。关于图4A-4C图示并描述了用于形成这样的实施例的过程。
现在参考图4A，示出了已经被翻转的MOS晶体管的横截面图示。根据实施例，除了没有在S/D区域415之上形成的前侧应变诱导层之外，MOS晶体管可以基本上与图2A中图示并描述的MOS晶体管类似。根据实施例，在背面对衬底402进行抛光以暴露沟槽氧化物404的底表面。例如，可以用CMP工艺来在背面对衬底402进行抛光。
现在参考图4B，本发明的实施例可以包含刻蚀穿过衬底402的应变增强开口460。应变增强开口460可以暴露沟道区域420的底表面，如沿虚线1-1’的横截面视图中图示的。根据实施例，应变增强开口460可以被形成为具有宽度W。在一些实施例中，应变增强开口460的宽度W可以近似等于或大于栅极电极440的宽度。
现在参考图4C，可以在被应变增强开口460暴露的沟道区域420之上外延生长背侧应变诱导层417。应变诱导层417可以是具有比沟道区域420更大的晶格常数的半导体材料，以便诱导拉伸应变。根据实施例，可以控制应变诱导层417的厚度以在沟道区域420中提供期望的应变的量。虽然所图示的实施例不包含前侧应变诱导层，但是本发明的实施例也可以包含前侧应变诱导层。
在所图示的实施例中，S/D区域被图示为完全形成在它们在其上形成的衬底的上面。然而，实施例不限于这样的配置。例如，S/D区域可以延伸到衬底中。具有延伸的S/D区域的实施例可以用于向沟道区域提供压缩应变或拉伸应变两者的实施例。关于图5A-5C图示了说明延伸的S/D区域如何可以用于形成拉伸应变的沟道区域的示例性实施例。
现在参考图5A，示出了已经被翻转的MOS晶体管的横截面图示。根据实施例，除了S/D区域515延伸到衬底502中之外，MOS晶体管可以基本上类似于图1A中所图示并描述的MOS晶体管。在所图示的实施例中，延伸的S/D区域515延伸到衬底中深度E，所述深度E基本上等于沟槽氧化物区域504的深度。在附加实施例中，延伸的S/D区域515可以延伸小于沟槽氧化物区域504的深度的深度E。
现在参考图5B，可以在背面对衬底502进行抛光，以暴露沟槽氧化物504的底表面。根据实施例，可以在背面对衬底502进行抛光到暴露延伸的S/D区域515的表面的深度。本发明的实施例可以用CMP工艺来在背面对衬底502进行抛光。
延伸的S/D区域515的使用可能是有益的，因为衬底502的剩余部分可以是对S/D区域515具有刻蚀选择性的材料。因此，当用刻蚀工艺去除衬底502的剩余部分时，可能不需要刻蚀掩模。如图5C中图示的，材料之间的刻蚀选择性可以允许应变增强开口560成为自对准开口。应变增强开口560可以被认为是自对准的，因为应变增强开口560的宽度W可以基本上等于栅极堆叠的宽度。
现在参考图5D，可以在沟道区域520之上、在应变增强开口560中外延生长背侧应变诱导层517。应变诱导层517可以是具有比沟道区域更大的晶格常数的半导体材料，以便诱导沟道区域520中的拉伸应变。根据实施例，可以控制应变诱导层的厚度，以在沟道区域520中提供期望的应变水平。虽然所图示的实施例不包含前侧应变诱导层，但是本发明的实施例也可以包含前侧应变诱导层。
图6图示了包含本发明的一个或多个实施例的插入器600。插入器600是用于将第一衬底602桥接到第二衬底604的中间衬底。第一衬底602可以是例如集成电路管芯。第二衬底604可以是例如存储器模块、计算机母板或另一集成电路管芯。通常，插入器600的目的是将连接扩展到更宽的间距或将连接重新路由到不同的连接。例如，插入器600可以将集成电路管芯耦合到随后能够耦合到第二衬底604的球栅阵列（BGA）606。在一些实施例中，第一衬底602和第二衬底604附接到插入器600的相对侧。在其他实施例中，第一衬底602和第二衬底604附接到插入器600的同一侧。并且在进一步的实施例中，三个或更多衬底借助于插入器600互连。
插入器600可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺之类的聚合物材料形成。在进一步的实现方式中，插入器可以由替换的刚性或柔性材料形成，所述替换的刚性或柔性材料可以包含上面描述的用于在半导体衬底中使用的相同材料，诸如硅、锗和其他III-V族和IV族材料。
插入器可以包含金属互连608和过孔610，包含但不限于硅通孔（TSV）612。插入器600可以进一步包含嵌入式器件614，包含无源器件和有源器件两者。这样的器件包含但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变换器、传感器以及静电放电（ESD）器件。在插入器600上还可以形成更复杂的器件，诸如射频（RF）器件、功率放大器、功率管理器件、天线、阵列、传感器和MEMS器件。
根据本发明的实施例，在插入器600的制作中可以使用包含具有背侧应变增强开口和/或背侧应变诱导层的非平面晶体管的设备或者本文中公开的用于形成在这样的晶体管的工艺。
图7图示了根据本发明的一个实施例的计算装置700。计算装置700可以包含多个部件。在一个实施例中，这些部件附接到一个或多个母板。在替换的实施例中，这些部件被制作到单个片上系统（SoC）管芯上而不是母板上。计算装置700中的部件包含但不限于集成电路管芯702和至少一个通信芯片708。在一些实现方式中，通信芯片708被制作为集成电路管芯702的部分。集成电路管芯702可以包含CPU 704以及管芯上存储器706，管芯上存储器706通常用作高速缓冲存储器，其能够通过诸如嵌入式DRAM（eDRAM）或自旋转移力矩存储器（STTM或STTM-RAM）之类的技术来提供。
计算装置700可以包含可以或者可以不物理耦合和电耦合到母板或者在SoC管芯之内制作的其他部件。这些其他部件包含但不限于易失性存储器710（例如DRAM）、非易失性存储器712（例如ROM或闪存）、图形处理单元714（GPU）、数字信号处理器716、密码处理器742（在硬件之内执行密码算法的专用处理器）、芯片集720、天线722、显示器或触摸屏显示器724、触摸屏控制器726、电池728或其他功率源、功率放大器（未示出）、全球定位系统（GPS）装置744、罗盘730、运动协处理器或传感器732（其可以包含加速度计、陀螺仪和罗盘）、扬声器734、相机736、用户输入装置738（诸如键盘、鼠标、触笔和触摸板）以及大容量存储装置740（诸如硬盘驱动器、致密盘（CD）、数字通用盘（DVD）等等）。
通信芯片708实现无线通信，以用于将数据传送至计算装置700以及从计算装置700传送数据。术语“无线”及其衍生物可以用于描述可以通过使用经调制的电磁辐射通过非固体介质传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示相关联的装置不含有任何接线，尽管在一些实施例中它们可能不含有。通信芯片708可以实现许多无线标准或协议中的任何，所述无线标准或协议包含但不限于Wi-Fi（IEEE 802.11族）、WiMAX（IEEE 802.16族）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及被指定为3G、4G、5G及以上的任何其他无线协议。计算装置700可以包含多个通信芯片708。例如，第一通信芯片708可以专用于较短程无线通信，诸如Wi-Fi和蓝牙，并且第二通信芯片708可以专用于较长程无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
根据本发明的实施例，计算装置700的处理器704包含一个或多个器件，诸如垂直定向的长沟道晶体管。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的一部分。
通信芯片708还可以包含一个或多个器件，诸如根据本发明的实施例的具有背侧应变增强开口和/或背侧应变诱导层的非平面晶体管。
在进一步的实施例中，容纳在计算装置700之内的另一部件可以包含一个或多个器件，诸如根据本发明的实施例的具有背侧应变增强开口和/或背侧应变诱导层的非平面晶体管。
在各种实施例中，计算装置700可以是膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板电脑、个人数字助理（PDA）、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录仪。在进一步的实现方式中，计算装置700可以是处理数据的任何其他电子装置。
本发明的所说明的实现方式的以上描述，包含在摘要中描述的内容，不意图是详尽的或将本发明限制到所公开的确切形式。虽然出于说明的目的而在本文中描述了本发明的具体实现方式及示例，但是各种等同修改在本发明的范围内是可能的，如相关领域中的技术人员将认识到的。
可以鉴于以上详细描述而对本发明做出这些修改。在随附权利要求中使用的术语不应当被解释成将本发明限制到在说明书和权利要求中公开的具体实现方式。而是，本发明的范围要完全由随附权利要求确定，所述随附权利要求要根据权利要求解释的已建立原则来解释。
本发明的实施例包含一种非平面晶体管，包括：半导体衬底；通过沟道区域与第二S/D区域分离的第一源极/漏极（S/D）区域，其中，第一S/D区域和第二S/D区域形成在半导体衬底之上；形成在沟道区域之上的栅极堆叠；以及穿过半导体衬底形成的应变增强开口，其中，应变增强开口暴露沟道区域的底表面。
附加的实施例包含一种非平面晶体管，其中，应变增强开口填充有氧化物材料。
附加的实施例包含一种非平面晶体管，其中，应变增强开口在第一S/D区域和第二S/D区域下面延伸。
附加的实施例包含一种非平面晶体管，还包括：形成在第一S/D区域和第二S/D区域之上的前侧应变诱导层。
附加的实施例包含一种非平面晶体管，还包括：形成在S/D区域的底表面之上的背侧应变诱导层。
附加的实施例包含一种非平面晶体管，其中，应变增强开口填充有氧化物材料，并且氧化物材料的厚度基本上等于或小于背侧应变诱导层的厚度。
附加的实施例包含一种非平面晶体管，其中，前侧应变诱导层在沟道区域中产生压缩应变。
附加的实施例包含一种非平面晶体管，其中，第一S/D区域和第二S/D区域延伸到半导体衬底中。
附加的实施例包含一种非平面晶体管，其中，第一S/D区域和第二S/D区域下面的衬底的一部分被去除。
附加的实施例包含一种非平面晶体管，其中，应变增强开口与第一S/D区域和第二S/D区域自对准。
附加的实施例包含一种非平面晶体管，其中，在应变增强开口中形成与沟道区域接触的背侧应变诱导层。
附加的实施例包含一种非平面晶体管，其中，在沟道区域中诱导拉伸应变。
本发明的实施例包含一种形成应变晶体管器件的方法，包括：在半导体衬底之上形成非平面金属氧化物半导体（MOS）晶体管；在背面对半导体衬底的至少一部分进行抛光；以及在半导体衬底中形成应变增强开口，其中，应变增强开口暴露MOS晶体管的至少沟道区域的底表面。
附加的实施例包含一种方法，还包括：在应变增强开口中沉积氧化物材料。
附加的实施例包含一种方法，其中，形成非平面MOS晶体管包含在第一源极/漏极（S/D）区域和第二S/D区域的表面之上形成应变诱导层。
附加的实施例包含一种方法，进一步包括：接近应变增强开口、在第一S/D区域和第二S/D区域的底表面之上形成背侧应变诱导层。
附加的实施例包含一种方法，其中，应变增强开口暴露第一源极/漏极（S/D）区域和第二S/D区域的底表面。
附加的实施例包含一种方法，其中，非平面MOS晶体管包括延伸到半导体衬底中的第一源极/漏极（S/D）区域和第二S/D区域。
附加的实施例包含一种方法，其中，形成应变增强开口包含刻蚀沟道区域下面的半导体衬底，其中，半导体衬底相对于第一S/D区域和第二S/D区域被选择性地刻蚀。
附加的实施例包含一种方法，还包括：在被应变增强开口暴露的沟道区域之上形成背侧应变诱导层。
附加的实施例包含一种方法，其中，背侧应变诱导层的厚度与形成在非平面MOS晶体管下面的半导体衬底近似一样厚。
本发明的实施例包含一种非平面晶体管，包括：半导体衬底；通过沟道区域与第二S/D区域分离的第一源极/漏极（S/D）区域，其中，第一S/D区域和第二S/D区域形成在半导体衬底之上，其中，在第一S/D区域和第二S/D区域的顶表面之上形成应变诱导层；形成在沟道区域之上的栅极堆叠，其中，栅极堆叠包括形成为与沟道区域接触的栅极电介质以及形成在栅极电介质之上的栅极电极；穿过半导体衬底形成的应变增强开口，其中，应变增强开口暴露沟道区域的底表面；以及填充应变增强开口的氧化物材料。
本发明的附加实施例包含一种非平面晶体管，还包括：形成在第一S/D区域和第二S/D区域的背表面之上的背侧应变诱导层。
本发明的附加实施例包含一种非平面晶体管，其中，背侧应变诱导层的厚度近似等于或小于氧化物材料的厚度。
本发明的附加实施例包含一种非平面晶体管，其中，第一S/D区域和第二S/D区域延伸到半导体衬底中，并且其中，应变增强开口与第一S/D区域和第二S/D区域自对准。

Claims (30)

1.一种非平面晶体管，包括：
半导体衬底，所述半导体衬底具有第一表面和与第一表面相对的第二表面；
通过沟道区域与第二源极/漏极S/D区域分离的第一源极/漏极S/D区域，其中，所述第一S/D区域和所述第二S/D区域形成在所述半导体衬底的第一表面之上；
形成在所述沟道区域之上的栅极堆叠，其中，所述栅极堆叠位于所述沟道区域的侧壁和顶表面之上；
整体穿过所述半导体衬底的厚度在所述第一表面和第二表面之间形成的应变增强开口，其中，所述应变增强开口暴露所述沟道区域的底表面；以及
应变增强开口中的填充材料，其中所述填充材料接触沟道区域的表面，并且其中填充材料的刚度小于所述半导体衬底的刚度。
2.根据权利要求1所述的非平面晶体管，其中，所述填充材料是氧化物材料。
3.根据权利要求1所述的非平面晶体管，其中，所述应变增强开口在所述第一S/D区域和所述第二S/D区域下面延伸。
4.根据权利要求1所述的非平面晶体管，还包括：
形成在所述第一S/D区域和所述第二S/D区域之上的前侧应变诱导层。
5.根据权利要求4所述的非平面晶体管，还包括：
形成在S/D区域的底表面之上的背侧应变诱导层。
6.根据权利要求5所述的非平面晶体管，其中，所述填充材料是氧化物材料，并且所述氧化物材料的厚度基本上等于或小于所述背侧应变诱导层的厚度。
7.根据权利要求4所述的非平面晶体管，其中，所述前侧应变诱导层在所述沟道区域中产生压缩应变。
8.根据权利要求1所述的非平面晶体管，其中，所述第一S/D区域和所述第二S/D区域延伸到所述半导体衬底中。
9.根据权利要求8所述的非平面晶体管，其中，所述半导体衬底的在所述第一S/D区域和所述第二S/D区域下面的部分被去除。
10.根据权利要求8所述的非平面晶体管，其中，所述应变增强开口与所述第一S/D区域和所述第二S/D区域自对准。
11.一种形成应变晶体管器件的方法，包括：
在半导体衬底之上形成非平面金属氧化物半导体（MOS）晶体管，其中所述非平面金属氧化物半导体（MOS）晶体管包括第一源极/漏极S/D区域、第二源极/漏极S/D区域以及在第一S/D区域和第二S/D区域之间的沟道区域，其中所述半导体衬底具有第一表面和与第一表面相对的第二表面，并且其中所述第一S/D区域和所述第二S/D区域设置在所述第一表面之上；
在背面对所述半导体衬底的至少一部分进行抛光，其中所述抛光在第二表面形成凹陷；以及
整体穿过所述半导体衬底的厚度在所述第一表面和第二表面之间形成应变增强开口，其中，所述应变增强开口暴露所述MOS晶体管的至少沟道区域的底表面，其中形成所述应变增强开口包含刻蚀所述沟道区域下面的半导体衬底，其中，所述半导体衬底相对于所述第一S/D区域和所述第二S/D区域被选择性地刻蚀。
12.根据权利要求11所述的方法，还包括：
在所述应变增强开口中沉积氧化物材料。
13.根据权利要求11所述的方法，其中，形成非平面MOS晶体管包含在第一源极/漏极S/D区域和第二S/D区域的表面之上形成应变诱导层。
14.根据权利要求13所述的方法，还包括：
接近所述应变增强开口、在所述第一S/D区域和所述第二S/D区域的底表面之上形成背侧应变诱导层。
15.根据权利要求11所述的方法，其中，所述应变增强开口暴露第一源极/漏极S/D区域和第二S/D区域的底表面。
16.根据权利要求11所述的方法，其中，所述第一源极/漏极S/D区域和第二S/D区域延伸到所述半导体衬底中。
17.根据权利要求11所述的方法，还包括：
在被所述应变增强开口暴露的沟道区域之上形成背侧应变诱导层。
18.根据权利要求17所述的方法，其中，所述背侧应变诱导层的厚度与形成在所述非平面MOS晶体管下面的半导体衬底近似一样厚。
19.一种非平面晶体管，包括：
半导体衬底，所述半导体衬底具有第一表面和与第一表面相对的第二表面；
通过沟道区域与第二源极/漏极S/D区域分离的第一源极/漏极S/D区域，其中，所述第一S/D区域和所述第二S/D区域形成在所述半导体衬底之上，其中，在所述第一S/D区域和所述第二S/D区域的顶表面之上形成应变诱导层，并且其中所述第一S/D区域和所述第二S/D区域设置在所述第一表面之上；
形成在所述沟道区域之上的栅极堆叠，其中，所述栅极堆叠包括形成为与所述沟道区域接触的栅极电介质以及形成在所述栅极电介质之上的栅极电极，其中所述栅极堆叠位于沟道区的侧壁和顶表面之上；
整体穿过所述半导体衬底的厚度在所述第一表面和第二表面之间形成的应变增强开口，其中，所述应变增强开口暴露所述沟道区域的底表面；以及
填充所述应变增强开口的氧化物材料，其中所述氧化物材料接触沟道区域的表面。
20.根据权利要求19所述的非平面晶体管，还包括：
形成在所述第一S/D区域和所述第二S/D区域的背表面之上的背侧应变诱导层。
21.根据权利要求20所述的非平面晶体管，其中，所述背侧应变诱导层的厚度近似等于或小于所述氧化物材料的厚度。
22.根据权利要求19所述的非平面晶体管，其中，所述第一S/D区域和所述第二S/D区域延伸到所述半导体衬底中，并且其中，所述应变增强开口与所述第一S/D区域和所述第二S/D区域自对准。
23.一种用于形成应变晶体管器件的装置，包括：
用于在半导体衬底之上形成非平面金属氧化物半导体（MOS）晶体管的构件，其中所述非平面金属氧化物半导体（MOS）晶体管包括第一源极/漏极S/D区域、第二源极/漏极S/D区域以及在第一S/D区域和第二S/D区域之间的沟道区域，其中所述半导体衬底具有第一表面和与第一表面相对的第二表面，并且其中所述第一S/D区域和所述第二S/D区域设置在所述第一表面之上；
用于在背面对所述半导体衬底的至少一部分进行抛光的构件，其中所述抛光在第二表面形成凹陷；以及
用于整体穿过所述半导体衬底的厚度在所述第一表面和第二表面之间形成应变增强开口的构件，其中，所述应变增强开口暴露所述MOS晶体管的至少沟道区域的底表面，
其中，用于形成所述应变增强开口的构件包含用于刻蚀所述沟道区域下面的半导体衬底的构件，其中，所述半导体衬底相对于所述第一S/D区域和所述第二S/D区域被选择性地刻蚀。
24.根据权利要求23所述的装置，还包括：
用于在所述应变增强开口中沉积氧化物材料的构件。
25.根据权利要求23所述的装置，其中，用于形成非平面MOS晶体管的构件包含用于在第一源极/漏极S/D区域和第二S/D区域的表面之上形成应变诱导层的构件。
26.根据权利要求25所述的装置，还包括：
用于接近所述应变增强开口、在所述第一S/D区域和所述第二S/D区域的底表面之上形成背侧应变诱导层的构件。
27.根据权利要求23所述的装置，其中，所述应变增强开口暴露第一源极/漏极S/D区域和第二S/D区域的底表面。
28.根据权利要求23所述的装置，其中，所述第一源极/漏极S/D区域和第二S/D区域延伸到所述半导体衬底中。
29.根据权利要求23所述的装置，还包括：
用于在被所述应变增强开口暴露的沟道区域之上形成背侧应变诱导层的构件。
30.根据权利要求29所述的装置，其中，所述背侧应变诱导层的厚度与形成在所述非平面MOS晶体管下面的半导体衬底近似一样厚。
CN201580083358.8A 2015-09-25 2015-09-25 用于应力增强与接触的通过背侧显露实现的深epi Active CN108028278B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/052464 WO2017052649A1 (en) 2015-09-25 2015-09-25 Deep epi enabled by backside reveal for stress enhancement & contact

Publications (2)

Publication Number Publication Date
CN108028278A CN108028278A (zh) 2018-05-11
CN108028278B true CN108028278B (zh) 2021-07-20

Family

ID=58387003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580083358.8A Active CN108028278B (zh) 2015-09-25 2015-09-25 用于应力增强与接触的通过背侧显露实现的深epi

Country Status (4)

Country Link
US (1) US10636907B2 (zh)
CN (1) CN108028278B (zh)
TW (1) TWI715608B (zh)
WO (1) WO2017052649A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028280B (zh) * 2015-09-25 2023-04-04 英特尔公司 制作背侧金属的接触部的卷绕源极/漏极方法
US20230207623A1 (en) * 2021-12-24 2023-06-29 Intel Corporation Epi barrier aligned backside contact

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708288B2 (ja) * 1997-05-23 2005-10-19 松下電器産業株式会社 電機子コイルの巻線機とその巻線機による巻線方法
US6563152B2 (en) * 2000-12-29 2003-05-13 Intel Corporation Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7572712B2 (en) 2006-11-21 2009-08-11 Chartered Semiconductor Manufacturing, Ltd. Method to form selective strained Si using lateral epitaxy
US9496227B2 (en) * 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
TWI515878B (zh) * 2009-07-15 2016-01-01 西拉娜半導體美國股份有限公司 絕緣體上半導體結構、自絕緣體上半導體主動元件之通道去除無用積聚多數型載子之方法、及製造積體電路之方法
US20110215376A1 (en) * 2010-03-08 2011-09-08 International Business Machines Corporation Pre-gate, source/drain strain layer formation
US8716091B2 (en) * 2010-03-30 2014-05-06 International Business Machines Corporation Structure for self-aligned silicide contacts to an upside-down FET by epitaxial source and drain
US8492235B2 (en) * 2010-12-29 2013-07-23 Globalfoundries Singapore Pte. Ltd. FinFET with stressors
KR20120136672A (ko) 2011-06-09 2012-12-20 삼성전자주식회사 반도체 소자의 제조 방법
KR101865754B1 (ko) 2011-07-01 2018-06-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8647937B2 (en) 2012-06-26 2014-02-11 Globalfoundries Singapore Pte. Ltd. Deep depleted channel MOSFET with minimized dopant fluctuation and diffusion levels
CN103280459B (zh) * 2013-05-17 2016-10-05 电子科技大学 具有深槽结构的图形化应变nmos器件及其制作方法

Also Published As

Publication number Publication date
CN108028278A (zh) 2018-05-11
TWI715608B (zh) 2021-01-11
TW201721758A (zh) 2017-06-16
WO2017052649A1 (en) 2017-03-30
US20180212057A1 (en) 2018-07-26
US10636907B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
US11205707B2 (en) Optimizing gate profile for performance and gate fill
US10861870B2 (en) Inverted staircase contact for density improvement to 3D stacked devices
KR102309367B1 (ko) 비대칭 프로파일을 갖는 핀 구조체들을 형성하는 방법 및 장치
US20220336634A1 (en) Source electrode and drain electrode protection for nanowire transistors
TWI725126B (zh) 在矽（１１１）上與矽ｐｍｏｓ共整合之氮化鎵ｎｍｏｓ
KR102351550B1 (ko) 측벽 라이너를 갖는 핀 구조를 형성하는 장치 및 방법
US10700039B2 (en) Silicon die with integrated high voltage devices
CN108292672B (zh) 用于igzo非平面器件的环绕式导电金属氧化物接触部的制作
US10529827B2 (en) Long channel MOS transistors for low leakage applications on a short channel CMOS chip
US11302808B2 (en) III-V transistors with resistive gate contacts
CN110660861A (zh) 用于iii-v族金属氧化物半导体场效应晶体管（mosfet）的沟道层形成
CN108028278B (zh) 用于应力增强与接触的通过背侧显露实现的深epi
US11329132B2 (en) Transistor with polarization layer superlattice for target threshold voltage tuning
US11107924B2 (en) Systems and methods to reduce FinFET gate capacitance
WO2019125469A1 (en) Dual transistor gate workfunctions and related apparatuses, systems, and methods
US11114446B2 (en) SRAM with hierarchical bit lines in monolithic 3D integrated chips
CN111149211A (zh) 半导体器件的鳍片中的蚀刻停止区

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant