CN108011598B - 一种数字预失真自适应处理方法 - Google Patents

一种数字预失真自适应处理方法 Download PDF

Info

Publication number
CN108011598B
CN108011598B CN201711432559.1A CN201711432559A CN108011598B CN 108011598 B CN108011598 B CN 108011598B CN 201711432559 A CN201711432559 A CN 201711432559A CN 108011598 B CN108011598 B CN 108011598B
Authority
CN
China
Prior art keywords
coefficient
updating
model
lms
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201711432559.1A
Other languages
English (en)
Other versions
CN108011598A (zh
Inventor
张祺
杨大龙
刘友江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN201711432559.1A priority Critical patent/CN108011598B/zh
Publication of CN108011598A publication Critical patent/CN108011598A/zh
Application granted granted Critical
Publication of CN108011598B publication Critical patent/CN108011598B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种数字预失真自适应处理方法，涉及无线通信系统信号处理技术领域。本发明通过对LMS系数更新算法中幅度高阶项映射成查找表，减少FPGA定点运算时量化位宽和截位效应造成的误差，然后将相同的因子的乘积项进行分步计算，降低系数更新算法消耗的乘法器资源，从而降低FPGA的功耗。

Description

一种数字预失真自适应处理方法
技术领域
本发明涉及无线通信系统信号处理技术领域，更具体地说涉及一种数字预失真自适应处理方法。
背景技术
在现代通信系统中，频谱资源越来越拥挤，为了提高频率效率，高阶调制体制和多载波信号体制应用越来越广泛。然而，这种体制的信号包络是非恒定的，具有较高的功率峰均比PAPR(Peak-to-average-power,PAPR)，这加剧了功率放大器的线性与效率的矛盾。为了提高功放效率，功放往往工作在饱和点，这会造成信号的频谱扩展，干扰邻近信道信号的正常传输，而且会恶化信号的误差矢量幅度EVM(Error vector magnitude,EVM)；为了满足系统的线性度，往往将功放的输入功率回退到线性区，而且PAPR越大，功率回退越多，这会牺牲功放效率，一方面需增加额外的散热设备，增加系统成本，另一方面造成能量浪费。为了满足功放的高效率和系统的线性需求，需对功放采取必要的线性化处理。数字预失真技术DPD(Digital Predistortion,DPD)是一种在基带对信号进行预失真，能够在数字上对功放产生的非线性进行抵销，使得发射机系统保持线性的线性化技术。由于DPD技术在数字上的灵活性好，线性化性能好及自适应性能好的特点，在当今的商业无线基站、手机终端、专用高效无线发射机等应用中，广泛采用了DPD技术。
如图1所示，DPD技术一般分为两个部分：预失真模型建立和系数提取两个模块，其中预失真模型一般采用记忆多项式模型MP(Memory Polynomial，MP)，其表达式为：
Figure BDA0001525179890000011
其中x(n)和y(n)分别为模型的输入输出，amk为模型的系数，K和M分别为模型的非线性阶数和记忆深度。系数提取模块在硬件实现时，一般采用最小均方误差算法LMS(LeastMean Square,LMS)。在5G及未来的通信系统中，信号的带宽越来越宽，传输速率越来越高，工作状态会因信道环境迅速变化，必须提高DPD的系数更新收敛速度。未来满足DPD系统的LMS系数更新速度，只有通过高速率的FPGA进行实现。图2是LMS系数更新的原理示意图，在图2中，根据输入信号x(n)和反馈信号y(n)的误差进行LMS系数更新：
ei(n)＝yi(n)-xi(n) (2)利用LMS算法可求解得到ai mk。
Figure BDA0001525179890000021
其中μ为迭代的步长，(·)*为共轭运算。在FPGA中实现(3)式时，消耗的乘法器资源为KM(K+5)，乘法器资源与K2成正比，消耗大量乘法器，增加FPGA的功耗；且存在|yi(n-m)|k-1的运算，复杂度高，如用乘法器计算，一方面消耗大量的乘法器资源，另一方面其计算精度受到量化位宽和截位效应的影响。因此，LMS系数更新算法在FPGA中实现，存在以下困难：
(1)基于MP模型的LMS算法，系数计算时有幅度高阶项，随着阶数的增加，乘法器资源消耗量大，甚至超出FPGA中的乘法器资源，FPGA无法实现高阶的LMS算法。
(2)常规的LMS系数更新算法计算复杂度高，消耗资源多，增加FPGA的功耗，导致发射机的整机效率降低。
发明内容
为了克服上述现有技术中存在的缺陷和不足，本发明提供了一种功率放大器数字预失真自适应处理方法，本发明通过对LMS系数更新算法中幅度高阶项映射成查找表，减少FPGA定点运算时量化位宽和截位效应造成的误差，然后将相同的因子的乘积项进行分步计算，降低系数更新算法消耗的乘法器资源，从而降低FPGA的功耗。
为了解决上述现有技术中存在的问题，本发明是通过下述技术方案实现的：
一种数字预失真自适应处理方法，其特征在于：包括以下步骤：
步骤A、通过硬件反馈通道获取射频功放的反馈信号y(n)；
步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，说明当前DPD系数收敛，不需要更新，直接进入到步骤G；若y(n)的频谱发生扩展，则发生非线性失真，DPD系数没有收敛，进入到步骤C；
步骤C、启动LMS系数更新模块，根据输入信号x(n)和输出信号y(n)的误差进行LMS系数更新，利用LMS算法可求解得到模型系数；
步骤D、计算步骤C中的模型系数求解公式中的误差信号乘积，将误差乘积与幅度高阶项对应，将误差信号乘积计算完成后，进入步骤E；
步骤E、将幅度高阶项提前计算好，并映射成查找表，将信号幅度作为表地址进行查表，分别查出各幅度高阶项的值，进入步骤F；
步骤F，根据步骤D和步骤E中计算的误差信号乘积和幅度高阶项在FPGA中进行逻辑处理之后，代入步骤C的模型系数求解公式中，，得到LMS更新后的第i代模型系数ai mk，并更新预失真器的系数；
步骤G，预失真器系数更新，得到预失真信号，计算结束。
步骤A、通过硬件反馈通道获取射频功放的反馈信号y(n)，用MP模型表示为：
Figure BDA0001525179890000031
其中，x(n)和y(n)分别为模型的输入输出，amk为模型的系数，K和M分别为模型的非线性阶数和记忆深度；
步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，说明当前DPD系数收敛，不需要更新，直接进入到步骤G；若y(n)的频谱发生扩展，则发生非线性失真，DPD系数没有收敛，进入到步骤C；
步骤C、启动LMS系数更新模块，根据输入信号x(n)和输出信号y(n)的误差进行LMS系数更新：
ei(n)＝yi(n)-xi(n) (2)
利用LMS算法可求解得到ai mk，则
Figure BDA0001525179890000041
其中，μ为迭代的步长，(·)*为共轭运算；令(ei(n)(yi(n-m))*)为误差信号乘积，|yi(n-m)k-1,k＝1,2,3…,为幅度高阶项；
步骤D、计算公式(3)中的误差信号乘积，将误差信号乘积与幅度高阶项对应，将误差信号乘积计算完成之后，进入步骤E；
步骤E、将|yi(n-m)|k-1,k＝1,2,3…,提前计算好，并映射成查找表，根据幅度项|yi(n-m)|进行查表，分别查出幅度高阶项的值，进入步骤F；
步骤F，根据步骤D和步骤E中计算的(ei(n)(yi(n-m))*)和|yi(n-m)|k-1,k＝1,2,3…,在FPGA中进行逻辑处理之后，代入公式(3)，
得到LMS更新后的第i代系数ai mk，并更新预失真器的系数；
步骤G，预失真器系数更新，得到预失真信号，计算结束。
所述步骤E中将|yi(n-m)|k-1,k＝1,2,3…,映射成查找表，具体是指：将|yi(n-m)|归一化到(0,1)，然后通过仿真确定表项大小，分别计算出|yi(n-m)|k-1,k＝1,2,3…,中各表项的内容，映射成查找表，并写入FPGA的ROM中；将|yi(n-m)|作为表地址，在计算时根据其值即可查出|yi(n-m)|k-1,k＝1,2,3…,的值。
步骤A、通过硬件反馈通道获取射频功放的反馈信号y(n)，用一般记忆多项式模型(Generalized Memory polynomial,GMP)表示为：
Figure BDA0001525179890000042
其中，x(n)和y(n)分别为模型的输入输出，amk、bmlk、cmlk为模型的系数，Ka,Kb,Kc和Ma,Mb,Mc分别为模型的非线性阶数和记忆深度，Lb和Lc分别是模型的滞后记忆效应和超前记忆效应；
步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，说明当前DPD系数收敛，不需要更新，得到预失真信号；若y(n)的频谱发生扩展，则发生非线性失真，DPD系数没有收敛，进入到步骤C；
步骤C、启动LMS系数更新模块，根据输入信号x(n)和输出信号y(n)的误差进行LMS系数更新：
ei(n)＝yi(n)-xi(n) (2)利用LMS算法可求解得到
Figure BDA0001525179890000051
则
Figure BDA0001525179890000052
其中，μ为迭代的步长，(·)*为共轭运算，每个系数也可分开写成：
Figure BDA0001525179890000053
每个系数的求解方法是相同的，以求ai mk为例，令(ei(n)(yi(n-m))*)为误差信号乘积，|yi(n-m)|k-1,k＝1,2,3…,为幅度高阶项。
步骤D、计算公式(3)中的误差信号乘积，将误差信号乘积与幅度高阶项对应，将误差信号乘积计算完成之后，进入步骤E；
步骤E、将幅度高阶项提前计算好，并映射成查找表，根据幅度项|yi(n-m)|进行查表，分别查出各幅度高阶项的值，进入步骤F；
步骤F，根据步骤D和步骤E中计算的误差信号乘积和幅度高阶项在FPGA中进行逻辑处理之后，代入公式(3)，得到LMS更新后的第i代系数ai mk，并更新预失真器的系数；
步骤G，预失真器系数更新，得到预失真信号，计算结束，同理可求得bi mlk,ci mlk。
步骤A、通过硬件反馈通道获取射频功放的反馈信号y(n)，用无记忆多项式模型表示为：
Figure BDA0001525179890000061
其中，x(n)和y(n)分别为模型的输入输出，amk为模型的系数，K和M分别为模型的非线性阶数和记忆深度；
步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，说明当前DPD系数收敛，不需要更新，得到预失真信号；若y(n)的频谱发生扩展，则发生非线性失真，DPD系数没有收敛，进入到步骤C；
步骤C、启动LMS系数更新模块，根据输入信号x(n)和输出信号y(n)的误差进行LMS系数更新：
ei(n)＝yi(n)-xi(n) (2)
利用LMS算法可求解得到ai mk，则
Figure BDA0001525179890000062
其中，μ为迭代的步长，(·)*为共轭运算；令(ei(n)(yi(n))*)为误差信号乘积，|yi(n)|k-1,k＝1,2,3…,为幅度高阶项；
步骤D、计算公式(3)中的误差信号乘积，将误差信号乘积与幅度高阶项对应，将误差信号乘积计算完成之后，进入步骤E；
步骤E、将幅度高阶项提前计算好，并映射成查找表，根据幅度项|yi(n)|进行查表，分别查出各幅度高阶项的值，进入步骤F；
步骤F，根据步骤D和步骤E中计算的误差信号乘积和幅度高阶项在FPGA中进行逻辑处理之后，代入公式(3)，得到LMS更新后的第i代系数ai mk，并更新预失真器的系数；
步骤G，预失真器系数更新，得到预失真信号，计算结束。
与现有技术相比，本发明所带来的有益的技术效果表现在：
1、通过将LMS系数更新算法进行分步计算，并将幅度高阶项映射成查找表，一方面可节省硬件资源，另一方面将幅度高阶项映射成查找表，避免了量化位宽与截位效应对幅度高阶项造成的误差，提高计算精度。在传统的LMS算法中，消耗的乘法器资源为KM(K+5)，在非线性阶数非常高的时候根本无法实现。而改进的算法消耗的乘法器资源为4(M-1)+2KM。举一个实例，当MP模型的非线性阶数为7，记忆深度为4的时候，传统LMS系数更新算法消耗的乘法器资源为336，而改进算法消耗的乘法器资源为68个，大大节省了FPGA的乘法器资源，降低FPGA的计算功耗，进而降低整机功耗。
2、在本发明中，所提出的LMS系数改进算法不仅仅适用于MP模型的系数更新，也可以推广到基于多项式的模型的系数更新算法中，比如无记忆多项式模型、GMP模型中，具有很好的通用性。
3、在本发明中，在改进的LMS系数更新算法的计算流程中，将幅度高阶项用查找表实现，降低系统复杂度和提高系统的精度的方法，不仅仅适用于LMS算法中，也可推广到递归最小二乘算法RLS(Recursive Least Square，RLS)中。
4、在本发明中，改进的LMS系数更新算法是基于FPGA实现结构而提出的，具有很好的可编程性。
5、相比于传统的LMS系数更新算法，本提案的方法将幅度高阶项进行利用查找表实现，避免幅度高阶项计算时受到量化位宽和截位效应的影响，一方面降低了乘法器资源消耗，另一方面可提高计算的精度；相比于传统的LMS系数更新算法，本提案的方法将具有相同的项的分步计算，大幅度地降低了FPGA的乘法器资源，降低了FPGA的计算功耗，提高了整机的效率。
附图说明
图1为数字预失真技术实现原理框图；
图2为本申请LMS系数更新示意图；
图3为本申请LMS系数更新流程图；
图4为本申请对带宽100MHz的信号进行了预失真的处理结果图。
具体实施方式
实施例1
作为本发明一较佳实施例，参照说明书附图1-3，本实施例公开了：
一种数字预失真自适应处理方法，包括以下步骤：
步骤A、通过硬件反馈通道获取射频功放的反馈信号y(n)；
步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，说明当前DPD系数收敛，不需要更新，直接进入到步骤G；若y(n)的频谱发生扩展，则发生非线性失真，DPD系数没有收敛，进入到步骤C；
步骤C、启动LMS系数更新模块，根据输入信号x(n)和输出信号y(n)的误差进行LMS系数更新，利用LMS算法可求解得到模型系数；
步骤D、计算步骤C中的模型系数求解公式中的误差信号乘积，将误差乘积与幅度高阶项对应，将误差信号乘积计算完成后，进入步骤E；
步骤E、将幅度高阶项提前计算好，并映射成查找表，根据幅度项进行查表，分别查出各幅度高阶项的值，进入步骤F；
步骤F，根据步骤D和步骤E中计算的误差信号乘积和幅度高阶项在FPGA中进行逻辑处理之后，代入步骤C的模型系数求解公式中，，得到LMS更新后的第i代模型系数ai mk，并更新预失真器的系数；
步骤G，预失真器系数更新，得到预失真信号，计算结束。
实施例2
作为本发明又一较佳实施例，参照说明书附图1-3，本实施例公开了：
一种数字预失真自适应处理方法，包括以下步骤：
步骤A、通过硬件反馈通道获取射频功放的反馈信号y(n)，用MP模型表示为：
Figure BDA0001525179890000091
其中，x(n)和y(n)分别为模型的输入输出，amk为模型的系数，K和M分别为模型的非线性阶数和记忆深度；
步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，说明当前DPD系数收敛，不需要更新，直接进入到步骤G；若y(n)的频谱发生扩展，则发生非线性失真，DPD系数没有收敛，进入到步骤C；
步骤C、启动LMS系数更新模块，根据输入信号x(n)和输出信号y(n)的误差进行LMS系数更新：
ei(n)＝yi(n)-xi(n) (2)
利用LMS算法可求解得到ai mk，则
Figure BDA0001525179890000092
其中，μ为迭代的步长，(·)*为共轭运算；令(ei(n)(yi(n-m))*)为误差信号乘积，|yi(n-m)|k-1,k＝1,2,3…,为幅度高阶项；
步骤D、计算公式(3)中的误差信号乘积，将误差信号乘积与幅度高阶项对应，将误差信号乘积计算完成之后，进入步骤E；
步骤E、将|yi(n-m)|k-1,k＝1,2,3…,提前计算好，并映射成查找表，根据幅度项|yi(n-m)|进行查表，分别查出幅度高阶项的值，进入步骤F；
步骤F，根据步骤D和步骤E中计算的(ei(n)(yi(n-m))*)和|yi(n-m)|k-1,k＝1,2,3…,在FPGA中进行逻辑处理之后，代入公式(3)，得到LMS更新后的第i代系数ai mk，并更新预失真器的系数；步骤G，预失真器系数更新，得到预失真信号，计算结束。
所述步骤E中将|yi(n-m)|k-1,k＝1,2,3…,映射成查找表，具体是指：将|yi(n-m)|归一化到(0,1)，然后通过仿真确定表项大小，分别计算出|yi(n-m)|k-1,k＝1,2,3…,中各表项的内容，映射成查找表，并写入FPGA的ROM中；将|yi(n-m)|作为表地址，在计算时根据其值即可查出|yi(n-m)|k-1,k＝1,2,3…,的值。
图4是本申请提案的实施案例在FPGA中实现了自适应DPD系统，对功放的预失真结果。本实施案例对带宽100MHz的信号进行了预失真，从图4可以看出，预失真之前的信号经过功放后，信号发生了频谱扩展，邻近信道功率比(Adjacent channel power radio,ACPR)为-36.46dBc。而经过了本申请提案的实施案例，信号的频谱扩展得到了抑制，信号的非线性失真能够得到线性化，ACPR为-51.53dBc，信号改善了15.07dBc，说明了本申请提案的实施案例具有优越的线性化能力。
实施例3
作为本发明又一较佳实施例，参照说明书附图1-3，本实施例公开：
一种数字预失真自适应处理方法，包括以下步骤：
步骤A、通过硬件反馈通道获取射频功放的反馈信号y(n)，用一般记忆多项式模型(GMP)模型表示为：
Figure BDA0001525179890000101
其中，x(n)和y(n)分别为模型的输入输出，amk、bmlk、cmlk为模型的系数，Ka,Kb,Kc和Ma,Mb,Mc分别为模型的非线性阶数和记忆深度，Lb和Lc分别是模型的滞后记忆效应和超前记忆效应；
步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，说明当前DPD系数收敛，不需要更新，得到预失真信号；若y(n)的频谱发生扩展，则发生非线性失真，DPD系数没有收敛，进入到步骤C；
步骤C、启动LMS系数更新模块，根据输入信号x(n)和输出信号y(n)的误差进行LMS系数更新：
ei(n)＝yi(n)-xi(n) (2)
利用LMS算法可求解得到ai mk,bi mlk,ci mlk，则
Figure BDA0001525179890000111
其中，μ为迭代的步长，(·)*为共轭运算，每个系数也可分开写成：
Figure BDA0001525179890000112
每个系数的求解方法是相同的，以求ai mk为例，令(ei(n)(yi(n-m))*)为误差信号乘积，|yi(n-m)|k-1,k＝1,2,3…,为幅度高阶项。
步骤D、计算公式(3)中的误差信号乘积，将误差信号乘积与幅度高阶项对应，将误差信号乘积计算完成之后，进入步骤E；
步骤E、将幅度高阶项提前计算好，并映射成查找表，根据幅度项|yi(n-m)|进行查表，分别查出各幅度高阶项的值，进入步骤F；
步骤F，根据步骤D和步骤E中计算的误差信号乘积和幅度高阶项在FPGA中进行逻辑处理之后，代入公式(3)，得到LMS更新后的第i代系数ai mk，并更新预失真器的系数；
步骤G，预失真器系数更新，得到预失真信号，计算结束，同理可求得bi mlk,ci mlk。
实施例4
作为本发明又一较佳实施例，参照说明书附图1-3，本实施例公开：
一种数字预失真自适应处理方法，包括以下步骤：
步骤A、通过硬件反馈通道获取射频功放的反馈信号y(n)，用无记忆多项式模型表示为：
Figure BDA0001525179890000121
其中，x(n)和y(n)分别为模型的输入输出，amk为模型的系数，K和M分别为模型的非线性阶数和记忆深度；
步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，说明当前DPD系数收敛，不需要更新，得到预失真信号；若y(n)的频谱发生扩展，则发生非线性失真，DPD系数没有收敛，进入到步骤C；
步骤C、启动LMS系数更新模块，根据输入信号x(n)和输出信号y(n)的误差进行LMS系数更新：
ei(n)＝yi(n)-xi(n) (2)
利用LMS算法可求解得到ai mk，则
Figure BDA0001525179890000122
其中，μ为迭代的步长，(·)*为共轭运算；令(ei(n)(yi(n))*)为误差信号乘积，|yi(n)|k-1,k＝1,2,3…,为幅度高阶项；
步骤D、计算公式(3)中的误差信号乘积，将误差信号乘积与幅度高阶项对应，将误差信号乘积计算完成之后，进入步骤E；
步骤E、将幅度高阶项提前计算好，并映射成查找表，根据幅度项|yi(n)|进行查表，分别查出各幅度高阶项的值，进入步骤F；
步骤F，根据步骤D和步骤E中计算的误差信号乘积和幅度高阶项在FPGA中进行逻辑处理之后，代入公式(3)，得到LMS更新后的第i代系数ai mk，并更新预失真器的系数；
步骤G，预失真器系数更新，得到预失真信号，计算结束。

Claims (5)

1.一种数字预失真自适应处理方法，其特征在于：包括以下步骤：
步骤A、通过硬件反馈通道获取射频功放的反馈信号y(n)，反馈信号y(n)采用MP模型、一般记忆多项式模型或无记忆多项式模型表示；
步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，说明当前DPD系数收敛，不需要更新，直接进入到步骤G；若y(n)的频谱发生扩展，则发生非线性失真，DPD系数没有收敛，进入到步骤C；
步骤C、启动LMS系数更新模块，根据输入信号x(n)和输出信号y(n)的误差进行LMS系数更新：ei(n)＝yi(n)-xi(n)；
利用LMS算法可求解得到MP模型、一般记忆多项式模型或无记忆多项式模型的模型系数；
步骤D、计算步骤C中的模型系数求解公式中的误差信号乘积(ei(n)(yi(n-m))*)，将误差乘积与幅度高阶项|yi(n-m)|k-1,k＝1,2,3,…对应，将误差信号乘积计算完成后，进入步骤E；
步骤E、将幅度高阶项|yi(n-m)|k-1,k＝1,2,3,…提前计算好，并映射成查找表，根据幅度项进行查表，分别查出各幅度高阶项的值，进入步骤F；
步骤F，根据步骤D和步骤E中计算的误差信号乘积和幅度高阶项在FPGA中进行逻辑处理之后，代入步骤C的模型系数求解公式中，得到LMS更新后的第i代模型系数ai mk，并更新预失真器的系数；
步骤G，预失真器系数更新，得到预失真信号，计算结束。
2.如权利要求1所述的一种数字预失真自适应处理方法，其特征在于：
步骤A、通过硬件反馈通道获取射频功放的反馈信号y(n)，用MP模型表示为：
Figure FDA0002959145690000011
其中，x(n)和y(n)分别为模型的输入输出，amk为模型的系数，K和M分别为模型的非线性阶数和记忆深度；
步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，说明当前DPD系数收敛，不需要更新，直接进入到步骤G；若y(n)的频谱发生扩展，则发生非线性失真，DPD系数没有收敛，进入到步骤C；
步骤C、启动LMS系数更新模块，根据输入信号x(n)和输出信号y(n)的误差进行LMS系数更新：
ei(n)＝yi(n)-xi(n) (2)
利用LMS算法可求解得到ai mk，则
Figure FDA0002959145690000021
其中，μ为迭代的步长，(·)*为共轭运算；令(ei(n)(yi(n-m))*)为误差信号乘积，|yi(n-m)|k-1,k＝1,2,3,…为幅度高阶项；
步骤D、计算公式(3)中的误差信号乘积，将误差信号乘积与幅度高阶项对应，将误差信号乘积计算完成之后，进入步骤E；
步骤E、将|yi(n-m)|k-1,k＝1,2,3,…提前计算好，并映射成查找表，根据幅度项|yi(n-m)|进行查表，分别查出幅度高阶项的值，进入步骤F；
步骤F，根据步骤D和步骤E中计算的(ei(n)(yi(n-m))*)和|yi(n-m)|k-1,k＝1,2,3,…在FPGA中进行逻辑处理之后，代入公式(3)，得到LMS更新后的第i代系数ai mk，并更新预失真器的系数；
步骤G，预失真器系数更新，得到预失真信号，计算结束。
3.如权利要求2所述的一种数字预失真自适应处理方法，其特征在于：所述步骤E中将|yi(n-m)|k-1,k＝1,2,3,…映射成查找表，具体是指：将|yi(n-m)|归一化到(0,1)，然后通过仿真确定表项大小，分别计算出|yi(n-m)|k-1,k＝1,2,3,…中各表项的内容，映射成查找表，并写入FPGA的ROM中；将|yi(n-m)|作为表地址，在计算时根据其值即可查出|yi(n-m)|k-1,k＝1,2,3,…的值。
4.如权利要求1所述的一种数字预失真自适应处理方法，其特征在于：
步骤A、通过硬件反馈通道获取射频功放的反馈信号y(n)，用一般记忆多项式模型表示为：
Figure FDA0002959145690000031
其中，x(n)和y(n)分别为模型的输入输出，amk、bmlk、cmlk为模型的系数，Ka,Kb,Kc和Ma,Mb,Mc分别为模型的非线性阶数和记忆深度，Lb和Lc分别是模型的滞后记忆效应和超前记忆效应；
步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，说明当前DPD系数收敛，不需要更新，得到预失真信号；若y(n)的频谱发生扩展，则发生非线性失真，DPD系数没有收敛，进入到步骤C；
步骤C、启动LMS系数更新模块，根据输入信号x(n)和输出信号y(n)的误差进行LMS系数更新：
ei(n)＝yi(n)-xi(n) (2)
利用LMS算法可求解得到ai mk,bi mlk,ci mlk，则
Figure FDA0002959145690000032
其中，μ为迭代的步长，(·)*为共轭运算，每个系数也可分开写成：
Figure FDA0002959145690000041
以求ai mk为例，令(ei(n)(yi(n-m))*)为误差信号乘积，|yi(n-m)|k-1,k＝1,2,3,…为幅度高阶项；
步骤D、计算公式(3)中的误差信号乘积，将误差信号乘积与幅度高阶项对应，将误差信号乘积计算完成之后，进入步骤E；
步骤E、将幅度高阶项提前计算好，并映射成查找表，根据幅度项|yi(n-m)|进行查表，分别查出各幅度高阶项的值，进入步骤F；
步骤F，根据步骤D和步骤E中计算的误差信号乘积和幅度高阶项在FPGA中进行逻辑处理之后，代入公式(3)，得到LMS更新后的第i代系数ai mk，并更新预失真器的系数；
步骤G，预失真器系数更新，得到预失真信号，计算结束，同理可求得bi mlk,ci mlk。
5.如权利要求1所述的一种数字预失真自适应处理方法，其特征在于：
步骤A、通过硬件反馈通道获取射频功放的反馈信号y(n)，用无记忆多项式模型表示为：
Figure FDA0002959145690000042
其中，x(n)和y(n)分别为模型的输入输出，amk为模型的系数，K和M分别为模型的非线性阶数和记忆深度；
步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，说明当前DPD系数收敛，不需要更新，得到预失真信号；若y(n)的频谱发生扩展，则发生非线性失真，DPD系数没有收敛，进入到步骤C；
步骤C、启动LMS系数更新模块，根据输入信号x(n)和输出信号y(n)的误差进行LMS系数更新：
ei(n)＝yi(n)-xi(n) (2)
利用LMS算法可求解得到ai mk，则
Figure FDA0002959145690000051
其中，μ为迭代的步长，(·)*为共轭运算；令(ei(n)(yi(n))*)为误差信号乘积，|yi(n)|k-1,k＝1,2,3,…为幅度高阶项；
步骤D、计算公式(3)中的误差信号乘积，将误差信号乘积与幅度高阶项对应，将误差信号乘积计算完成之后，进入步骤E；
步骤E、将幅度高阶项提前计算好，并映射成查找表，根据幅度项|yi(n)|进行查表，分别查出各幅度高阶项的值，进入步骤F；
步骤F，根据步骤D和步骤E中计算的误差信号乘积和幅度高阶项在FPGA中进行逻辑处理之后，代入公式(3)，得到LMS更新后的第i代系数ai mk，并更新预失真器的系数；
步骤G，预失真器系数更新，得到预失真信号，计算结束。
CN201711432559.1A 2017-12-26 2017-12-26 一种数字预失真自适应处理方法 Expired - Fee Related CN108011598B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711432559.1A CN108011598B (zh) 2017-12-26 2017-12-26 一种数字预失真自适应处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711432559.1A CN108011598B (zh) 2017-12-26 2017-12-26 一种数字预失真自适应处理方法

Publications (2)

Publication Number Publication Date
CN108011598A CN108011598A (zh) 2018-05-08
CN108011598B true CN108011598B (zh) 2021-04-27

Family

ID=62061551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711432559.1A Expired - Fee Related CN108011598B (zh) 2017-12-26 2017-12-26 一种数字预失真自适应处理方法

Country Status (1)

Country Link
CN (1) CN108011598B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808746B (zh) * 2019-10-30 2021-02-19 电子科技大学 一种针对mimo发射机的dpd模型参数提取方法
CN111510081A (zh) * 2020-03-24 2020-08-07 成都凯腾四方数字广播电视设备有限公司 一种基于查找表lut的一般记忆多项式gmp数字预失真电路
CN114629756B (zh) * 2022-05-16 2022-08-16 成都凯腾四方数字广播电视设备有限公司 一种多模5g广播发射机自适应预失真方法及系统
CN115603673B (zh) * 2022-11-23 2023-07-07 成都芯通软件有限公司 一种基于重构dvr模型的数字预失真的实现方法及系统

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527544A (zh) * 2008-03-05 2009-09-09 富士通株式会社 非线性系统逆特性辨识装置及方法、功率放大器及其预失真器
CN103618684A (zh) * 2013-11-25 2014-03-05 京信通信系统（中国）有限公司 一种估计dpd系数的方法及装置
CN104320093A (zh) * 2014-10-08 2015-01-28 中国科学院上海高等研究院 一种用于稳定放大器的系统及方法
CN104363191A (zh) * 2014-11-03 2015-02-18 西安烽火电子科技有限责任公司 一种跳频通信系统的数字预失真方法
CN105207716A (zh) * 2015-08-20 2015-12-30 上海交通大学 室内可见光通信发光二极管传输预失真系统及方法
CN105262447A (zh) * 2015-11-26 2016-01-20 中国电子科技集团公司第三十研究所 一种功率放大器的预失真方法、装置及射频系统
CN105356854A (zh) * 2015-10-13 2016-02-24 重庆临菲电子科技有限公司 组合算法应用于组合学习结构数字预失真系统的方法
CN106125547A (zh) * 2016-06-16 2016-11-16 中国电子科技集团公司第三十八研究所 一种基于分段多项式的功放非线性自适应模拟方法及系统
US9628119B2 (en) * 2014-06-27 2017-04-18 Nxp Usa, Inc. Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion
CN106850493A (zh) * 2017-03-02 2017-06-13 中国工程物理研究院电子工程研究所 一种复合非线性注入式峰均功率比抑制与数字预失真方法
CN107359864A (zh) * 2017-07-25 2017-11-17 中国工程物理研究院电子工程研究所 频率捷变功率放大器的自适应捷变数字预失真方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9813223B2 (en) * 2013-04-17 2017-11-07 Intel Corporation Non-linear modeling of a physical system using direct optimization of look-up table values

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527544A (zh) * 2008-03-05 2009-09-09 富士通株式会社 非线性系统逆特性辨识装置及方法、功率放大器及其预失真器
CN103618684A (zh) * 2013-11-25 2014-03-05 京信通信系统（中国）有限公司 一种估计dpd系数的方法及装置
US9628119B2 (en) * 2014-06-27 2017-04-18 Nxp Usa, Inc. Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion
CN104320093A (zh) * 2014-10-08 2015-01-28 中国科学院上海高等研究院 一种用于稳定放大器的系统及方法
CN104363191A (zh) * 2014-11-03 2015-02-18 西安烽火电子科技有限责任公司 一种跳频通信系统的数字预失真方法
CN105207716A (zh) * 2015-08-20 2015-12-30 上海交通大学 室内可见光通信发光二极管传输预失真系统及方法
CN105356854A (zh) * 2015-10-13 2016-02-24 重庆临菲电子科技有限公司 组合算法应用于组合学习结构数字预失真系统的方法
CN105262447A (zh) * 2015-11-26 2016-01-20 中国电子科技集团公司第三十研究所 一种功率放大器的预失真方法、装置及射频系统
CN106125547A (zh) * 2016-06-16 2016-11-16 中国电子科技集团公司第三十八研究所 一种基于分段多项式的功放非线性自适应模拟方法及系统
CN106850493A (zh) * 2017-03-02 2017-06-13 中国工程物理研究院电子工程研究所 一种复合非线性注入式峰均功率比抑制与数字预失真方法
CN107359864A (zh) * 2017-07-25 2017-11-17 中国工程物理研究院电子工程研究所 频率捷变功率放大器的自适应捷变数字预失真方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Digital predistortion with improved LUT and LMS method;Yang Jun 等;《Proceedings of 2011 Cross Strait Quad-Regional Radio Science and Wireless Technology Conference》;20111010;第1671-1674页 *
低复杂度的带限记忆多项式预失真器的设计;张祺等;《微波学报》;20151015;第31卷(第5期);第77-81页 *
带限数字预失真系统关键技术研究;张祺;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160315;第I135-1108页 *
雷达通信一体化数字预失真研究;何嘉婕;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160315;第I136-2569页 *

Also Published As

Publication number Publication date
CN108011598A (zh) 2018-05-08

Similar Documents

Publication Publication Date Title
CN108011598B (zh) 一种数字预失真自适应处理方法
CN102413085B (zh) 一种数字预失真方法及装置
CN106506417A (zh) 一种窄带反馈的数字预失真系统与方法
CN103326973B (zh) 失真特性估算法预失真装置以及方法
Gilabert et al. Look-up table implementation of a slow envelope dependent digital predistorter for envelope tracking power amplifiers
CN102723915A (zh) 一种适合硬件实现的查询表数字预失真方法和装置
CN114598274B (zh) 一种面向宽带预失真的低复杂度查找表构建方法
Safari et al. An approximation of Volterra series using delay envelopes, applied to digital predistortion of RF power amplifiers with memory effects
Rahati Belabad et al. A novel generalized parallel two-box structure for behavior modeling and digital predistortion of RF power amplifiers at LTE applications
Lee et al. Adaptive predistorters for linearization of high-power amplifiers in OFDM wireless communications
CN104348772A (zh) 一种参数分离的预失真器
Chung et al. Energy-efficient digital predistortion with lookup table training using analog Cartesian feedback
CN111510081A (zh) 一种基于查找表lut的一般记忆多项式gmp数字预失真电路
CN106169985B (zh) 基于改进模型的包络跟踪放大器数字预失真方法
CN107592084B (zh) 基于动态建模的宽带功率放大器的畸变补偿装置
Ochiai On power amplifier efficiencies of linearly modulated signals with nonlinear distortion
Zhang et al. OFDM PAPR reduction with digital amplitude predistortion
Al-Ja'afari et al. Compensation of the nonlinear power amplifier by using scpwl predistorter with genetic algorithm in ofdm technique
Long et al. Indirect learning hybrid memory predistorter based on polynomial and look-up-table
Ai et al. Novel pre-distortion of power amplifier with proposed fractional order memory polynomial
CN103916088A (zh) 一种射频信号的数字矫正装置及其矫正方法
Selvadurai et al. A Hermite Interpolated LUT for RF Power Amplifiers
Gregorio et al. Power amplifiers
CN103401511A (zh) 一种用于实时性系统的功放预失真方法
Yi A Novel Digital Predistortion Model Based on Volterra Series

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210427

Termination date: 20211226