发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种用于稳定放大器的系统及方法,用于解决现有技术中功率放大器的记忆效应造成的输出信号非线性失真的问题。
为实现上述目的及其他相关目的,本发明提供一种用于稳定放大器的系统,所述稳定放大器的系统至少包括:
处理器、数模转换器、功率放大器以及采集回路;
所述处理器接收输入信号,将所述输入信号变频后输出,同时接收所述功率放大器的反馈信号,根据所述输入信号及所述功率放大器的反馈信号对所述功率放大器建模并产生所述功率放大器的预失真模型;
所述数模转换器连接于所述处理器,用于对所述处理器的输出信号进行数模转换;
所述功率放大器连接于所述数模转换器,用于对所述数模转换器输出的模拟信号进行放大;
所述采集回路连接于所述功率放大器,用于对所述功率放大器的输出信号进行采样并输出所述功率放大器的反馈信号至所述处理器。
优选地,所述处理器为可编程逻辑阵列。
优选地,还包括与所述处理器双向连接的数字传输接口,所述输入信号通过所述数字传输接口输入所述处理器;所述处理器中的信息通过所述数字传输接口输出给外部设备。
优选地,还包括连接于所述数模转换器与所述功率放大器之间的滤波器,用于对所述数模转换器输出信号进行滤波。
优选地,所述功率放大器的输入信号及所述功率放大器的输出信号为射频信号。
更优选地,所述采集回路可以对所述功率放大器输出的射频信号直接采样,也可以对所述功率放大器输出的射频信号与本振信号混频后得到的中频信号进行采样。
为实现上述目的及其他相关目的,本发明提供一种如上述的用于稳定放大器的系统的稳定放大器的方法,所述用于稳定放大器的方法至少包括以下步骤:
步骤一:所述处理器接收所述输入信号,并通过所述采集回路接收所述功率放大器的反馈信号;
步骤二:所述处理器对所述功率放大器建立多项式模型,并确定多项式的阶数和多项式的记忆深度;
步骤三:所述处理器根据所述多项式的阶数及所述多项式的记忆深度产生预失真模型;
步骤四:若所述功率放大器为非时变功率放大器,则离线计算所述多项式的阶数及所述多项式的记忆深度,量化后刷新到查找表中;若所述功率放大器为时变功率放大器,则在线计算所述多项式的阶数及所述多项式的记忆深度,并实时更新查找表。
优选地,步骤一中所述处理器接收所述数字传输接口输入的基带信号,经过频率变换后输出射频信号作为所述功率放大器的输入信号。
优选地,步骤二中所述多项式模型为 n=0,1,2,…,N,其中,K为多项式的阶数,M为多项式的记忆深度。
优选地,步骤二中将所述输入信号代入所述多项式模型中得到计算输出信号,改变所述多项式的阶数及所述多项式的记忆深度得到不同的计算输出信号,比较计算输出信号及所述功率放大器的反馈信号,直至两者误差在设定范围内则所述多项式模型正确,此时所述多项式的阶数及所述多项式的记忆深度确定。
更优选地,步骤二中通过将所述多项式的阶数及所述多项式的记忆深度由小到大进行搜索计算来得到不同的计算输出信号。
优选地,步骤三中所述预失真模型为 其中,K为多项式的阶数,M为多项式的记忆深度。
如上所述,本发明的用于稳定放大器的方法及系统,具有以下有益效果:
1、考虑脉冲式输入信号给功率放大器带来的记忆效应,采用记忆多项式对功率放大器进行建模,提出了一种基于查找表的记忆多项式结构。
2、设计高速信号采集回路,对功率放大器的反馈信号进行抓取,对比发射基带信号,确定记忆多项式的拟合次数和记忆深度。
3、采用查找表结构,在FPGA内部实现,可在线或者离线更新模型参数,适应不同的功率放大器模型。
4、对于缓变的功率放大器模型,可离线刷新系数,开环使用;而对于时变的功率放大器模型,采用闭环反馈进行控制。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图4。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
为获得高质量的核磁共振图像,核磁共振系统要求射频功率放大器在一个较大的动态范围内具有良好的线性,但功率放大器本身是非线性器件,输出信号存在较大的非线性失真, 具体表现在功率放大器的增益和相位在信号输入功率范围内的不平坦,因此需要采取办法对功率放大器的非线性进行处理。传统电路设计上,可通过降低输出功率的方式减轻非线性失真效应,但此时功率放大器的效率降低,输出相同的功率需要更多的功率放大器单元,因而成本较高。目前已提出了各种技术来克服改善功率放大器的非线性失真,其中预失真技术是被研究和应用较多的一项新技术,其最新的研究成果已经被用于实际的产品(如无线通信系统等)。预失真技术以其在实现的复杂性、准确性等方面良好的综合性能而成为目前在功率放大器线性化中大量采用的技术,预失真是较简单的一种线性化技术,由于其简单且可作为独立单元出现在放大器中,因而应用非常广泛。预失真技术是认为加入一个失真特性与信道的非线性失真恰好相反的网络,使之与放大器的特性互相补偿。
如图1所示为预失真技术的原理示意图,预失真技术的基本原理是:预失真处理系统1中,在功率放大器12前设置一个预失真处理模块11,所述预失真处理模块11及所述功率放大器12的合成总效果使整体输入—输出特性线性化,输出功率得到充分利用。
如图1所示,记输入信号为x(t),输出信号为z(t),t为时间变量,则功率放大器非线性在数学上可表示为z(t)=G(x(t)),其中G为非线性函数。y(t)为所述预失真处理模块11的输出信号,设功率放大器的输入—输出传输特性函数为G(),预失真处理模块的特性为F(),那么预失真处理原理可表示为:
z(t)=G(y(t))=G(F(x(t)))=GοF(x(t))=L(x(t)) (1)其中GοF=L表示为G()和F()的复合函数等于L()。
线性化则要求:
z(t)=L(x(t))=g·x(t) (2)
式中常数g是所述功率放大器12的理想“幅度放大倍数”(g>1)。因此,若功率放大器的输入—输出传输特性函数G()已知,则预失真技术的核心是寻找预失真处理模块的特性F(),使得它们复合后能满足:
(GοF)(x(t))=L(x(t))=g·x(t) (3)
如果测得功率放大器的输入和输出信号值,就能拟合功率放大器的输入—输出传输特性函数G(),然后利用(3)式,可以求得F()。
由于各类功率放大器的固有特性不同,功率放大器的输入—输出传输特性函数G()差异较大,即使同一功率放大器,由于输入信号类型、环境温度等的改变,其非线性特性也会发生变化。根据函数逼近的魏尔斯特拉斯(Weierstrass)定理,对解析函数G(x)总可以用一个次数充分大的多项式逼近到任意程度,故可采用计算简单的多项式表示非线性函数。
如果某一时刻的输出仅与此时刻的输入相关,称为无记忆功率放大器,其特性可用多项式表示为:
式中K表示多项式的阶数(即多项式次数),诸hk为各次幂的系数。在函数逼近理论中,z(t)是用函数组{x0,x,x2,x3,…,xK}生成的K+1维空间里的这组基的线性组合表示。如果对功率放大器输入x(t)/输出z(t)进行离散采样后值为分别为x(n)/z(n)(采样过程符合Nyquist采样定理要求),则(4)式可用离散多项式表示如下:
如果功率放大器的某一时刻输出不仅与此时刻输入有关,而且与此前某一时间段的输入有关,则称为有记忆功率放大器。对(5)式增加记忆效应,可以写为:
式中K表示多项式的阶数,M表示多项式的记忆深度,诸hkm为各次幂的系数。具有记忆效应的功率放大器模型也可以用更一般的Volterra级数表示,由于Volterra级数太复杂,简化模型有Wiener、Hammersteint等。由于常用复值输入—输出信号,(6)式也可表示为便于计算的“和记忆多项式”模型:
如图2所示,本发明提供一种用于稳定放大器的系统2,所述稳定放大器的系统2至少包括:
处理器、数模转换器、功率放大器23以及采集回路;
所述处理器接收输入信号x(n),将所述输入信号x(n)变频后输出,同时接收所述功率放大器的反馈信号z(n),根据所述输入信号x(n)及所述功率放大器的反馈信号z(n)对所述功率放大器23建模并产生所述功率放大器23的预失真模型;
所述数模转换器连接于所述处理器,用于对所述处理器的输出信号进行数模转换;
所述功率放大器23连接于所述数模转换器,用于对所述数模转换器输出的模拟信号进行放大;
所述采集回路连接于所述功率放大器23,用于对所述功率放大器23的输出信号z(t)进行采样并输出所述功率放大器的反馈信号z(n)至所述处理器。
所述处理器可以是可编程逻辑阵列(FPGA)或数字信号处理器(DSP)等数字信号处理装置,如图2所示,所述处理器为可编程逻辑阵列(FPGA)21。
如图2所示,还包括与所述可编程逻辑阵列21双向连接的数字传输接口25。所述输入信号x(n)(即基带信号)通过所述数字传输接口25输入所述可编程逻辑阵列21,所述可编程逻辑阵列21将基带信号x(n)变换为射频信号后输出。所述可编程逻辑阵列21中的信息通过所述数字传输接口25输出给外部设备。所述可编程逻辑阵列21中的信息包括所述功率放大器23的相关状态,例如所述功率放大器23的预失真模型;所述外部设备可以是PC机,或者是核磁共振设备里面的谱仪模块。
如图2所示,在本实施例中,所述数模转换器为高速数模转换器22,可大大提高转换速度。
如图2所示,还包括连接于所述高速数模转换器22与所述功率放大器23之间的滤波器,在本实施例中,所述滤波器为重建滤波器26,用于对所述高速数模转换器22输出信号进行滤波,消除由于傅里叶变化产生的谐波。
如图2所示,所述功率放大器23的输出信号z(t)为模拟射频信号。
如图2所示,在本实施例中,所述采集回路为高速采集回路24,可大大提高信号采集速度。所述高速采集回路24可以对所述功率放大器23输出的射频信号直接采样。在本实施例中,所述高速采集回路24对所述功率放大器23的输出信号z(t)进行高速ADC采样。也可以对所述功率放大器23输出的射频信号与本振信号混频后得到的中频信号进行采样,此时,所述高速采集回路24中包括一个混频器。所述高速采集回路24将所述功率放大器23输出的模拟信号z(t)采样得到数字信号z(n)。
如图3所示,本发明提供一种基于上述用于稳定放大器的系统1的用于稳定放大器的方法,所述用于稳定放大器的方法至少包括以下步骤:
步骤一S1:所述处理器接收所述输入信号x(n),并通过所述采集回路接收所述功率放大器的反馈信号z(n)。
如图2所示,在本实施例中,所述处理器为可编程逻辑阵列21,所述采集回路为高速采集回路24。
所述输入信号x(n)(基带信号)通过所述数字传输接口25输入所述可编程逻辑阵列21,并在所述可编程逻辑阵列21内对所述输入信号x(n)进行频率变换后输出给所述高速数模转换器22进行数模转换、再经过所述重建滤波器26进行滤波输出所述功率放大器的输入信号x(t),所述功率放大器的输入信号x(t)为模拟射频性信号;所述功率放大器23将所述功率放大器的输入信号x(t)放大后输出,所述功率放大器的输出信号z(t)为模拟射频信号。
所述高速采集回路24接收所述功率放大器的输出信号z(t),并对所述功率放大器的输出信号z(t)进行采样,得到所述功率放大器的反馈信号z(n),所述功率放大器的反馈信号z(n)为数字信号。所述高速采集回路24可以对所述功率放大器的输出信号z(t)直接采样,也可以对所述功率放大器的输出信号z(t)与本振信号混频后得到的中频信号进行采样。在本实施例中,所述高速采集回路24直接对所述功率放大器的输出信号z(t)进行高速ADC采样,采样得到的所述功率放大器的反馈信号z(n)被反馈至所述可编程逻辑阵列21。
步骤二S2:对所述功率放大器建立多项式模型,并确定多项式的阶数和多项式的记忆深度。
在本实施例中,所述多项式模型为记忆多项式模型:
其中,K为多项式的阶数,M为多项式的记忆深度。
基于所述可编程逻辑阵列21将所述输入信号x(n)代入所述记忆多项式模型中,得到计算输出信号z'(n),改变所述多项式的阶数K及所述多项式的记忆深度M可得到不同的计算输出信号z'(n),在本实施例中,将所述多项式的阶数K及所述多项式的记忆深度M由小到大进行搜索计算来得到不同的计算输出信号z'(n)。
基于所述可编程逻辑阵列21比较所述计算输出信号z'(n)及所述功率放大器的反馈信号z(n),直至两者误差在设定范围内则所述记忆多项式模型建模正确,在本实施例中,所述计算输出信号z'(n)及所述功率放大器的反馈信号z(n)的比较方法为归一化均方误差,设定范围可根据线性度要求进行设定,误差越小,线性度越高。
步骤三S3:根据所述多项式的阶数及所述多项式的记忆深度产生预失真模型。
为了简化计算步骤将所述记忆多项式模型 进行改写,表示为查找表形式: 将步骤二S2中确定的所述多项式的阶数K及所述多项式的记忆深度M代入所述记忆多项式的查找表形式产生所述功率放大器23的预失真模型。
其中,LUT(|x(n-m)|)为记忆多项式中相应的查找表,|x(n-m)|表示输入信号幅度,作为查找表的地址索引,通过地址索引可以方便地查找相应的多项式系数。所述预失真模型需进行(K+1)次复数乘法运算,大大减少了计算的复杂度,当记忆深度较大时,效果更明显。
如图4所示为本发明的预失真模型,所述输入信号x(n)(即基带信号)经过绝对值计算得到相应的多项式查找表,所述输入信号x(n)延时后与对应的多项式查找表相乘得到基本项,并输出至加法器;所述输入信号x(n)再经过延时与其对应的多项式查找表相乘后得到记忆项输出至加法器;所述输入信号x(n)继续延时并与对应的多项式查找表相乘后得到记忆项输出至加法器,所述输入信号x(n)的延时次数与所述多项式的记忆深度M有关,所述加法器将各项复数做乘法后的结果求和,最终输出所述预失真模型。
步骤四S4:若所述功率放大器23为非时变功率放大器,则离线计算所述多项式的阶数K及所述多项式的记忆深度M,量化后刷新到所述查找表中;若所述功率放大器23为时变功率放大器,则在线计算所述多项式的阶数K及所述多项式的记忆深度M,并实时更新所述查找表。
所述可编程逻辑阵列21获得所述输入信号x(n)及所述功率放大器的反馈信号z(n)后,模型参数的计算可通过离线计算好后,直接刷新到预失真的查找表中,此时方法对于模型参数变化较小的功率放大器具有较好的效果,且系统稳定性较高;而对于功率放大器模型参数随时间变化的情况,可采用处理器,如DSP、FPGA等对模型参数进行在线更新计算,在本实施例中,采用FPGA对模型参数在线更新,验证后,刷新到预失真模型当中。
为获取功率放大器的多项式的阶数K、多项式的记忆深度M及模型参数hkm,需要能无失真的得到功率放大器的输入和输出信号,因此本发明的于稳定放大器的系统2提供一种全数字的功率放大器非线性校正平台,包括可编程逻辑阵列21、高速数模转换器22、高速采集回路24、数字传输接口25以及重建滤波器26。功率放大器的输入信号由所述可编程逻辑阵列21(FPGA)对输入信号x(n)频率变化后得到,输出信号需要通过所述高速信号采集回路24得到,所述高速采集回路24可为高速ADC直接采样,也可以是经过混频后对中频信号进行采样。
本发明提供了用于稳定放大器的方法和系统,提供了具体的硬件平台和软件实施步骤,主要采用记忆多项式对功率放大器进行建模,通过抓取功率放大器的反馈信号,对比基带信号,确定多项式拟合次数和记忆深度,于之前的方法相比,考虑了功率放大器的记忆效应,对脉冲式窄带输入的功率放大器具有良好的校正结果,同时采用全数字结构,对于缓变的功率放大器模型,可离线刷新系数,开环使用,而对于时变的功率放大器模型,采用闭环反馈进行控制。
综上所述,本发明提供一种用于稳定放大器的系统,所述用于稳定放大器的系统包括用于对功率放大器建模的处理器;用于对处理器的输出信号进行数模转换的数模转换器;用于放大输入信号的功率放大器以及用于采集功率放大器输出信号的采集回路。本发明还提供一种基于上述用于稳定放大器的系统的稳定放大器的方法,包括产生输入信号、采集输出信号,根据输入信号和采集到的输出信号对功率放大器建模,并确定模型中多项式的阶数和多项式的记忆深度得到预失真模型,根据功率放大器的工作模式进行预失真模型的更新。本发明考虑脉冲式输入信号给功率放大器带来的记忆效应,采用记忆多项式对功率放大器进行建模,提出了一种基于查找表的记忆多项式结构;而且设计高速信号采集回路,对功率放大器的反馈信号进行抓取,对比发射基带信号,确定记忆多项式的拟合次数和记忆深度;同时采用查找表结构,在FPGA内部实现,可在线或者离线更新模型参数,适应不同的功率放大器模型,对于缓变的功率放大器模型,可离线刷新系数,开环使用;而对于时变的功率放大器模型,采用闭环反馈进行控制。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。