CN108008715A - 基于fpga的系统功率评估装置与方法 - Google Patents
基于fpga的系统功率评估装置与方法 Download PDFInfo
- Publication number
- CN108008715A CN108008715A CN201611121588.1A CN201611121588A CN108008715A CN 108008715 A CN108008715 A CN 108008715A CN 201611121588 A CN201611121588 A CN 201611121588A CN 108008715 A CN108008715 A CN 108008715A
- Authority
- CN
- China
- Prior art keywords
- power
- value
- look
- field
- electricity production
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000011156 evaluation Methods 0.000 title abstract 3
- 238000004458 analytical method Methods 0.000 claims abstract description 105
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 90
- 239000010703 silicon Substances 0.000 claims abstract description 90
- 230000005611 electricity Effects 0.000 claims description 98
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 89
- 230000003068 static effect Effects 0.000 claims description 86
- 238000004519 manufacturing process Methods 0.000 claims description 85
- 238000013213 extrapolation Methods 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000004088 simulation Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005314 correlation function Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
- G05B23/0243—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults model based detection method, e.g. first-principles knowledge model
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24065—Real time diagnostics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Automation & Control Theory (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Power Sources (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种基于FPGA的系统功率评估装置与方法，用以评估一目标硅知产(IP)电路的功率。此系统功率评估装置包括FPGA以及功率分析电路。FPGA用以容置所述目标IP电路。功率分析电路被配置于FPGA中。功率分析电路可以提取所述目标IP电路的内部操作状态信号。功率分析电路检查所述内部操作状态信号来判断目标IP电路的操作状态，以及使用功率模型来将目标IP电路的所述操作状态转换为至少一功率值。
Description
技术领域
本公开涉及一种功率评估技术，以及涉及一种基于FPGA的系统功率评估装置与方法。
背景技术
随着电子产品的发展，“高效能”与“低功耗”需求已成为现今芯片设计两个主要的设计考虑。集成电路(integrated circuit，IC)设计工程师需要建立芯片模块的功率模型，以便进行系统芯片(system-on-chip，SoC)的系统功率评估。一般而言，SoC的系统功率评估需要通过模拟器(simulator)或者是仿真器(emulator)等设备来完成。
模拟器是藉由软件模拟的一种评估工具。模拟器的执行效率/速度会随着被测集成电路的尺寸的增加而大幅下降。模拟器的执行效率一般在每秒数千个周期(K周期/秒)。因此，模拟器的效率/速度并不适用于大型系统(例如SoC)。
仿真器是采用硬件加速(acceleration)手段的一种评估工具。仿真器的执行效率可以达到每秒数百万个周期(M周期/秒)。因此，仿真器的效率/速度可以适用于大型系统(例如SoC)。无论如何，仿真器的价格十分昂贵。
发明内容
本公开提供一种基于现场可编程门阵列(Field Programmable Gate Array，以下称FPGA)的系统功率评估装置与方法，用以改善系统功率评估的执行效率。
本公开的实施例提供一种基于FPGA的系统功率评估装置，用以评估一目标硅知产(intellectual property，IP，“知产”即“知识产权”简称)电路的功率。此系统功率评估装置包括FPGA以及功率分析电路。FPGA用以容置所述目标硅知产电路。功率分析电路被配置于FPGA中。功率分析电路可以提取所述目标硅知产电路的内部操作状态信号。功率分析电路检查所述内部操作状态信号来判断目标硅知产电路的操作状态，以及使用功率模型来将目标硅知产电路的所述操作状态转换为至少一功率值。
本公开的实施例提供一种基于FPGA的系统功率评估方法，用以评估目标硅知产电路的功率。所述系统功率评估方法包括：提供FPGA，以容置该目标硅知产电路；将功率分析电路配置于此FPGA中；由功率分析电路提取所述目标硅知产电路的内部操作状态信号；检查所述内部操作状态信号来判断目标硅知产电路的操作状态；以及藉由使用功率模型来将目标硅知产电路的所述操作状态转换为至少一功率值。
基于上述，本公开诸实施例所述基于FPGA的系统功率评估装置与方法可以将目标硅知产电路与功率分析电路配置于一个FPGA中。功率分析电路可以检查目标硅知产电路的内部操作状态信号来判断所述目标硅知产电路的操作状态。藉由使用功率模型，功率分析电路可以将目标硅知产电路的所述操作状态转换为至少一功率值，以便评估所述目标硅知产电路的系统功率。相较于模拟器(simulator)，藉由使用FPGA来进行系统功率评估，可以有效改善系统功率评估的执行效率。相较于仿真器(emulator)，藉由使用FPGA来进行系统功率评估，可以有效减少系统功率评估的成本。
为让本公开的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本公开的一实施例所绘示的一种基于现场可编程门阵列(FPGA)的系统功率评估装置的电路方块示意图。
图2是依照本公开的一实施例所绘示的一种基于FPGA的系统功率评估方法的流程示意图。
图3是依照本公开的一实施例绘示图1所示功率分析电路的电路方块示意图。
图4是依照本公开一实施例绘示功率模型的频率功率曲线示意图。
图5是依照本公开另一实施例绘示功率模型的频率功率曲线示意图。
图6是依照本公开又一实施例绘示功率模型的频率功率曲线示意图。
【符号说明】
10：控制平台
11：仿真设定程序
12：结果取回程序
100：现场可编程门阵列(FPGA)
110：目标硅知产(IP)电路
111：内部操作状态信号
120：功率分析电路
121：讯息入/出交易器电路
122：仿真控制器
123：功率状态指示器电路
124：功率计算器电路
125：输出控制器电路
501、502、601、602：候选查找表
F：时钟频率值
F1、F2、F3、F4：邻近频率值
FA、FB、FC：系统时钟频率值
P：功率值
P1、P2、P3：候选功率值
P4：参考功率值
PA、PB、PC：功率值
S210～S250：步骤
具体实施方式
在本申请说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1是依照本公开的一实施例所绘示的一种基于现场可编程门阵列(FieldProgrammable Gate Array，以下称FPGA)的系统功率评估装置的电路方块示意图。系统功率评估装置包括FPGA 100以及功率分析电路120。FPGA100可以容置一个或多个目标硅知产(intellectual property，以下称IP)电路，例如图1所示目标IP电路110。此系统功率评估装置可以评估一个或多个IP电路(例如图1所示目标IP电路110)的功率。依照设计需求，目标IP电路110可以包括处理器、存储器、直接存储器存取(Direct Memory Access，DMA)控制器和/或是其他硅知产(IP)元件)。所述处理器可以是中央处理单元(central processingunit，CPU)、数字信号处理器(Digital Signal Processor，DSP)、微控制器(micro-controller)或其他处理器/控制器。
控制平台10耦接至FPGA 100。依照设计需求，在一些实施例中，控制平台10与FPGA100可以配置在相同的一个印刷电路板(printed circuit board，PCB)上，例如配置在相同的验证/除错(verify/debug)板。外部主机(未绘示，例如计算机)可以对寄存器转移级(register-transfer level，RTL)的网络连线表(netlist)进行合成(synthesis)、布件(place)、绕线(route)和/或是其他操作，以便经由控制平台10将目标IP电路110与功率分析电路120编程(programming)至FPGA 100中。在另一些实施例中，控制平台10可以是一台计算机或是其他计算/控制机台，而FPGA 100可以配置在一个印刷电路板(PCB，例如验证板或除错板)上，其中控制平台10可以对RTL的网络连线表进行合成、布件、绕线和/或是其他操作，以便经由通信接口将目标IP电路110与功率分析电路120编程于FPGA 100中。
图2是依照本公开的一实施例所绘示的一种基于FPGA 100的系统功率评估方法的流程示意图。请参照图1与图2，在步骤S210中，FPGA 100被提供至所述系统功率评估装置中。在步骤S220中，目标IP电路110与功率分析电路120被配置于FPGA 100中，其中功率分析电路120不属于目标IP电路110。控制平台10可以进行仿真设定程序(emulation settingprocess)11，以便设定FPGA 100的仿真参数。在目标IP电路110的仿真过程中，功率分析电路120可以提取目标IP电路110的内部操作状态信号111(步骤S230)。举例来说(但不限于此)，功率分析电路120可以提取目标IP电路110内部的有限状态机(finite statemachine，未绘示)的状态总线的信号，作为目标IP电路110的所述内部操作状态信号111。有限状态机乃为已知技术，故不再赘述。上述功率分析电路120将监视将目标IP电路110的操作状态，但不会干涉目标IP电路110的操作，因此不需更改目标IP电路110的设计。
在步骤S240中，功率分析电路120可以检查所述内部操作状态信号111，来判断目标IP电路110的操作状态。举例来说(但不限于此)，若目标IP电路110为直接存储器存取(DMA)控制器，则目标IP电路110的操作状态可以包括闲置状态、活动状态和/或是其他操作状态。若目标IP电路110为处理器，则目标IP电路110的操作状态可以包括配置状态、活动状态、快取错失状态、闲置状态和/或是其他操作状态。
控制平台10可以将目标IP电路110的功率模型(power model)提给功率分析电路120。在步骤S250中，功率分析电路120可以使用功率模型来将目标IP电路110的所述操作状态转换为至少一功率值。依照设计需求，所述功率值可以包括静态功率值、动态功率值或是其他功率信息。所述功率模型记录了目标IP电路110的功率模型。例如，所述功率模型可以提供计算所述至少一功率值所需的系数(譬如动态功率系数或是其他系数值)和/或是计算式。又例如，所述功率模型记录了目标IP电路110于不同操作状态下的功率信息(譬如静态功率值、动态功率值或是其他功率信息)。使用者可以根据目标IP电路110的规格书将功率信息输入所述功率模型中，或者由使用者自行设定所述功率模型中的功率信息，或者使用传统低阶(low level)抽象层级模拟的方式将模拟后的功率信息输入至所述功率模型。所述低阶抽象层级模拟例如是寄存器传送层级(Register Transfer Level，RTL)、门层级(gate level)、晶体管层级(Transistor Level)或是其他低阶层级的功率模拟(powersimulation)。
功率分析电路120使用功率模型，将目标IP电路110的所述操作状态转换为所述至少一功率值(步骤S250)。所述功率值可以包含动态功率值和/或静态功率值。接下来，功率分析电路120可以将所述至少一功率值与对应的时间标记(time stamp)记录于功率数据库，以便作整个目标系统的功率分析使用。依照设计需求，所述功率数据库可以配置在FPGA100，或配置在控制平台10。
在一些实施例中，所述功率模型包含查找表(lookup table)。该查找表包括模式栏位与动态功率系数(Dynamic Power Coefficient)栏位。例如，所述功率模型可以包含表1所示查找表。
表1：功率模型
在前述步骤S240中，功率分析电路120可以获得目标IP电路110的操作状态。依据目标IP电路110的操作状态，功率分析电路120在前述步骤S250中可以查找所述功率模型中(如表1所示查找表)的模式栏位，而从该查找表取得对应的动态功率系数栏位的值。其中，该动态功率系数栏位的值可以为动态功率系数或动态电流系数。若该动态功率系数栏位的值为动态功率系数，则功率分析电路120可以计算目标IP电路110在目前操作状态的动态功率值＝动态功率系数×时钟频率，其中该时钟频率为目标IP电路110的目前操作频率。若该动态功率系数栏位的值为动态电流系数，则功率分析电路120可以计算目标IP电路110在目前操作状态的动态功率值＝动态电流系数×电压值×时钟频率，其中该电压值为目标IP电路110的目前操作电压(系统电压)。所述动态功率值可以作为目标IP电路110的功率值。然后，功率分析电路120可以将目标IP电路110的识别码、目前操作状态、动态功率值(功率值)与对应的时间标记写入功率数据库。或者，功率分析电路120可以将目标IP电路110的识别码、目前操作状态、动态功率值(功率值)与对应的时间标记传送给控制平台10。控制平台10可以进行结果取回程序(result retrieval process)12，以便将目标IP电路110的识别码、目前操作状态、动态功率值(功率值)与对应的时间标记写入功率数据库。
在另一些实施例中，所述功率模型(查找表)包括模式栏位和/或静态功率系数(Static Power Coefficient)栏位。例如，所述功率模型可以包含表2所示查找表。
表2：功率模型
| 模式 | 静态功率系数 |
| 活动状态 | 0.00533 |
| 闲置状态 | 0.00532 |
依据目标IP电路110的操作状态，功率分析电路120在前述步骤S250中可以查找所述功率模型中(如表2所示查找表)的模式栏位，而从该查找表取得对应的静态功率系数栏位的值。其中，静态功率系数栏位的值可以为静态功率值或静态电流系数。若该静态功率系数栏位的值为静态电流系数，则功率分析电路120可以计算目标IP电路110在目前操作状态的静态功率值＝静态电流系数×电压值，其中所述电压值为目标IP电路110的目前操作电压(系统电压)。所述静态功率值可以作为目标IP电路110的功率值。然后，功率分析电路120可以将目标IP电路110的识别码、目前操作状态、静态功率(功率值)与对应的时间标记传送给控制平台10。
在又一些实施例中，所述功率模型的查找表包括模式栏位、动态功率系数栏位以及静态功率系数栏位。例如，所述功率模型可以包含表3所示查找表。
表3：功率模型
| 模式 | 动态功率系数 | 静态功率系数 |
| 活动状态 | 0.00006683 | 0.00533 |
| 闲置状态 | 0.00005995 | 0.00532 |
依据目标IP电路110的操作状态，功率分析电路120在前述步骤S250中可以查找所述功率模型中(如表3所示查找表)的模式栏位，而从该查找表取得对应的动态功率系数栏位的值与静态功率系数栏位的值。其中，该动态功率系数栏位的值可以为动态功率系数或动态电流系数。若该动态功率系数栏位的值为动态功率系数，则功率分析电路120可以计算目标IP电路110在目前操作状态的动态功率值＝动态功率系数×时钟频率，其中该时钟频率为目标IP电路110的目前操作频率。若该动态功率系数栏位的值为动态电流系数，则功率分析电路120可以计算目标IP电路110在目前操作状态的动态功率值＝动态电流系数×电压值×时钟频率，其中所述电压值为目标IP电路110的目前操作电压(系统电压)。而静态功率系数栏位的值可以为静态功率值或静态电流系数。若该静态功率系数栏位的值为静态电流系数，则功率分析电路120可以计算目标IP电路110在目前操作状态的静态功率值＝静态电流系数×电压值，其中所述电压值为目标IP电路110的目前操作电压(系统电压)。所述动态功率值与静态功率值作为目标IP电路110的功率值。然后，功率分析电路120可以将目标IP电路110的识别码、目前操作状态、静态功率、动态功率与对应的时间标记传送给控制平台10。
在其他实施例中，若所述目标IP电路110具有动态功率管理(dynamic powermanagement，DPM)功能，则功率分析电路120还可以从所述目标IP电路110的DPM控制器、功率管理单元(power management unit，PMU)和/或其他控制电路接收额外的功率因素(power factor)。举例来说，所述功率因素可以是所述目标IP电路110的操作电压、时钟频率、DPM状态和/或是其他操作条件。所述DPM状态可能包含高电压模式、低电压模式和/或是休眠模式等。功率分析电路120使用所述功率因素与功率模型，将目标IP电路110的所述操作状态转换为功率值，以及将功率值与对应的时间标记记录于功率数据库。基于额外功率因素，功率分析电路120可以动态并正确地反应不同状态时的功率。
例如，所述功率模型的查找表至少具有功率因素栏位、模式栏位与功率系数栏位，其中功率系数栏位包含了动态功率系数栏位和/或静态功率系数栏位。例如，表4所示查找表便包含了操作电压栏位(即功率因素栏位)、模式栏位、动态功率系数栏位与静态功率系数栏位。
表4：功率模型
| 操作电压 | 模式 | 动态功率系数 | 静态功率系数 |
| 0.8V | 配置状态 | 0.0001175 | 0.0181 |
| 0.8V | 活动状态 | 0.0001313 | 0.0271 |
| 0.8V | 快取错失状态 | 0.0000875 | 0.0269 |
| 0.8V | 闲置状态 | 0.0001168 | 0.0175 |
| 0.9V | 配置状态 | … | … |
| … | … | … |
在前述步骤S240中，功率分析电路120可以获得目标IP电路110的操作状态及功率因素(在此为操作电压)。依据操作状态及功率因素，功率分析电路120便可以查找功率模型(如表4所示)中的操作电压栏位(即功率因素栏位)与模式栏位，而从该查找表取得对应的动态功率系数栏位的值和/或静态功率系数栏位的值。表4所示动态功率系数栏位与静态功率系数栏位可以参照表1至表3的相关说明来类推，故不再赘述。若该动态功率系数栏位的值为动态功率系数，则功率分析电路120可以计算目标IP电路110在目前操作状态的动态功率值＝动态功率系数×时钟频率，其中该时钟频率为目标IP电路110的目前操作频率(功率因素)。若该动态功率系数栏位的值为动态电流系数，则功率分析电路120可以计算目标IP电路110在目前操作状态的动态功率值＝动态电流系数×电压值×时钟频率，其中所述电压值为目标IP电路110的目前操作电压(系统电压，亦即功率因素)。而静态功率系数栏位的值可以为静态功率值或静态电流系数。若该静态功率系数栏位的值为静态电流系数，则功率分析电路120可以计算目标IP电路110在目前操作状态的静态功率值＝静态电流系数×电压值，其中所述电压值为目标IP电路110的目前操作电压(系统电压，亦即功率因素)。所述动态功率值和/或静态功率值作为目标IP电路110的功率值。然后，功率分析电路120可以将目标IP电路110的识别码、目前操作状态、静态功率、动态功率与对应的时间标记传送给控制平台10。
控制平台10可以进行结果取回程序12，以便将目标IP电路110的识别码、目前操作状态、动态功率值(功率值)与对应的时间标记写入功率数据库。举例来说(但不限于此)，所述功率数据库可以包括模式栏位、时间标记栏位与功率值栏位。所述功率值栏位可以包含动态功率栏位和/或静态功率栏位。表5说明目标IP电路110的功率数据库的范例内容，其中识别码“1”表示多个目标IP电路110其中一个的识别码。
表5：功率数据库
| 识别码 | 时间标记 | 动态功率 | 静态功率 | 模式 |
| 1 | 0 | 0 | 0.00082 | 闲置状态 |
| 1 | 0 | 0.053880 | 0.003786 | 写入状态 |
| 1 | 570118ns | 0.029722 | 0.001438 | 读取状态 |
| 1 | 670251ns | 0.037472 | 0.001438 | 读取状态 |
| … | … | … | … | … |
图3是依照本公开的一实施例绘示图1所示功率分析电路120的电路方块示意图。在图3所示实施例中，功率分析电路120包括讯息入/出交易器电路121、仿真控制器(Emulation Controller)122、功率状态指示器(Power State Indicator)电路123、功率计算器(Power Calculator)电路124以及输出控制器(Output Controller)电路125。功率分析电路120可以通过讯息入/出交易器电路121而从控制平台10取得目标IP电路110的功率模型，以及通过讯息入/出交易器电路121而将目标IP电路110的功率值传送至控制平台10。
仿真控制器122可以提供时间戳章(Time Stamp)以及执行(Run)与暂停(Stop)仿真(Emulation)的机制。例如，当控制平台10将目标IP电路110的功率模型设定至功率计算器电路124时，仿真操作应该处于暂停状态。当功率模型被设定完毕后，仿真操作开始执行。当数据写回的带宽不足时，会造成输出控制器电路125内的输出讯息先进先出(OutputMessage FIFO)缓冲器溢满，此时仿真控制器122可以暂停仿真操作，并且等待缓冲器空间以便继续执行仿真操作。
功率状态指示器电路123可以提取目标IP电路110的内部操作状态信号。功率状态指示器电路123检查所述内部操作状态信号，来判断目标IP电路110的操作状态。功率计算器电路124耦接至功率状态指示器电路123，以接收目标IP电路110的操作状态。功率计算器电路124可以使用功率模型来将目标IP电路110的操作状态转换为所述至少一功率值(例如静态功率值和/或动态功率值)。举例来说(但不限于此)，功率计算器电路124可以依据功率状态指示器电路123所提供的所述操作状态去查找功率模型的查找表，以获得目标IP电路110的所述操作状态所对应的功率值。
在另一些实施例中，功率状态指示器电路123所提供的所述操作状态还包括了目标IP电路110的系统时钟频率值。功率计算器电路124依据此系统时钟频率值去查找功率模型的查找表，以获得系统时钟频率值所对应的多个邻近频率值。功率计算器电路124使用这些邻近频率值去进行内插计算(或外插计算)，以获得目标IP电路110的所述功率值。
举例来说，图4是依照本公开一实施例绘示功率模型的频率功率曲线示意图。图4所示横轴表示目标IP电路110的时钟频率值F，纵轴表示目标IP电路110的功率值P。假设功率状态指示器电路123所提供的目标IP电路110的系统时钟频率值为FA。功率计算器电路124可以依据此系统时钟频率值FA去查找功率模型的查找表，进而找出邻近于此系统时钟频率值FA的二个邻近频率值F1与F2，如图4所示。这二个邻近频率值F1与F2所对应的候选功率值分别为P1与P2。功率计算器电路124可以使用这二个邻近频率值F1与F2与这二个候选功率值P1与P2去进行内插计算。例如(但不限于此)，功率计算器电路124可以计算方程式PA＝P1*(FA-F1)/(F2-F1)，以获得目标IP电路110的所述功率值PA。在一些情况下，当目标IP电路110的系统时钟频率值FA落于功率模型的边界外时，功率计算器电路124可以使用这些邻近频率值去进行外插计算，以获得目标IP电路110的所述功率值。
在又一些实施例中，功率状态指示器电路123所提供的所述操作状态还包括了目标IP电路110的系统时钟频率值与系统电压值，而功率模型包含多个查找表。功率计算器电路124可以依据目标IP电路110的系统电压值而从这些查找表中选择一个候选查找表，其中此候选查找表对应于一个候选参考电压值。功率计算器电路124依据目标IP电路110的系统时钟频率值去查找此候选查找表，以获得目标IP电路110的系统时钟频率值所对应的候选功率值。功率计算器电路124使用该系统电压值、该候选参考电压值与该候选功率值去计算目标IP电路110的所述功率值。
举例来说，图5是依照本公开另一实施例绘示功率模型的频率功率曲线示意图。图5所示横轴表示目标IP电路110的时钟频率值F，纵轴表示目标IP电路110的功率值P。假设功率状态指示器电路123所提供的目标IP电路110的系统时钟频率值为FB，而目标IP电路110的系统电压值为Vt。功率计算器电路124可以依据目标IP电路110的系统电压值Vt而从多个查找表(例如图5所示候选查找表501与502)中选择一个候选查找表，其中候选查找表501对应于一个候选参考电压值Vr1，而候选查找表502对应于另一个候选参考电压值Vr2。在此假设，目标IP电路110的系统电压值Vt大于候选参考电压值Vr1且小于候选参考电压值Vr2。相较于候选参考电压值Vr2，因为系统电压值Vt比较接近于候选参考电压值Vr1，因此功率计算器电路124依据目标IP电路110的系统电压值Vt而选择候选查找表501。功率计算器电路124依据目标IP电路110的系统时钟频率值FB去查找此候选查找表501，而获得目标IP电路110的系统时钟频率值FB所对应的候选功率值P3。功率计算器电路124可以使用系统电压值Vt、候选参考电压值Vr1与候选功率值P3去计算目标IP电路110的所述功率值PB。例如(但不限于此)，功率计算器电路124可以计算方程式PB＝P3*(Vt/Vr1)^2＝P3*(Vt/Vr1)*(Vt/Vr1)，以获得目标IP电路110的所述功率值PB。
图6是依照本公开又一实施例绘示功率模型的频率功率曲线示意图。图6所示横轴表示目标IP电路110的时钟频率值F，纵轴表示目标IP电路110的功率值P。假设功率状态指示器电路123所提供的目标IP电路110的系统时钟频率值为FC，而目标IP电路110的系统电压值为Vt。功率计算器电路124可以依据目标IP电路110的系统电压值Vt而从多个查找表(例如图6所示候选查找表601与602)中选择一个候选查找表，其中候选查找表601对应于一个候选参考电压值Vr1，而候选查找表602对应于另一个候选参考电压值Vr2。在此假设，目标IP电路110的系统电压值Vt大于候选参考电压值Vr1且小于候选参考电压值Vr2。相较于候选参考电压值Vr2，因为系统电压值Vt比较接近于候选参考电压值Vr1，因此功率计算器电路124依据目标IP电路110的系统电压值Vt而选择候选查找表601。
功率计算器电路124依据目标IP电路110的系统时钟频率值FC去查找此候选查找表601，进而找出邻近于此系统时钟频率值FC的二个邻近频率值F3与F4，如图6所示。邻近频率值F3所对应的候选功率值为P3。功率计算器电路124可以使用这二个邻近频率值F3与F4与候选功率值P3去进行内插计算。例如(但不限于此)，功率计算器电路124可以计算方程式P4＝P3*(FC-F3)/(F4-F3)，以获得目标IP电路110的参考功率值P4。功率计算器电路124可以使用系统电压值Vt、候选参考电压值Vr1与参考功率值P4去计算目标IP电路110的所述功率值PC。例如(但不限于此)，功率计算器电路124可以计算方程式PC＝P4*(Vt/Vr1)^2＝P4*(Vt/Vr1)*(Vt/Vr1)，以获得目标IP电路110的所述功率值PC。
请参照图3，输出控制器电路125耦接至功率计算器电路124，以接收目标IP电路110的所述功率值。输出控制器电路125可以暂存所述功率值，并将所述功率值打包成输出讯息。讯息入/出交易器电路121耦接至输出控制器电路125，以接收所述输出讯息。讯息入/出交易器电路121可以将所述输出讯息传送至FPGA 100外部的控制平台10。
值得注意的是，在不同的应用情境中，控制平台10、仿真设定程序11、结果取回程序12、目标硅知产(IP)电路110、功率分析电路120、讯息入/出交易器电路121、仿真控制器122、功率状态指示器电路123、功率计算器电路124和/或是输出控制器电路125的相关功能可以利用一般的编程语言(programming languages，例如C或C++)、硬件描述语言(hardware description languages，例如Verilog HDL或VHDL)或其他合适的编程语言来实现为软件、固件或硬件。可执行所述相关功能的编程语言或硬件描述语言可以被布置为任何已知的计算机可存取介质(computer-accessible medias)，例如磁带(magnetictapes)、半导体(semiconductors)存储器、磁盘(magnetic disks)或光盘(compact disks，例如CD-ROM或DVD-ROM)，或者可通过互联网(Internet)、有线通信(wiredcommunication)、无线通信(wireless communication)或其它通信介质传送所述编程语言或硬件描述语言。所述编程语言或硬件描述语言可以被存放在计算机的可存取介质中，以便于由计算机的处理器来存取/执行所述编程语言或硬件描述语言的编程码(programmingcodes)。另外，本公开的装置和方法可以通过硬件和软件的组合来实现。
综上所述，本公开诸实施例所述基于FPGA的系统功率评估装置与方法可以将目标IP电路110与功率分析电路120配置于同一个FPGA中。功率分析电路120可以检查目标IP电路110的内部操作状态信号，以便判断目标IP电路110的操作状态。藉由使用功率模型，功率分析电路120可以将目标IP电路110的所述操作状态转换为至少一功率值，以便评估目标IP电路110的系统功率。相较于模拟器(simulator)，藉由使用FPGA来进行系统功率评估，可以有效改善系统功率评估的执行效率。相较于仿真器(emulator)，藉由使用FPGA来进行系统功率评估，可以有效减少系统功率评估的成本。
虽然本公开已以实施例公开如上，然其并非用以限定本公开，本领域技术人员在不脱离本公开的精神和范围内，当可作些许的更动与润饰，故本公开的保护范围当视所附权利要求书界定范围为准。
Claims (32)
1.一种基于现场可编程门阵列FPGA的系统功率评估装置，用以评估目标硅知产电路的功率，其特征在于，所述系统功率评估装置包括：
FPGA，用以容置所述目标硅知产电路；以及
功率分析电路，配置于所述FPGA中，用以提取所述目标硅知产电路的内部操作状态信号，检查所述内部操作状态信号来判断所述目标硅知产电路的操作状态，以及使用功率模型来将所述目标硅知产电路的所述操作状态转换为至少一个功率值。
2.如权利要求1所述的基于FPGA的系统功率评估装置，其特征在于，所述功率模型提供计算所述至少一个功率值所需的系数或计算式。
3.如权利要求1所述的基于FPGA的系统功率评估装置，其特征在于，所述功率模型包含查找表，所述查找表包括模式栏位与动态功率系数栏位，所述功率分析电路依据所述目标硅知产电路的所述操作状态去查找所述查找表的所述模式栏位而获得对应的所述动态功率系数栏位的值，以及所述功率分析电路将所述动态功率系数栏位的所述值乘以所述目标硅知产电路的时钟频率或操作电压，以获得所述目标硅知产电路的动态功率值作为所述至少一个功率值。
4.如权利要求1所述的基于FPGA的系统功率评估装置，其特征在于，所述功率模型包含查找表，所述查找表包括模式栏位与静态功率系数栏位，所述功率分析电路依据所述目标硅知产电路的所述操作状态去查找所述查找表的所述模式栏位而获得对应的所述静态功率系数栏位的值，以及所述功率分析电路将所述静态功率系数栏位的所述值作为所述至少一功率值，或将所述静态功率系数栏位的所述值乘以所述目标硅知产电路的操作电压作为所述至少一个功率值。
5.如权利要求1所述的基于FPGA的系统功率评估装置，其特征在于，所述功率模型包含查找表，所述查找表包括模式栏位、动态功率系数栏位与静态功率系数栏位，所述功率分析电路依据所述目标硅知产电路的所述操作状态去查找所述查找表的所述模式栏位而获得对应的所述动态功率系数栏位的值与对应的所述静态功率系数栏位的值，所述功率分析电路将所述动态功率系数栏位的所述值乘以所述目标硅知产电路的时钟频率或操作电压以获得所述目标硅知产电路的动态功率值，以及所述功率分析电路将所述静态功率系数栏位的所述值以及所述动态功率值作为所述至少一个功率值。
6.如权利要求1所述的基于FPGA的系统功率评估装置，其特征在于，所述功率模型包含查找表，所述查找表包括模式栏位、动态功率系数栏位与静态功率系数栏位，所述功率分析电路依据所述目标硅知产电路的所述操作状态去查找所述查找表的所述模式栏位而获得对应的所述动态功率系数栏位的值与对应的所述静态功率系数栏位的值，所述功率分析电路将所述动态功率系数栏位的所述值乘以所述目标硅知产电路的时钟频率或操作电压以获得所述目标硅知产电路的动态功率值，所述功率分析电路将所述静态功率系数栏位的所述值乘以所述目标硅知产电路的操作电压以获得所述目标硅知产电路的静态功率值，以及所述功率分析电路将所述静态功率值与所述动态功率值作为所述至少一个功率值。
7.如权利要求1所述的基于FPGA的系统功率评估装置，其特征在于，所述功率模型包含查找表，所述查找表包括功率因素栏位、模式栏位与动态功率系数栏位；所述功率分析电路依据动态功率管理的功率因素而查找所述查找表的所述功率因素栏位，以及依据所述目标硅知产电路的所述操作状态而查找所述查找表的所述模式栏位，而获得对应的所述动态功率系数栏位的值；以及所述功率分析电路将所述动态功率系数栏位的所述值乘以所述功率因素以获得所述目标硅知产电路的动态功率值作为所述至少一个功率值。
8.如权利要求1所述的基于FPGA的系统功率评估装置，其特征在于，所述功率模型包含查找表，所述查找表包括功率因素栏位、模式栏位与静态功率系数栏位；所述功率分析电路依据动态功率管理的功率因素而查找所述查找表的所述功率因素栏位，以及依据所述目标硅知产电路的所述操作状态而查找所述查找表的所述模式栏位，而获得对应的所述静态功率系数栏位的值；以及所述功率分析电路将所述静态功率系数栏位的所述值作为所述至少一个功率值，或将所述静态功率系数栏位的所述值乘以所述功率因素作为所述至少一个功率值。
9.如权利要求1所述的基于FPGA的系统功率评估装置，其特征在于，所述功率模型包含查找表，所述查找表包括功率因素栏位、模式栏位、动态功率系数栏位与静态功率系数栏位；所述功率分析电路依据动态功率管理的功率因素而查找所述查找表的所述功率因素栏位，以及依据所述目标硅知产电路的所述操作状态而查找所述查找表的所述模式栏位，而获得对应的所述动态功率系数栏位的值与对应的所述静态功率系数栏位的值；所述功率分析电路将所述动态功率系数栏位的所述值乘以所述功率因素，以获得所述目标硅知产电路的动态功率值；以及所述功率分析电路将所述静态功率系数栏位的所述值与所述动态功率值作为所述至少一个功率值。
10.如权利要求1所述的基于FPGA的系统功率评估装置，其特征在于，所述功率模型包含查找表，所述查找表包括功率因素栏位、模式栏位、动态功率系数栏位与静态功率系数栏位；所述功率分析电路依据动态功率管理的功率因素而查找所述查找表的所述功率因素栏位，以及依据所述目标硅知产电路的所述操作状态而查找所述查找表的所述模式栏位，而获得对应的所述动态功率系数栏位的值与对应的所述静态功率系数栏位的值；所述功率分析电路将所述动态功率系数栏位的所述值乘以所述功率因素，以获得所述目标硅知产电路的动态功率值；所述功率分析电路将所述静态功率系数栏位的所述值乘以所述功率因素，以获得所述目标硅知产电路的静态功率值；以及所述功率分析电路将所述静态功率值与所述动态功率值作为所述至少一个功率值。
11.如权利要求1所述的基于FPGA的系统功率评估装置，其特征在于，所述功率分析电路通过讯息入/出交易器电路而从控制平台取得所述功率模型。
12.如权利要求1所述的基于FPGA的系统功率评估装置，其特征在于，所述功率分析电路通过讯息入/出交易器电路而将所述至少一个功率值传送至控制平台。
13.如权利要求1所述的基于FPGA的系统功率评估装置，其特征在于，所述功率分析电路包括：
功率状态指示器电路，用以提取所述目标硅知产电路的所述内部操作状态信号，以及检查所述内部操作状态信号来判断所述目标硅知产电路的所述操作状态；以及
功率计算器电路，耦接至所述功率状态指示器电路以接收所述操作状态，用以使用所述功率模型来将所述目标硅知产电路的所述操作状态转换为所述至少一个功率值。
14.如权利要求13所述的基于FPGA的系统功率评估装置，其特征在于，所述功率分析电路还包括：
输出控制器电路，耦接至所述功率计算器电路以接收所述至少一个功率值，用以将所述至少一个功率值打包成输出讯息；以及
讯息入/出交易器电路，耦接至所述输出控制器电路以接收所述输出讯息，用以将所述输出讯息传送至所述FPGA外部的控制平台。
15.如权利要求13所述的基于FPGA的系统功率评估装置，其特征在于，所述功率计算器电路依据所述功率状态指示器电路所提供的所述操作状态去查找所述功率模型的查找表，以获得所述操作状态所对应的所述至少一个功率值。
16.如权利要求13所述的基于FPGA的系统功率评估装置，其特征在于，所述功率状态指示器电路所提供的所述操作状态包括所述目标硅知产电路的系统时钟频率值，所述功率计算器电路依据所述系统时钟频率值去查找所述功率模型的查找表，以获得所述系统时钟频率值所对应的多个邻近频率值，以及所述功率计算器电路使用这些邻近频率值去进行内插计算或外插计算，以获得所述至少一个功率值。
17.如权利要求13所述的基于FPGA的系统功率评估装置，其特征在于，所述功率状态指示器电路所提供的所述操作状态包括所述目标硅知产电路的系统时钟频率值与系统电压值，所述功率模型包含多个查找表，所述功率计算器电路依据所述系统电压值而从所述多个查找表中选择一个候选查找表，所述候选查找表对应于一个候选参考电压值，所述功率计算器电路依据所述系统时钟频率值去查找所述候选查找表，以获得所述系统时钟频率值所对应的至少一个候选功率值，以及所述功率计算器电路使用所述系统电压值、所述候选参考电压值与所述候选功率值去计算所述至少一个功率值。
18.一种基于现场可编程门阵列(以下称FPGA)的系统功率评估方法，用以评估目标硅知产电路的功率，其特征在于，所述系统功率评估方法包括：
提供FPGA，用以容置所述目标硅知产电路；
将功率分析电路配置于所述FPGA中；
由所述功率分析电路提取所述目标硅知产电路的内部操作状态信号；
检查所述内部操作状态信号来判断所述目标硅知产电路的操作状态；以及
藉由使用功率模型来将所述目标硅知产电路的所述操作状态转换为至少一个功率值。
19.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述功率模型提供计算所述至少一个功率值所需的系数或计算式。
20.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述功率模型包含查找表，所述查找表包括模式栏位与动态功率系数栏位，而所述将目标硅知产电路的所述操作状态转换为至少一个功率值的步骤包括：
由所述功率分析电路依据所述目标硅知产电路的所述操作状态去查找所述查找表的所述模式栏位，而获得对应的所述动态功率系数栏位的值；以及由所述功率分析电路将所述动态功率系数栏位的所述值乘以所述目标硅知产电路的时钟频率或操作电压，以获得所述目标硅知产电路的动态功率值作为所述至少一个功率值。
21.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述功率模型包含查找表，所述查找表包括模式栏位与静态功率系数栏位，而所述将目标硅知产电路的所述操作状态转换为至少一个功率值的步骤包括：
由所述功率分析电路依据所述目标硅知产电路的所述操作状态去查找所述查找表的所述模式栏位，而获得对应的所述静态功率系数栏位的值；以及由所述功率分析电路将所述静态功率系数栏位的所述值作为所述至少一个功率值，或将所述静态功率系数栏位的所述值乘以所述目标硅知产电路的操作电压作为所述至少一个功率值。
22.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述功率模型包含查找表，所述查找表包括模式栏位、动态功率系数栏位与静态功率系数栏位，而所述将所述目标硅知产电路的所述操作状态转换为至少一个功率值的步骤包括：
由所述功率分析电路依据所述目标硅知产电路的所述操作状态去查找所述查找表的所述模式栏位，而获得对应的所述动态功率系数栏位的值与对应的所述静态功率系数栏位的值；
由所述功率分析电路将所述动态功率系数栏位的所述值乘以所述目标硅知产电路的时钟频率或操作电压，以获得所述目标硅知产电路的动态功率值；以及
将所述静态功率系数栏位的所述值以及所述动态功率值作为所述至少一个功率值。
23.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述功率模型包含查找表，所述查找表包括模式栏位、动态功率系数栏位与静态功率系数栏位，而所述将目标硅知产电路的所述操作状态转换为至少一个功率值的步骤包括：
由所述功率分析电路依据所述目标硅知产电路的所述操作状态去查找所述查找表的所述模式栏位，而获得对应的所述动态功率系数栏位的值与对应的所述静态功率系数栏位的值；
由所述功率分析电路将所述动态功率系数栏位的所述值乘以所述目标硅知产电路的时钟频率或操作电压，以获得所述目标硅知产电路的动态功率值，由所述功率分析电路将所述静态功率系数栏位的所述值乘以所述目标硅知产电路的操作电压，以获得所述目标硅知产电路的静态功率值；以及
将所述静态功率值与所述动态功率值作为所述至少一个功率值。
24.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述功率模型包含查找表，所述查找表包括功率因素栏位、模式栏位与动态功率系数栏位，而所述将目标硅知产电路的所述操作状态转换为至少一个功率值的步骤包括：
由所述功率分析电路依据动态功率管理的功率因素而查找所述查找表的所述功率因素栏位，以及依据所述目标硅知产电路的所述操作状态而查找所述查找表的所述模式栏位，而获得对应的所述动态功率系数栏位的值；以及由所述功率分析电路将所述动态功率系数栏位的所述值乘以所述功率因素，以获得所述目标硅知产电路的动态功率值作为所述至少一个功率值。
25.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述功率模型包含查找表，所述查找表包括功率因素栏位、模式栏位与静态功率系数栏位，而所述将目标硅知产电路的所述操作状态转换为至少一个功率值的步骤包括：
由所述功率分析电路依据动态功率管理的功率因素而查找所述查找表的所述功率因素栏位，以及依据所述目标硅知产电路的所述操作状态而查找所述查找表的所述模式栏位，而获得对应的所述静态功率系数栏位的值；以及将所述静态功率系数栏位的所述值作为所述至少一个功率值，或将所述静态功率系数栏位的所述值乘以所述功率因素作为所述至少一个功率值。
26.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述功率模型包含查找表，所述查找表包括功率因素栏位、模式栏位、动态功率系数栏位与静态功率系数栏位，而所述将目标硅知产电路的所述操作状态转换为至少一个功率值的步骤包括：
由所述功率分析电路依据动态功率管理的功率因素而查找所述查找表的所述功率因素栏位，以及依据所述目标硅知产电路的所述操作状态而查找所述查找表的所述模式栏位，而获得对应的所述动态功率系数栏位的值与对应的所述静态功率系数栏位的值；
由所述功率分析电路将所述动态功率系数栏位的所述值乘以所述功率因素，以获得所述目标硅知产电路的动态功率值；以及
将所述静态功率系数栏位的所述值与所述动态功率值作为所述至少一个功率值。
27.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述功率模型包含查找表，所述查找表包括功率因素栏位、模式栏位、动态功率系数栏位与静态功率系数栏位，而所述将目标硅知产电路的所述操作状态转换为至少一功率值的步骤包括：
由所述功率分析电路依据动态功率管理的功率因素而查找所述查找表的所述功率因素栏位，以及依据所述目标硅知产电路的所述操作状态而查找所述查找表的所述模式栏位，而获得对应的所述动态功率系数栏位的值与对应的所述静态功率系数栏位的值；
由所述功率分析电路将所述动态功率系数栏位的所述值乘以所述功率因素，以获得所述目标硅知产电路的动态功率值；
由所述功率分析电路将所述静态功率系数栏位的所述值乘以所述功率因素，以获得所述目标硅知产电路的静态功率值；以及
所述功率分析电路将所述静态功率值与所述动态功率值作为所述至少一个功率值。
28.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述系统功率评估方法还包括：
通过讯息入/出交易器电路而从控制平台取得所述功率模型。
29.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述系统功率评估方法还包括：
通过讯息入/出交易器电路而将所述至少一个功率值传送至控制平台。
30.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述将目标硅知产电路的所述操作状态转换为至少一个功率值的步骤包括：
依据所述功率状态指示器电路所提供的所述操作状态去查找所述功率模型的查找表，以获得所述操作状态所对应的所述至少一个功率值。
31.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述操作状态包括所述目标硅知产电路的系统时钟频率值，所述将目标硅知产电路的所述操作状态转换为至少一个功率值的步骤包括：
依据所述系统时钟频率值去查找所述功率模型的查找表，以获得所述系统时钟频率值所对应的多个邻近频率值；以及
使用所述多个邻近频率值去进行内插计算或外插计算，以获得所述至少一个功率值。
32.如权利要求18所述的基于FPGA的系统功率评估方法，其特征在于，所述功率状态指示器电路所提供的所述操作状态包括所述目标硅知产电路的系统时钟频率值与系统电压值，所述功率模型包含多个查找表，所述将目标硅知产电路的所述操作状态转换为至少一个功率值的步骤包括：
依据所述系统电压值而从所述多个查找表中选择一个候选查找表，其中所述候选查找表对应于一个候选参考电压值；
依据所述系统时钟频率值去查找所述候选查找表，以获得所述系统时钟频率值所对应的至少一个候选功率值；以及
使用所述系统电压值、所述候选参考电压值与所述候选功率值去计算所述至少一个功率值。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105134764A TWI604326B (zh) | 2016-10-27 | 2016-10-27 | 基於fpga之系統功率評估裝置與方法 |
| TW105134764 | 2016-10-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108008715A true CN108008715A (zh) | 2018-05-08 |
| CN108008715B CN108008715B (zh) | 2020-08-11 |
Family
ID=61023129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611121588.1A Active CN108008715B (zh) | 2016-10-27 | 2016-12-08 | 基于fpga的系统功率评估装置与方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10324517B2 (zh) |
| CN (1) | CN108008715B (zh) |
| TW (1) | TWI604326B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023272615A1 (zh) * | 2021-06-30 | 2023-01-05 | 华为技术有限公司 | 一种静态功耗估计方法及相关装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109782890B (zh) * | 2018-12-11 | 2020-05-22 | 广东高云半导体科技股份有限公司 | 一种电子设备及其低功耗fpga器件 |
| US10970442B1 (en) * | 2019-10-24 | 2021-04-06 | SK Hynix Inc. | Method of debugging hardware and firmware of data storage |
| US11971774B2 (en) * | 2020-10-13 | 2024-04-30 | Nvidia Corporation | Programmable power balancing in a datacenter |
| CN118625721A (zh) * | 2024-08-09 | 2024-09-10 | 成都玖锦科技有限公司 | 基于fpga实现的大宽带数字alc方法及系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7197651B2 (en) * | 2003-10-30 | 2007-03-27 | Intel Corporation | Power mode calibration for add-on cards on mobile platforms |
| CN102486813A (zh) * | 2010-12-06 | 2012-06-06 | 财团法人工业技术研究院 | 事务处理级的系统功率消耗估计方法与系统 |
| CN102866291A (zh) * | 2012-08-27 | 2013-01-09 | 中国科学院微电子研究所 | 基于硬件平台的门级功耗分析装置及方法 |
| CN103699202A (zh) * | 2012-09-27 | 2014-04-02 | 三星电子株式会社 | 具有根据数据业务控制供电能力的片上系统及其操作方法 |
| CN104101777A (zh) * | 2013-04-08 | 2014-10-15 | 鸿富锦精密电子(天津)有限公司 | 功率测试装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6871172B1 (en) | 2001-01-22 | 2005-03-22 | Xilinx, Inc. | Method and apparatus for determining power dissipation |
| TWI258702B (en) * | 2004-12-15 | 2006-07-21 | Univ Tsinghua | Power estimation method using chip-design register transmission layer as basis, and recording medium of computer can access |
| US8764636B2 (en) * | 2005-06-21 | 2014-07-01 | Olympus Medical Systems Corp. | Electronic endoscopic apparatus |
| CN101506810B (zh) * | 2005-10-24 | 2013-06-05 | 卡德思设计规划公司 | 集成电路的时序、噪声和功率分析 |
| US8615672B2 (en) * | 2010-06-30 | 2013-12-24 | Via Technologies, Inc. | Multicore processor power credit management to allow all processing cores to operate at elevated frequency |
| US8217679B2 (en) | 2010-10-07 | 2012-07-10 | Lockheed Martin Corporation | Method and system for determining power measurement inside a field programmable gate array without external components |
| US9135213B2 (en) * | 2011-01-13 | 2015-09-15 | Xilinx, Inc. | Extending a processor system within an integrated circuit and offloading processes to process-specific circuits |
| RU2014106859A (ru) * | 2011-07-25 | 2015-08-27 | Серверджи, Инк. | Способ и система для построения маломощной компьютерной системы |
| WO2013112249A1 (en) | 2012-01-24 | 2013-08-01 | University Of Southern California | Digital circuit power measurements using numerical analysis |
| JP5936415B2 (ja) * | 2012-03-29 | 2016-06-22 | キヤノン株式会社 | 半導体集積回路、情報処理装置および制御方法 |
| US8495538B1 (en) | 2012-08-14 | 2013-07-23 | Xilinx, Inc. | Power estimation of a circuit design |
| US20140107999A1 (en) | 2012-10-12 | 2014-04-17 | Silicon Integration Initiative, Inc. | Multi-level abstract power modeling method |
| JP6264012B2 (ja) * | 2013-12-16 | 2018-01-24 | 富士通株式会社 | 制御装置、及び制御プログラム |
| KR102165265B1 (ko) * | 2014-09-02 | 2020-10-13 | 삼성전자 주식회사 | 하드웨어 전력 관리 유닛을 이용하여 클락 신호를 조절할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들 |
| US20160098339A1 (en) * | 2014-10-06 | 2016-04-07 | Qualcomm Incorporated | Smart power scheduling for user-directed battery duration |
-
2016
- 2016-10-27 TW TW105134764A patent/TWI604326B/zh active
- 2016-12-08 CN CN201611121588.1A patent/CN108008715B/zh active Active
- 2016-12-09 US US15/373,466 patent/US10324517B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7197651B2 (en) * | 2003-10-30 | 2007-03-27 | Intel Corporation | Power mode calibration for add-on cards on mobile platforms |
| CN102486813A (zh) * | 2010-12-06 | 2012-06-06 | 财团法人工业技术研究院 | 事务处理级的系统功率消耗估计方法与系统 |
| CN102866291A (zh) * | 2012-08-27 | 2013-01-09 | 中国科学院微电子研究所 | 基于硬件平台的门级功耗分析装置及方法 |
| CN103699202A (zh) * | 2012-09-27 | 2014-04-02 | 三星电子株式会社 | 具有根据数据业务控制供电能力的片上系统及其操作方法 |
| CN104101777A (zh) * | 2013-04-08 | 2014-10-15 | 鸿富锦精密电子(天津)有限公司 | 功率测试装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023272615A1 (zh) * | 2021-06-30 | 2023-01-05 | 华为技术有限公司 | 一种静态功耗估计方法及相关装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI604326B (zh) | 2017-11-01 |
| CN108008715B (zh) | 2020-08-11 |
| TW201816639A (zh) | 2018-05-01 |
| US10324517B2 (en) | 2019-06-18 |
| US20180120916A1 (en) | 2018-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108008715A (zh) | 基于fpga的系统功率评估装置与方法 | |
| JP4696051B2 (ja) | 消費電力解析方法及びプログラム | |
| KR102165943B1 (ko) | 기계 학습 디자인 구현 플랫폼 | |
| US7331024B2 (en) | Power-consumption calculation method and apparatus | |
| US9501593B2 (en) | Semiconductor device design method, system and computer program product | |
| US10963608B2 (en) | System and method for passive verification | |
| US8510694B2 (en) | Transaction level system power estimation method and system | |
| CN102866349B (zh) | 集成电路测试方法 | |
| US20160042113A1 (en) | Method for power estimation for virtual prototyping models for semiconductors | |
| US20070156378A1 (en) | System and method for verification aware synthesis | |
| US8428927B2 (en) | Simulation method and simulation apparatus | |
| CN104541173B (zh) | 用于对集成电路的功率消耗建模的方法和装置 | |
| CN102314522A (zh) | 一种模拟集成电路设计优化方法 | |
| CN104933214A (zh) | 集成电路设计方法和装置 | |
| US7712055B2 (en) | Designing integrated circuits for yield | |
| US8504347B2 (en) | Simulation apparatus, simulation method, and program to perform simulation on design data of a target circuit | |
| JP2006190149A (ja) | 半導体集積回路の低消費電力設計方法 | |
| US8756544B2 (en) | Method for inserting characteristic extractor | |
| US8667442B1 (en) | Circuit simulation methodology to calculate leakage current during any mode of circuit operation | |
| CN101470149A (zh) | 抖动量估计方法、噪声量与抖动量之间的相关度计算方法 | |
| JP2011242825A (ja) | 消費電力情報算出プログラム、消費電力情報算出方法、及び消費電力情報算出装置 | |
| JP2008234240A (ja) | 消費電力解析方法及び消費電力解析装置 | |
| Bombieri et al. | Smart systems integration and simulation | |
| JP5510274B2 (ja) | 集積回路の消費電力解析装置及びその方法 | |
| US8099698B2 (en) | Verification test failure analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |