CN107994895A - 一种三态模式判断电路 - Google Patents

Abstract

本发明公开了一种三态模式判断电路，包括：第一电阻、电阻分压偏置电路、状态判断电路和解码电路，其中：电阻分压偏置电路串接于VDD和地之间，电阻分压偏置电路的第一输入端通过第一电阻与输入引脚相连，电阻分压偏置电路的输出端与状态判断电路的输入端相连；状态判断电路串接于VDD和地之间，状态判断电路的第一输出端与解码电路的第一输入端相连，状态判断电路的第二输出端与解码电路的第二输入端相连；电阻分压偏置电路为状态判断电路提供预偏置电压，状态判断电路根据输入引脚的输入状态判断得到第一输出端和第二输出端的输出电平，第一输出端和第二输出端的输出电平通过解码电路得到电路的输出状态。

Description

一种三态模式判断电路

技术领域

本发明涉及芯片集成技术领域，特别是涉及一种三态模式判断电路。

背景技术

随着芯片集成度越来越高，芯片的功能越来越丰富，导致芯片封装引脚也越来越多。从应用角度来讲，希望封装引脚越少越好，引脚少，结构简单，成本随之降低。数字电路的输入端通常有三种状态：“0”、“1”和“高阻态”，其中，“0”和“1”都是确定的状态，但对于“高阻态”是一个不确定的状态。因此，常规做法是通过2个输入引脚，设计出2-4译码器，可以得出最多4种输出状态。但缺点是需要2个引脚，增加了封装尺寸。

因此，如何通过电路设计，通过一个引脚判断输出3种状态，是本领域技术人员亟待解决的技术问题。

发明内容

本发明的目的在于提出一种三态模式判断电路，通过一个引脚判断输出3种状态，以实现电路结构简单，降低成本低。

为达到上述目的，本发明提供了以下技术方案：

一种三态模式判断电路，包括：第一电阻、电阻分压偏置电路、状态判断电路和解码电路，其中：

所述电阻分压偏置电路串接于VDD和地之间，所述电阻分压偏置电路的第一输入端通过所述第一电阻与输入引脚相连，所述电阻分压偏置电路的输出端与所述状态判断电路的输入端相连；

所述状态判断电路串接于所述VDD和所述地之间，所述状态判断电路的第一输出端与所述解码电路的第一输入端相连，所述状态判断电路的第二输出端与所述解码电路的第二输入端相连；

所述电阻分压偏置电路为所述状态判断电路提供预偏置电压，所述状态判断电路根据所述输入引脚的输入状态判断得到所述第一输出端和所述第二输出端的输出电平，所述第一输出端和所述第二输出端的输出电平通过所述解码电路得到电路的输出状态。

优选的，所述电阻分压偏置电路包括：第二电阻、第三电阻、第四电阻、第一传输门电路和第二传输门电路，其中：

所述第二电阻、所述第一传输门电路、所述第二传输门电路和所述第三电阻依次连接，所述第二电阻的一端与所述VDD连接，所述第三电阻的一端接地；

所述第四电阻的第一端作为所述电阻分压偏置电路的输入端通过所述第一电阻与所述输入引脚相连；

所述第四电阻的第二端与所述所述第一传输门电路、所述第二传输门电路的公共端相连；

所述第四电阻的第一端也作为所述电阻分压偏置电路的输出端与所述状态判断电路相连。

优选的，所述状态判断电路包括：第一电流源、第二电流源、NMOS管和PMOS管，其中：

所述NMOS管的栅极和所述PMOS管的栅极的公共端作为所述状态判断电路的输入端与所述电阻分压偏置电路的输出端相连；

所述第一电流源的正极与所述VDD相连，所述NMOS管的漏极接地，所述第一电流源的负极与所述NMOS管的源极相连，其公共端作为所述状态判断电路的第一输出端与所述解码电路的第一输入端相连；

所述PMOS管的源极与所述VDD相连，所述第二电流源的负极接地，所述PMOS管的的漏极与所述第二电流源的正极相连，其公共端作为所述状态判断电路的第二输出端与所述解码电路的第二输入端相连。

优选的，所述第一传输门电路和/或所述第二传输门电路为开关电路。

经由上述的技术方案可知，与现有技术相比，本发明公开了一种三态模式判断电路，包括：第一电阻、电阻分压偏置电路、状态判断电路和解码电路，其中：电阻分压偏置电路串接于VDD和地之间，电阻分压偏置电路的第一输入端通过第一电阻与输入引脚相连，电阻分压偏置电路的输出端与状态判断电路的输入端相连；状态判断电路串接于VDD和地之间，状态判断电路的第一输出端与解码电路的第一输入端相连，状态判断电路的第二输出端与解码电路的第二输入端相连；电阻分压偏置电路为状态判断电路提供预偏置电压，状态判断电路根据输入引脚的输入状态判断得到第一输出端和第二输出端的输出电平，第一输出端和第二输出端的输出电平通过解码电路得到电路的输出状态。本发明提供的三态模式判断电路可以通过检测一个引脚的状态：“0”，“1”，“高阻态”，得到三个确定的输出状态，电路结构简单，降低成本低，同时降低了设计难度，也增加了电路的可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种三态模式判断电路结构示意图；

图2为本发明实施例提供的一种三态模式判断电路原理示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图1，本发明实施例提供了一种三态模式判断电路，包括：第一电阻、电阻分压偏置电路101、状态判断电路102和解码电路103，其中：

所述电阻分压偏置电路101串接于VDD和地之间，所述电阻分压偏置电路101的第一输入端通过第一电阻R1与输入引脚VI相连，所述电阻分压偏置电路101的输出端与所述状态判断电路102的输入端相连，其中，第一电阻R1的作用是为了保护三态模式判断电路中与与VI有连接关系的内部元器件，使其免受静电释放的损伤；所述状态判断电路102串接于VDD和地之间，所述状态判断电路102的第一输出端与解码电路103的第一输入端相连，所述状态判断电路102的第二输出端与所述解码电路103的第二输入端相连；所述电阻分压偏置电路101为所述状态判断电路102提供预偏置电压，所述状态判断电路102根据所述输入引脚VI的输入状态判断得到所述第一输出端和所述第二输出端的输出电平VA和VB，所述第一输出端和所述第二输出端的输出电平VA和VB通过所述解码电路得到电路的输出状态S1、S2、S3。

优选的，参见附图2，上述所述电阻分压偏置电路101包括：第二电阻R2、第三电阻R3、第四电阻R4、第一传输门电路N1和第二传输门电路N2，其中：

所述第二电阻R2、所述第一传输门电路N1、所述第二传输门电路N2和所述第三电阻R3依次连接，所述第二电阻R2的一端与VDD连接，所述第三电阻R3的一端接地；所述第四电阻R4的第一端作为所述电阻分压偏置电路101的输入端通过所述第一电阻R1与所述输入引脚VI相连；所述第四电阻R4的第二端与所述第一传输门电路N1和所述第二传输门电路N2的公共端相连；所述第四电阻R4的第一端也作为所述电阻分压偏置电路101的输出端与所述状态判断电路102相连。

优选的，参见附图2，上述所述状态判断电路102包括：第一电流源I1、第二电流源I2、NMOS管NM1和PMOS管PM1，其中：

所述NMOS管NM1的栅极和所述PMOS管PM1的栅极的公共端作为所述状态判断电路102的输入端与所述电阻分压偏置电路101的输出端相连；所述第一电流源I1的正极与VDD相连，所述NMOS管NM1的漏极接地，所述第一电流源I1的负极与所述NMOS管NM1的源极相连，其公共端作为所述状态判断电路102的第一输出端与所述解码电路103的第一输入端相连；所述PMOS管PM1的源极与所述VDD相连，所述第二电流源I2的负极接地，所述PMOS管PM1的的漏极与所述第二电流源I2的正极相连，其公共端作为所述状态判断电路102的第二输出端与所述解码电路103的第二输入端相连。

优选的，上述所述第一传输门电路N1和/或所述第二传输门电路N2可以为其他形式的开关电路。

优选的，上述所述状态判断电路102所使用的电流比较电路可以替换为任意形式的电压比较电路。

优选的，上述所述解码电路103可以替换为任意形式的逻辑电路实现。

结合图1和图2所示，本电路的工作原理为：

本发明中电阻分压偏置电路101为状态判断电路102提供预偏置电压，当输入引脚VI悬空时，VA和VB有一个固定电平输出。比如：当输入引脚VI悬空，通过设置电阻分压并结合调整第一电流源I1和第二电流源I2，可以使NMOS管NM1的电流导通能力大于第一电流源I1，同时PMOS管PM1的电流导通能力大于第二电流源I2，则可以得到VA＝0，VB＝1，即VA为低电平，VB为高电平；也可以使NMOS管NM1的电流导通能力小于第一电流源I1，同时PMOS管PM1的电流导通能力小于第二电流源I2，则可以得到VA＝1，VB＝0，即VA为高电平，VB为低电平。因此，当输入引脚VI悬空，可以对应两种VA，VB的状态，即VA＝0，VB＝1和VA＝1，VB＝0。两种状态任选其一，都可以满足设计要求。

本发明中状态判断电路102负责根据输入引脚VI的输入判断得出VA，VB的输出电平。比如：当输入引脚VI的状态为“1”，则VA＝VB＝0；当输入引脚VI的状态为“0”，则VA＝VB＝1；当输入引脚状态为“open”即“高阻态”,通过电阻分压偏置电路可以把输入引脚VI设计成一个固定的偏置电压，通过该偏置电压，可以得到VA＝1，VB＝0或者VA＝0，VB＝1；此时三种电路状态已经判断完毕。

本发明中解码电路103相当于一个2-4译码器，VA，VB通过解码电路103，可以清晰的得到S1，S2，S3三种电路状态。

本发明中第一传输门电路N1、第二传输门电路N2以及第一电流源I1，第二电流源I2都可以通过外部使能信号控制，作用是用于降低电路的静态功耗。当芯片处于关断状态，通过关断第一传输门电路N1、第二传输门电路N2以及第一电流源I1，第二电流源I2，从而关断该三态模式判断模块电路的静态电流。

本发明实施例提供的三态模式判断电路，可以通过检测一个引脚的状态：“0”，“1”，“高阻态”，得到三个确定的输出状态，电路结构简单，降低成本低，同时降低了设计难度，也增加了电路的可靠性。

本发明公开了一种三态模式判断电路，包括：第一电阻、电阻分压偏置电路、状态判断电路和解码电路，其中：电阻分压偏置电路串接于VDD和地之间，电阻分压偏置电路的第一输入端通过第一电阻与输入引脚相连，电阻分压偏置电路的输出端与状态判断电路的输入端相连；状态判断电路串接于VDD和地之间，状态判断电路的第一输出端与解码电路的第一输入端相连，状态判断电路的第二输出端与解码电路的第二输入端相连；电阻分压偏置电路为状态判断电路提供预偏置电压，状态判断电路根据输入引脚的输入状态判断得到第一输出端和第二输出端的输出电平，第一输出端和第二输出端的输出电平通过解码电路得到电路的输出状态。本发明提供的三态模式判断电路可以通过检测一个引脚的状态：“0”，“1”，“高阻态”，得到三个确定的输出状态，电路结构简单，降低成本低，同时降低了设计难度，也增加了电路的可靠性。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (4)

1.一种三态模式判断电路，其特征在于，包括：第一电阻、电阻分压偏置电路、状态判断电路和解码电路，其中：

所述电阻分压偏置电路串接于VDD和地之间，所述电阻分压偏置电路的第一输入端通过所述第一电阻与输入引脚相连，所述电阻分压偏置电路的输出端与所述状态判断电路的输入端相连；

所述状态判断电路串接于所述VDD和所述地之间，所述状态判断电路的第一输出端与所述解码电路的第一输入端相连，所述状态判断电路的第二输出端与所述解码电路的第二输入端相连；

所述电阻分压偏置电路为所述状态判断电路提供预偏置电压，所述状态判断电路根据所述输入引脚的输入状态判断得到所述第一输出端和所述第二输出端的输出电平，所述第一输出端和所述第二输出端的输出电平通过所述解码电路得到电路的输出状态。

2.根据权利要求1所述的三态模式判断电路，其特征在于，所述电阻分压偏置电路包括：第二电阻、第三电阻、第四电阻、第一传输门电路和第二传输门电路，其中：

所述第二电阻、所述第一传输门电路、所述第二传输门电路和所述第三电阻依次连接，所述第二电阻的一端与所述VDD连接，所述第三电阻的一端接地；

所述第四电阻的第一端作为所述电阻分压偏置电路的输入端通过所述第一电阻与所述输入引脚相连；

所述第四电阻的第二端与所述所述第一传输门电路、所述第二传输门电路的公共端相连；

所述第四电阻的第一端也作为所述电阻分压偏置电路的输出端与所述状态判断电路相连。

3.根据权利要求1所述的三态模式判断电路，其特征在于，所述状态判断电路包括：第一电流源、第二电流源、NMOS管和PMOS管，其中：

所述NMOS管的栅极和所述PMOS管的栅极的公共端作为所述状态判断电路的输入端与所述电阻分压偏置电路的输出端相连；

所述第一电流源的正极与所述VDD相连，所述NMOS管的漏极接地，所述第一电流源的负极与所述NMOS管的源极相连，其公共端作为所述状态判断电路的第一输出端与所述解码电路的第一输入端相连；

所述PMOS管的源极与所述VDD相连，所述第二电流源的负极接地，所述PMOS管的的漏极与所述第二电流源的正极相连，其公共端作为所述状态判断电路的第二输出端与所述解码电路的第二输入端相连。

4.根据权利要求2所述的三态模式判断电路，其特征在于，所述第一传输门电路和/或所述第二传输门电路为开关电路。