CN107993980B - 对沟槽和孔进行铜填充工艺的指导研究方法 - Google Patents

对沟槽和孔进行铜填充工艺的指导研究方法 Download PDF

Info

Publication number
CN107993980B
CN107993980B CN201711208496.1A CN201711208496A CN107993980B CN 107993980 B CN107993980 B CN 107993980B CN 201711208496 A CN201711208496 A CN 201711208496A CN 107993980 B CN107993980 B CN 107993980B
Authority
CN
China
Prior art keywords
deposition
copper
hole
groove
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711208496.1A
Other languages
English (en)
Other versions
CN107993980A (zh
Inventor
李�远
潘杰
马亮
吕术亮
章星
万先进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711208496.1A priority Critical patent/CN107993980B/zh
Publication of CN107993980A publication Critical patent/CN107993980A/zh
Application granted granted Critical
Publication of CN107993980B publication Critical patent/CN107993980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及对沟槽和孔进行铜填充工艺的指导研究方法，包括：在特定沉积条件下，建立沉积偏压与金属铜的消减比之间的对应关系；保持特定沉积条件不变，建立沉积偏压与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系；通过对比偏压与金属铜的消减比之间的对应关系以及沉积偏压与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系，建立在特定沉积条件下消减比与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系；选择不同的消减比对沟槽或者孔进行铜填充。本发明提供的铜填充工艺，将填充结果与偏压进行准确关联，能有效地提高铜薄膜的台阶覆盖率。

Description

对沟槽和孔进行铜填充工艺的指导研究方法
技术领域
本发明涉及半导体的制造工艺领域，特别涉及一种对沟槽和孔进行铜填充工艺的指导研究方法。
背景技术
随着半导体技术的不断发展，目前存储器制造技术已经逐步从简单的平面结构过渡到较为复杂的三维结构，三维存储器的技术研发是国际研发的主流之一。
在半导体存储器中，用于连线的铜层沉积结构通常采用化学气相沉积(CVD)和物理气相沉积(PVD)结合电化学电镀(ECP)工艺实现。其中物理气相沉积工艺为，在真空条件下，采用物理方法，将材料源表面气化成气态原子、分子或部分电离成离子，并通过低压气体(或等离子体)过程，在基体表面沉积具有某种特殊功能的薄膜的技术。此项技术通过物理气相沉积机台(PVD机台)实现。
伴随半导体工艺尺寸的不断降低，用于连线的铜层填充结构也越来越复杂。在沟槽或孔结构的填充中，特别是线宽20nm～30nm的沟槽或孔状结构，对PVD工艺的研发造成的挑战也越来越大。
在这种小线宽高深宽比的铜薄膜沉积工艺中，往往采用台阶覆盖率来评估种子层沉积质量。如何提高覆盖率是我们当前需要解决的重要课题。调节铜离子的沉积刻蚀条件，是一种有效提高台阶覆盖率的方法。
PVD机台中，铜离子的沉积受到偏压的影响，偏压越小，沉积效果越明显，对结构顶部，底部，平面区域的沉积效果越好，越有利于沉积厚膜，以便电镀工艺。偏压越大，轰击效应越明显，对沟槽或孔深处侧壁或底部的溅镀效果越好，越利于沟槽或孔深处侧壁或底部的填充，这是由铜的高自离化率特性产生的效果。
此外，沟槽或孔结构形貌的改变还直接影响金属薄膜的沉积刻蚀能力。实际研究中我们发现在沉积铜薄膜时，利用铜的自离化特性，改变PVD机台的加载偏压可以极大影响沟槽或孔结构不同区域的铜薄膜台阶覆盖率。
因此，调节铜离子的沉积刻蚀条件，是一种有效提高台阶覆盖率的方法。然而实际操作中，并没有一种研究方法去控制指导填充工艺，以让机台对沟槽或孔进行精确、稳定的填充。
发明内容
本发明的目的是为解决以上问题的至少一个，本发明提供一种主要应用于20～30nm线宽的对沟槽和孔进行铜填充工艺的指导研究方法。
一种沟槽或孔的铜填充工艺，包括以下步骤：
设定沉积条件，使用物理气相沉积机台对不同的基片进行铜沉积，分别算出不同沉积偏压P1～Pn下铜的消减比，建立沉积偏压与铜的消减比之间的对应关系(n为大于1的自然数)；
保持沉积条件不变，使用物理气相沉积机台对沟槽或孔进行铜沉积，分别测量不同沉积偏压P1～Pn下，沟槽或孔的顶端、侧壁和底部的沉积的铜薄膜的厚度，分别计算其台阶覆盖率，建立沉积偏压与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系；
通过对比偏压与金属铜的消减比之间的对应关系以及沉积偏压与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系，建立在所述特定沉积条件下消减比与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系；
选择不同的消减比，使用物理气相沉积机台一步或分步对沟槽或者孔进行铜填充。
其中，建立沉积偏压与金属铜的消减比之间的对应关系的步骤包括：
利用公式EDR＝(THK D-THK DCE)/THK D计算某一沉积偏压下铜的消减比。
其中，EDR为沉积条件下，某一沉积偏压下铜的消减比，THK D为沉积条件下，不加偏压时，铜在基片上的沉积厚度，THK DCE为沉积条件下，先不加偏压沉积，然后再加载所述某一沉积偏压沉积时，铜在基片上的沉积厚度。
其中，P1～Pn的取值范围均位于0～1200W之间。
其中，所述沟槽或孔的线宽为20～30nm。
其中，n为大于1的自然数。
其中，对沟槽或者孔进行铜填充的步骤包括：根据消减比位于0.8～1之间、0.3～0.8之间以及0～0.3之间所对应的沉积刻蚀形貌，选择一种或多种消减比分别对沟槽或者孔进行铜填充。
本发明具有以下有益效果：
本发明通过使用消减比，建立消减比与铜沉积刻蚀形貌的对应关系，指导铜的填充过程，使填充结果与偏压进行准确关联，有效提高了铜薄膜的台阶覆盖率，并且使台阶覆盖更为均匀，解决了20nm～30nm线宽的沟槽或者孔的铜沉积不良的问题。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了根据本发明实施方式的对沟槽和孔进行铜填充工艺的指导研究方法的流程图；
图2示出了根据本发明实施方式的消减比为0～0.3的物理气相沉积机台对沟槽或孔的沉积刻蚀形貌；
图3示出了根据本发明实施方式的消减比为0.3～0.8的物理气相沉积机台对沟槽或孔的沉积刻蚀形貌；
图4示出了根据本发明实施方式的消减比为0.8～1的物理气相沉积机台对沟槽或孔的沉积刻蚀形貌。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
PVD工艺制程中，离化的氩离子在电场和磁场的约束下轰击铜靶材表面，溅射出的铜原子经过自离化后沉积在基板表面，形成铜籽晶薄膜，简称铜薄膜。在没有加偏压时，铜离子按溅射方向沉积在基板表面，能够沉积到沟槽或孔深处的相对较少。当基板处加载偏压后，铜离子会在偏压的作用下产生二次溅射作用，将沟槽开口或侧壁铜原子向下溅射。偏压越大，轰击效应越明显，对沟槽或孔深处侧壁或底部的溅镀效果越好，越利于沟槽或孔深处侧壁或底部的沉积。
在实际的沟槽或孔的填充工艺中，铜种子层的填充不仅与偏压有关，还受到沟槽或孔的结构影响。因此在实际填充时，建立消减比与偏压的关系，再进一步建立沟槽或孔的沉积刻蚀形貌与偏压的对应关系，就能够预先评估出铜籽晶的沉积薄弱点，为后续工艺研究做出指导。
如图1所示，一种铜填充工艺，包括以下步骤：设定沉积条件，使用物理气相沉积机台对不同的基片进行铜沉积，分别算出不同沉积偏压P1～Pn下铜的消减比，建立沉积偏压与铜的消减比之间的对应关系(n为大于1的自然数)。
保持沉积条件不变，使用物理气相沉积机台对沟槽或孔进行铜沉积，分别测量不同沉积偏压P1～Pn下，沟槽或孔的顶端、侧壁和底部的沉积的铜薄膜的厚度，建立沉积偏压与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系。
通过对比偏压与金属铜的消减比之间的对应关系以及沉积偏压与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系，建立在所述特定沉积条件下消减比与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系。
选择不同的消减比，使用物理气相沉积机台分步对沟槽或者孔进行铜填充。
其中，建立消减比与偏压对应关系的具体步骤为：
设定沉积条件，对基片一进行铜沉积，第一固定时间后，测量不施加偏压时基片一上沉积的基础铜薄膜的厚度THK D。保持除偏压外的沉积条件不变，在基片二上进行两步铜沉积，两步的沉积时间均与基片一的基础铜薄膜的形成时间相同，其中第一步铜沉积不加偏压，第二步铜沉积加偏压P1，测量在基片二上沉积的铜薄膜的厚度THK DCE1,；根据公式EDR＝(THK DCE-THK D)/THK D计算偏压P1下该物理气相沉积机台的消减比EDR1。
继续保持除偏压外的沉积条件不变，在基片二上进行两步铜沉积，两步的沉积时间均与基片一的基础铜薄膜的形成时间相同，其中第一步不加偏压，第二步加偏压P2，测量在基片二上沉积的铜薄膜的厚度THK DCE2,；根据公式EDR＝(THK DCE-THK D)/THK D计算偏压P2下该物理气相沉积机台的消减比EDR2。
保持除偏压外的沉积条件不变，利用与上述相同的方法，直至根据基片N经过两步沉积后的铜薄膜厚度THK DCEn,计算出EDRn的数值，(n为大于1的自然数，在一个具体的实施例中，n＝13)，从而建立不同偏压下，消减比与偏压的对应关系数据库。其中基片为设有平整表面的基板，在此建立消减比与偏压对应关系的过程中，金属铜的沉积膜层为沉积在基片的平整表面的膜层。
建立沟槽或孔的沉积刻蚀形貌与偏压的对应关系的具体步骤为，保持沉积条件不变，在物理气相沉积机台内施加偏压P1对沟槽或孔进行铜沉积，固定时间后，将沉积后的沟槽或孔进行TEM切片，量测沟槽或孔的顶端、侧壁和底部的铜薄膜的沉积厚度；保持沉积条件不变，在物理气相沉积机台内施加偏压P2对沟槽或孔进行铜沉积，固定时间后，将沉积后的沟槽或孔进行TEM切片，量测沟槽或孔的顶端、侧壁和底部的铜薄膜的沉积厚度；……；保持沉积条件不变，在物理气相沉积机台内施加偏压Pn对沟槽或孔进行铜沉积，固定时间后，将沉积后的沟槽或孔进行TEM切片，量测沟槽或孔的顶端、侧壁和底部的铜薄膜的沉积厚度。
然后建立偏压P1～Pn下沟槽或孔的沉积刻蚀形貌(包括沟槽或孔的顶端沉积厚度、侧壁沉积厚度和底部沉积厚度)与偏压的对应关系的数据库。接着进一步综合消减比与偏压的对应关系以及偏压与沟槽或孔的沉积刻蚀形貌的对应关系进行分析整合，得出消减比与沟槽或孔的沉积刻蚀形貌的对应关系。
需要说明的是，在通常情况下，P1～Pn的数值均位于大于0而小于等于1200，测量结果的准确度即能够满足生产工艺的要求。
经本发明研究发现，多数物理气相沉积机台在消减比位于0～0.3之间时，铜的物理气相沉积过程(PVD铜制程)主要为沉积效果，在沟槽或孔顶端和开口处沉积的铜薄膜较厚，底部次之，侧壁最薄，具体如图2所示；在消减比位于0.3～0.8之间时，在沟槽或孔的顶端、底部和侧壁处沉积的铜薄膜较厚，随着消减比的增大，侧壁处铜薄膜的厚度会越来越大，具体如图3所示；在消减比位于0.8～1之间时，PVD制程主要为刻蚀效果，有利于打开沟槽或孔的开口，具体如图4所示。
在对某一20nm线宽的孔进行沉积的实施例中，为了使铜薄膜的覆盖度更好，厚度更均匀，可以先选择0～0.3的消减比进行铜沉积一段时间，在选择0.3～0.8的消减比进行铜沉积一段时间，最后施加0.8～1的消减比进行铜沉积一段时间。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (4)

1.对沟槽和孔进行铜填充工艺的指导研究方法，其特征在于，包括以下步骤：
设定沉积条件，使用物理气相沉积机台对不同的基片进行铜沉积，分别算出不同沉积偏压P1～Pn下铜的消减比，建立沉积偏压与铜的消减比之间的对应关系，n为大于1的自然数；
保持沉积条件不变，使用物理气相沉积机台对沟槽或孔进行铜沉积，分别测量不同沉积偏压P1～Pn下，沟槽或孔的顶端、侧壁和底部的沉积的铜薄膜的厚度，分别计算其台阶覆盖率，建立沉积偏压与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系；
通过对比偏压与金属铜的消减比之间的对应关系以及沉积偏压与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系，建立在所述设定沉积条件下消减比与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系；
选择不同的消减比，使用物理气相沉积机台分步对沟槽或者孔进行铜填充；其中，建立沉积偏压与金属铜的消减比之间的对应关系的步骤包括：
利用公式EDR＝(THK D-THK DCE)/THK D计算某一沉积偏压下铜的消减比；
其中，EDR为沉积条件下，某一沉积偏压下铜的消减比；
THK D为沉积条件下，不加偏压时，铜在基片上的沉积厚度；
THK DCE为沉积条件下，先不加偏压沉积，然后再加载所述某一沉积偏压沉积时，铜在基片上的沉积厚度；其中，所述先不加偏压沉积的时间与所述再加载所述某一沉积偏压沉积的时间均与铜在基片上的沉积厚度THK D的形成时间相同。
2.如权利要求1所述的指导研究方法，其特征在于，
P1～Pn的取值范围均位于0～1200W之间。
3.如权利要求1或2所述的指导研究方法，其特征在于，
所述沟槽或孔的线宽为20～30nm。
4.如权利要求1所述的指导研究方法，其特征在于，对沟槽或者孔进行铜填充的步骤包括：
根据消减比位于0.8～1之间、0.3～0.8之间以及0～0.3之间所对应的沉积刻蚀形貌，选择一种或多种消减比分别对沟槽或者孔进行铜填充。
CN201711208496.1A 2017-11-27 2017-11-27 对沟槽和孔进行铜填充工艺的指导研究方法 Active CN107993980B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711208496.1A CN107993980B (zh) 2017-11-27 2017-11-27 对沟槽和孔进行铜填充工艺的指导研究方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711208496.1A CN107993980B (zh) 2017-11-27 2017-11-27 对沟槽和孔进行铜填充工艺的指导研究方法

Publications (2)

Publication Number Publication Date
CN107993980A CN107993980A (zh) 2018-05-04
CN107993980B true CN107993980B (zh) 2020-11-03

Family

ID=62032298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711208496.1A Active CN107993980B (zh) 2017-11-27 2017-11-27 对沟槽和孔进行铜填充工艺的指导研究方法

Country Status (1)

Country Link
CN (1) CN107993980B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696913A (zh) * 2019-03-12 2020-09-22 北京北方华创微电子装备有限公司 一种孔填充方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284622B1 (en) * 1999-10-25 2001-09-04 Advanced Micro Devices, Inc. Method for filling trenches
CN1514471A (zh) * 2002-09-13 2004-07-21 爱发科股份有限公司 偏压溅射薄膜成形方法及偏压溅射薄膜成形设备
CN104183546A (zh) * 2014-08-27 2014-12-03 上海集成电路研发中心有限公司 一种硅通孔工艺中籽晶层的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284622B1 (en) * 1999-10-25 2001-09-04 Advanced Micro Devices, Inc. Method for filling trenches
CN1514471A (zh) * 2002-09-13 2004-07-21 爱发科股份有限公司 偏压溅射薄膜成形方法及偏压溅射薄膜成形设备
CN104183546A (zh) * 2014-08-27 2014-12-03 上海集成电路研发中心有限公司 一种硅通孔工艺中籽晶层的形成方法

Also Published As

Publication number Publication date
CN107993980A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
US6806573B2 (en) Low angle, low energy physical vapor deposition of alloys
US7510634B1 (en) Apparatus and methods for deposition and/or etch selectivity
Choi et al. Thermal atomic layer deposition (ALD) of Ru films for Cu direct plating
JP4458740B2 (ja) バイアススパッタ成膜方法及びバイアススパッタ成膜装置
TW200734493A (en) Film forming method, plasma film forming apparatus and storage medium
US9196696B2 (en) Integrated circuits with improved gate uniformity and methods for fabricating same
CN107993980B (zh) 对沟槽和孔进行铜填充工艺的指导研究方法
Lee et al. Atomic layer deposited self-forming Ru-Mn diffusion barrier for seedless Cu interconnects
US10287681B2 (en) Copper metal film, method for preparing the same, and method for forming copper interconnect for semiconductor device using the same
CN101017793B (zh) 一种扩散阻挡层的制作方法
Purandare et al. Target poisoning during CrN deposition by mixed high power impulse magnetron sputtering and unbalanced magnetron sputtering technique
CN107895710B (zh) 导通孔的铜填充工艺
US20060191782A1 (en) Magnetron sputtering coater and method of improving magnetic field uniformity thereof
US8524049B2 (en) Method for forming metallic nitride film
Im et al. Nucleation-controlled growth of Cu thin films electrodeposited directly on ALD Ru diffusion barrier in additive-free electrolyte for Cu interconnect
Im et al. Influence of additives upon Cu thin film growth on atomic-layer-deposited Ru layer and trench-filling by direct electrodeposition
CN109887879B (zh) 一种在孔内覆盖薄膜的方法及半导体加工设备
CN107978558A (zh) 导通孔的铜填充工艺
TW200942651A (en) Cu surface plasma treatment to improve gapfill window
US8969195B2 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
Esmaeili et al. Co-MOCVD processed seed layer for through silicon via copper metallization
US6649521B2 (en) Method for determining the relevant ion and particle flows in i-PVD processes
CN109037148A (zh) 一种改善铜沉积富积的方法
CN107782573B (zh) 物理气相沉积机台对沟槽或孔的填充稳定性的模拟检测方法
Mitin et al. Features of the growth of amorphous silicon thin films synthesized by magnetron sputtering

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant