CN107992322A - 一种雷达信号处理机dsp代码自更新方法 - Google Patents

Abstract

一种雷达信号处理机DSP代码自更新方法，将FLASH芯片分为加载区，工作区，更新区和数据区，加载区存储二次加载代码，工作区存储正常工作代码，更新区存储更新代码，数据区存储同批次不同产品之间的差异性参数，当雷达信号处理机进行代码更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新代码，用该更新代码来更新工作区的代码，当雷达信号处理机进行参数更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新参数，用该更新参数更新数据区的参数。本发明不需额外增加硬件开销和更改电路设计，可利用现有的通信总线和FLASH芯片空间分区来可靠有效地完成DSP代码和参数的更新。

Description

一种雷达信号处理机DSP代码自更新方法

技术领域

本发明涉及信息技术领域，尤其涉及一种雷达信号处理机DSP代码自更新方法。

背景技术

随着现代雷达系统总体设计方案的日趋复杂，以及电子元器件水平的飞速发展，雷达信号处理机的功能越来越复杂、FPGA+DSP的信号处理架构已成为当前以及未来一段时间的主流。DSP芯片作为信号处理机的核心，其传统的程序加载方法通常采用JTAG接口来实现，需要引出专门的JTAG调试接口，但是在信号处理机装入雷达系统后，该JTAG调试接口很难引出，即使引出，也会因为引出线过长或干扰等问题，导致JTAG程序加载错误。

如何利用现有的FPGA+DSP架构，在不增加硬件开销的前提下，如何可靠、有效的实现DSP软件的在线更新是一个迫切需解决的问题。

发明内容

本发明提供一种雷达信号处理机DSP代码自更新方法，不需额外增加硬件开销和更改电路设计，可利用现有的通信总线和FLASH芯片空间分区来可靠有效地完成DSP代码和参数的更新。

为了达到上述目的，本发明提供一种雷达信号处理机DSP代码自更新方法，包含以下步骤：

将与DSP芯片对应的FLASH芯片空间进行分区，分为加载区，工作区，更新区和数据区，加载区用于存储二次加载代码，工作区用于存储正常工作代码，更新区用于存储更新代码，数据区用于存储同批次不同产品之间的差异性参数；

当雷达信号处理机进行代码更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新代码，用该更新代码来更新工作区的代码；

当雷达信号处理机进行参数更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新参数，用该更新参数更新数据区的参数。

当雷达信号处理机正常工作时，DSP芯片加载工作区代码并运行该工作区代码，同时实时读取数据区的参数。

雷达信号处理机通过JTAG调试接口进行软硬件调试，完成FLASH芯片空间上的加载区、工作区、更新区和数据区上各自代码和参数的初始烧写。

上位机通过外部总线发送指令给FLASH芯片，如果需要更新代码，则FLASH芯片将代码更新标识设置为1，同时设置更新模式标识为1，如果需要更新参数，则FLASH芯片将代码更新标识设置为1，同时设置更新模式标识为0，如果正常工作，则FLASH芯片将代码更新标识设置为0。

FLASH芯片复位DSP芯片，DSP芯片复位完成后，DSP芯片通过内部总线接收代码更新标识和更新模式标识，DSP芯片通过内部总线从FLASH芯片的加载区获取并运行二次加载代码，运行过程中判断代码更新标识和更新模式标识，如果代码更新标识为1，且更新模式标识为1，则进行代码更新，如果代码更新标识为1，且更新模式标识为0，则进行参数更新，如果代码更新标识为0，则正常工作。

FLASH芯片根据总线通信协议对上位机发送的更新数据进行译码，将译码后的更新代码或更新参数存储在FPGA芯片内部或外挂RAM芯片中。

所述的总线通信协议实现代码更新过程中的状态控制、数据传输和状态反馈。

DSP芯片在代码更新过程中，通过内部总线实时上传更新状态给FPGA芯片，FPGA芯片通过外部总线实时上传更新状态给上位机，直到完成代码更新或参数更新。

所述的该加载区的代码只可通过JTAG调试接口进行更新；

所述的该工作区的代码通过JTAG调试接口更新，或被更新区的更新代码更新；

所述的该更新区的代码只可通过JTAG调试接口进行更新；

所述的该数据区的参数通过JTAG调试接口进行初始化烧写，初始化后可被更新区的更新代码更新。

本发明所提供的DSP代码自更新方法，不需额外增加硬件开销和更改电路设计，可利用现有的通信总线和FLASH芯片空间分区来可靠有效地完成DSP代码和参数的更新，而且由于在整个代码或数据更新过程中，加载区和更新区代码并不会发生变更，若发生断电或其他故障，只是工作区代码或数据区参数出现错误，待排除故障后，仍可通过加载区和更新区代码，实现工作区和数据区的代码或参数的更新。

附图说明

图1是雷达信号处理机的结构示意图。

图2是本发明提供的一种雷达信号处理机DSP代码自更新方法的流程图。

图3是实施例中雷达信号处理机的结构示意图。

图4是实施例中FLASH芯片的分块示意图。

图5是实施例中FLASH芯片的分区示意图。

具体实施方式

以下根据图1～图5，具体说明本发明的较佳实施例。

如图1所示，雷达信号处理机中，FPGA芯片通过外部总线与上位机进行数据传输，而通过内部总线与DSP芯片进行数据传输。

如图2所示，本发明提供一种雷达信号处理机DSP代码自更新方法，包含以下步骤：

步骤S1、将与DSP芯片对应的FLASH芯片空间进行分区，分为加载区，工作区，更新区和数据区；

所述的加载区用于存储二次加载代码，该加载区的代码只可通过JTAG调试接口进行更新；

所述的工作区用于存储正常工作代码，该工作区的代码可通过JTAG调试接口更新，或被更新区的更新代码更新；

所述的更新区用于存储更新代码，该更新区的代码只可通过JTAG调试接口进行更新；

所述的数据区用于存储同批次不同产品之间的差异性参数，该数据区的参数通过JTAG调试接口进行初始化烧写，初始化后可被更新区的更新代码更新；

步骤S2、雷达信号处理机通过JTAG调试接口进行软硬件调试，完成FLASH芯片空间上的加载区、工作区、更新区和数据区上各自代码和参数的初始烧写；

步骤S3、雷达信号处理机判断是否需要进行代码或参数更新，如果需要进行更新，进行步骤S4，如果不需要进行更新，进行步骤S5；

本发明中提出的DSP代码自更新分为两类：代码更新和参数更新；代码更新发生在产品交付后，DSP软件功能发生变更，需进行软件代码更新；参数更新发生在信号处理机交付后，测试完各套产品之间的差异参数后，需进行软件参数更新；

步骤S4、代码更新状态下，上位机通过外部总线发送更新数据，FLASH芯片存储更新数据，并将代码更新标识设置为1，同时设置更新模式标识，如果是更新代码，则更新模式标识设置为1，如果是更新参数，则更新模式标识设置为0，通过内部总线将代码更新标识和更新模式标识发送给DSP芯片，进行步骤S6；

所述的FLASH芯片根据总线通信协议对接收到的更新数据进行译码，将译码后的更新代码或参数存储在FPGA芯片内部或外挂RAM芯片中；

所述的总线通信协议实现代码更新过程中的状态控制、数据传输和状态反馈；

所述的外部总线可以采用422总线、CAN总线或1553B总线等；

所述的内部总线可以采用SRIO总线或EMIF总线等；

步骤S5、正常工作状态下，上位机通过外部总线发送指令，FLASH芯片将代码更新标识设置为0，通过内部总线发送给DSP芯片，进行步骤S6；

步骤S6、FLASH芯片复位DSP芯片，DSP芯片复位完成后，首先通过内部总线从FLASH芯片的加载区获取并运行二次加载代码，运行过程中判断代码更新标识，若代码更新标识为1，则进行步骤S7，若代码更新标识为0，则进行步骤S8；

步骤S7、DSP芯片加载更新区代码并运行该更新区代码，运行过程中DSP芯片通过内部总线读取存储在FPGA芯片内部或外挂RAM芯片中的更新代码或参数，并判断更新模式标识，如果更新模式标识设置为1，则用更新代码来更新工作区的代码，如果更新模式标识设置为0，则用更新参数来更新数据区的参数，进行步骤S3；

DSP芯片在代码更新过程中，通过内部总线实时上传更新状态给FPGA芯片，FPGA芯片通过外部总线实时上传更新状态给上位机，直到完成代码更新或参数更新；

步骤S8、DSP芯片加载工作区代码并运行该工作区代码，同时实时读取数据区的参数，进行步骤S3。

在本发明的一个较佳实施例中，在本发明的DSP代码更新实例中，DSP芯片以TI公司的TMS320C6455芯片为例，整个雷达信号处理机系统框图见图3所示，雷达信号处理机基本架构由一片FPGA、4片DSP和1片SRIO交换芯片组成，4片DSP和FPGA均通过SRIO总线进行数据交换，该雷达信号处理机与外部上位机之间的总线接口为422通信接口。

在正常工作模式下，雷达雷达信号处理机通过422通信接口接收上位机指令，同时回传内部状态。DSP和FPGA之间通过内部SRIO总线实现数据交换。

在代码更新模式下，雷达信号处理机可通过422通信接口跟上位机进行数据交互，实现逻辑控制、代码更新和状态反馈。DSP通过内部SRIO总线与FPGA进行数据交互，接收更新代码和参数。

在整个雷达信号处理机系统中，每个DSP配一片FLASH芯片，用于代码和参数存储，芯片型号为S29AL008D70TFI010，如图4所示，其空间共分19块，如图5所示，整个FLASH存储空间分成四部分：

1、加载区：SA0；

2、工作区：SA1-SA7；

3、更新区：SA8-SA14；

4、数据区：SA15-SA18。

加载区存储二次加载代码，该区代码只可通过JTAG调试接口更新。DSP上电后会自动加载运行该分区代码，代码运行过程中判断当前状态，正常工作状态下，会加载工作区代码到DSP芯片中；代码更新状态下，会加载更新区代码到DSP芯片中。

工作区存储正常工作代码，该区代码可通过JTAG调试接口更新，也可被更新区软件代码更新。正常工作状态下，加载区二次加载代码运行完成后，会跳转执行该区代码，实现软件正常功能。

更新区存储软件更新代码，该区代码只可通过JTAG调试接口更新。代码更新状态下，加载区二次加载代码运行完成后，会跳转执行该区代码，通过响应外部通信指令，来更新工作区代码或数据区参数。

数据区存储同批次不同产品之间的差异性参数，首先通过JTAG接口实现默认参数烧写。通过系统调试完成不同产品的参数测试后，再由更新区代码更新。正常工作状态下，正常工作代码运行过程中，会实时读取该区参数，实现整个系统功能。

其中，SA0空间用于固化二次加载代码、SA1-SA7空间用于固化正常工作代码、SA8-SA14空间用于固化软件更新代码、SA15-SA18空间用于固化各套产品差异性参数。通过422总线进行代码更新时，通过调用SA8-SA14空间的更新代码实现对SA1-SA7空间代码和SA15-SA18空间参数的更新。

具体更新步骤如下：

1、雷达信号处理机在软硬件调试时，通过常规JTAG调试口，完成FLASH加载区、工作区、更新区和数据区各自代码和参数的烧写。

2、代码或参数更新时，上位机通过DSP程序在线更新软件界面发送DSP软件或参数更新422接口通信指令。

3、FPGA通过422接口与上位机进行数据交换，完成更新DSP代码或数据参数的存储。

4、待DSP代码或数据参数存储完成后，FPGA设置更新代码或参数的DSP芯片代码更新标识为1，同时将该代码更新标识通过GPIO6引脚发送给DSP。

5、FPGA复位该DSP芯片、DSP复位完成后，重新运行加载区的二次加载代码，判断GPIO6引脚的代码更新标识，若代码更新标识为1，则加载更新区软件代码，否则加载工作区软件代码。

6、软件代码加载完成后，DSP运行更新区软件代码，通过SRIO接口接收FPGA发送的更新代码或参数和更新模式标识。若更新模式标识为1，则更新FLASH数据区参数，若更新模式标识为0，则更新FLASH工作区的DSP代码。

7、在代码或参数更新过程中，DSP通过GPIO5引脚实时返回更新状态。

8、依次重复上述过程，可完成所有DSP代码或参数的更新。

本发明所提供的DSP代码自更新方法，不需额外增加硬件开销和更改电路设计，可利用现有的通信总线和FLASH芯片空间分区来可靠有效地完成DSP代码和参数的更新，而且由于在整个代码或数据更新过程中，加载区和更新区代码并不会发生变更，若发生断电或其他故障，只是工作区代码或数据区参数出现错误，待排除故障后，仍可通过加载区和更新区代码，实现工作区和数据区的代码或参数的更新。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (9)

1.一种雷达信号处理机DSP代码自更新方法，其特征在于，包含以下步骤：

将与DSP芯片对应的FLASH芯片空间进行分区，分为加载区，工作区，更新区和数据区，加载区用于存储二次加载代码，工作区用于存储正常工作代码，更新区用于存储更新代码，数据区用于存储同批次不同产品之间的差异性参数；

当雷达信号处理机进行代码更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新代码，用该更新代码来更新工作区的代码；

当雷达信号处理机进行参数更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新参数，用该更新参数更新数据区的参数。

2.如权利要求1所述的雷达信号处理机DSP代码自更新方法，其特征在于，当雷达信号处理机正常工作时，DSP芯片加载工作区代码并运行该工作区代码，同时实时读取数据区的参数。

3.如权利要求2所述的雷达信号处理机DSP代码自更新方法，其特征在于，雷达信号处理机通过JTAG调试接口进行软硬件调试，完成FLASH芯片空间上的加载区、工作区、更新区和数据区上各自代码和参数的初始烧写。

4.如权利要求3所述的雷达信号处理机DSP代码自更新方法，其特征在于，上位机通过外部总线发送指令给FLASH芯片，如果需要更新代码，则FLASH芯片将代码更新标识设置为1，同时设置更新模式标识为1，如果需要更新参数，则FLASH芯片将代码更新标识设置为1，同时设置更新模式标识为0，如果正常工作，则FLASH芯片将代码更新标识设置为0。

5.如权利要求4所述的雷达信号处理机DSP代码自更新方法，其特征在于， FLASH芯片复位DSP芯片，DSP芯片复位完成后，DSP芯片通过内部总线接收代码更新标识和更新模式标识，DSP芯片通过内部总线从FLASH芯片的加载区获取并运行二次加载代码，运行过程中判断代码更新标识和更新模式标识，如果代码更新标识为1，且更新模式标识为1，则进行代码更新，如果代码更新标识为1，且更新模式标识为0，则进行参数更新，如果代码更新标识为0，则正常工作。

6.如权利要求5所述的雷达信号处理机DSP代码自更新方法，其特征在于，FLASH芯片根据总线通信协议对上位机发送的更新数据进行译码，将译码后的更新代码或更新参数存储在FPGA芯片内部或外挂RAM芯片中。

7.如权利要求6所述的雷达信号处理机DSP代码自更新方法，其特征在于，所述的总线通信协议实现代码更新过程中的状态控制、数据传输和状态反馈。

8.如权利要求7所述的雷达信号处理机DSP代码自更新方法，其特征在于，DSP芯片在代码更新过程中，通过内部总线实时上传更新状态给FPGA芯片，FPGA芯片通过外部总线实时上传更新状态给上位机，直到完成代码更新或参数更新。

9.如权利要求1所述的雷达信号处理机DSP代码自更新方法，其特征在于，

所述的该加载区的代码只可通过JTAG调试接口进行更新；

所述的该工作区的代码通过JTAG调试接口更新，或被更新区的更新代码更新；

所述的该更新区的代码只可通过JTAG调试接口进行更新；

所述的该数据区的参数通过JTAG调试接口进行初始化烧写，初始化后可被更新区的更新代码更新。