CN107979375A

CN107979375A - Σ-δ模数转换器

Info

Publication number: CN107979375A
Application number: CN201710984979.4A
Authority: CN
Inventors: 迈克尔·克罗普菲奇; 马西莫·里戈
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2016-10-24
Filing date: 2017-10-20
Publication date: 2018-05-01
Anticipated expiration: 2037-10-20
Also published as: US10044368B2; DE102016220861A1; CN107979375B; US20180115321A1; DE102016220861B4

Abstract

公开了一种Σ‑Δ模数转换器。用于将模拟输入转换成数字输出的Σ‑Δ模数转换器包括用于接收参考电压的参考路径。参考路径包括数模转换器。数模转换器包括用于接收参考电压的参考电压输入端，其中参考电压输入端包括两个触点，以及其中每个触点是两条电压线中的电压线的起点。数模转换器包括多个开关和多个电容器。多个开关中的开关被配置成在采样阶段中将数模转换器与参考电压连接并且在积分阶段中将数模转换器与参考电压断开连接。多个开关中的开关被配置成将多个电容器中的电容器彼此连接，使得所连接的电容器在采样阶段中具有总采样电容，并且在积分阶段中具有总积分电容。

Description

Σ-Δ模数转换器

技术领域

本公开总体上涉及模数转换器，更具体地涉及Σ-Δ模数转换器。

背景技术

模数转换器(简写为ADC、A/D、A-D或A至D)将模拟信号转换成数字信号。一种类型的模数转换器是Σ-ΔADC(也称为Δ-ΣADC)，其对所需的信号进行过采样并对输入信号进行滤波。所得的输出信号被反馈并被从滤波器的输入中减去。

发明内容

在一个实施例中，一种用于将模拟输入转换成数字输出的Σ-Δ模数转换器包括用于接收参考电压的参考路径。参考路径包括数模转换器，其包括用于接收参考电压的参考电压输入端。参考电压输入端包括两个触点，其中每个触点是两条电压线中的电压线的起点。数模转换器包括多个开关和多个电容器。多个开关中的开关被配置成在采样阶段中将数模转换器与参考电压输入端连接，并且在积分阶段中将数模转换器与参考电压输入端断开连接。此外，多个开关中的开关被配置成将多个电容器中的电容器彼此连接，使得所连接的电容器在采样阶段中具有总采样电容，并且在积分阶段中具有总积分电容。

在附图和下面的描述中阐述一个或更多个实施例的细节。其它特征、目的和优点将对于描述和附图以及从权利要求中显而易见。

附图说明

为了更全面地理解本公开及其优点，现在参考以下结合附图进行的描述，在附图中：

图1以抽象的方式示出了传感器和模数转换器。

图2示出了图1的电路的实施例，其中，示出了关于在用于接收参考电压的参考路径中具有数模转换器的模数转换器的细节。

图3示出了如图2所示的模数转换器的数模转换器的一部分的实施例。

图4示出了如图2所示的模数转换器的数模转换器的一部分的不同实施例。

图5示出了用于使用图4所示的数模转换器来处理传感器的电压的电路。

图6示出了如图2所示的模数转换器的数模转换器的一部分的另一实施例。

具体实施方式

下面详细讨论当前优选的实施例的制作和使用。然而，应当理解，本发明提供可以在各种各样的特定环境中实现的许多适用的发明构思。所讨论的特定实施例仅是制作和使用本公开的特定方式的说明，而不限制范围。

图1以抽象的方式示出了由传感器提供的电压Vsens的处理。传感器的电压通过传感器等效阻抗被馈送给模数转换器输入结构，此处，传感器等效阻抗由电阻Rsens和电容Csens表示。所得的输入电压Vin由Σ-Δ模数转换器1(此处命名为ΣΔ)数字化。Σ-Δ模数转换器1具有分别用于正输入端pos_input和负输入端neg_input的两个触点。

图2示出了用于将模拟输入转换成数字输出的离散时间型Σ-Δ模数转换器1的实施例。参考路径2允许接收参考电压。在参考路径2内集成有数模转换器3。数模转换器或DAC3例如是差分单比特DAC。DAC 3从未示出的Σ-Δ调制器的量化器接收数据和反向数据，以在Σ-Δ调制器的第一级中实现负反馈。

当使用离散时间型Σ-Δ模数转换器(ADC)来数字化例如低电压电平传感器的输出时，通常在ADC内实现增益以将信号电平与ADC的满量程电压电平相匹配。对于离散时间型Δ-Σ转换器，该增益取决于位于ADC的反馈路径中的数模转换器(DAC)电容和参考电压的乘积与采样电容(图2中的Cs)之间的比率。

在高过采样率(OSR)或高带宽为目标的应用中，采样电容值受稳定行为(settlingbehavior)的限制。在这样的情况下，实现信号增益是禁止的，因为DAC需要过小的电容值。这将由于差的匹配而导致不稳健的设计。为了采样小电压，使用大电容(这在涉及高速或高过采样率(OSR)的情况下也被避免)或参考电压按比例减小，由于参考的信噪比(SNR)相应地降低，所以这对于高增益而言是不切实际的。此外，实现能够以可接受的性能处理如此小的输入电压的电压缓冲器是不切实际的。

图3中示出了用于实际接收参考电压的数模转换器3的一部分的实施例。为了接收参考电压，提供包括两个触点5、6的参考电压输入端4，两个触点5、6在此处与Vrefp和Vrefn连接。两条电压线7、8中的各条在每个触点5、6处开始。本实施例中的电压线7、8与斩波器9连接。斩波电路是根据控制信号(由图2中的数据给出)将DC输入转换成可变DC输出电压(此处命名为vdacp和vdacn)的开关装置。

两条电压线7、8关于它们的电子元件具有相似的设计，其中多个开关S1、S2、S3、S4中的开关和多个电容器C1、C2中的电容器沿着电压线7、8线对称布置。在两条电压线7、8中，各个触点5、6之后是开关S1、S3、电容器C1、C2和第二开关S2、S4。两条电压线7、8经由开关S5、S7、S6、S8彼此连接。这些开关S5、S7、S6、S8还在两个不同的阶段ph1和ph2期间将电容器C1、C2的两侧与共模电压Vcm连接，共模电压Vcm对连接至其的所有输入是共同的并且被良好地定义。

对于采样阶段ph1，开关S1、S3、S7、S8是闭合的，或者在积分阶段(integratingphase)ph2期间，开关S2、S4、S5、S6是闭合的，并且在其它阶段期间开关是断开的。在采样阶段ph1中，数模转换器3特别是两个电容器C1、C2与参考电压输入端4连接。斩波器9与电容器C1、C2断开连接。在积分阶段ph2中，数模转换器3与参考电压输入端4断开连接，并且电容器C1、C2与斩波器9连接。这意味着电容器C1、C2在采样阶段ph1期间被充电，并且在积分阶段ph2中将该电荷传递给斩波器9。

电容器C1、C2在两个阶段ph1和ph2中串联连接。由于这种布置，所连接的电容器C1、C2在采样阶段ph1中具有总采样电容，该总采样电容与积分阶段ph2中的总积分电容相同。此外，由于此处两个电容器C1、C2具有相同的电容C并且在两个阶段ph1、ph2中串联连接，所以总采样电容和总积分电容等于C/2。从不同的拓扑视点来看，对于每条输入线，朝向共模电压Vcm的总电容为C。

在一个实施例中，多个电容器中的电容器和多个开关中的开关被布置成使得在采样阶段ph1和积分阶段ph2中的至少一个阶段中至少两个电容器串联连接。在下面的实施例中，所述电容器在两个阶段ph1和ph2中彼此串联连接。在另一实施例中，该至少两个电容器中的一个电容器与两条电压线连接并且布置在两条电压线之间。因此，至少一个电容器不属于两条电压线中的一个，而是与它们连接，并且被布置在两条电压线之间的中间。

在一个实施例中，多个电容器中的电容器被布置成使得至少两个电容器沿着两条电压线中的每条电压线串联布置。此外，多个电容器中的电容器被布置成使得至少一个电容器与两条电压线连接。该至少一个电容器布置在两条电压线之间，并且连接至沿着两条电压线串联布置的至少两个电容器之间的接线。在该实施例中，沿着每条电压线串联布置两个电容器。至少另一个或第五电容器(除了每条电压线的至少两个电容器之外)与两条电压线连接，并且(可以说)被布置在两条电压线之间的中间。该第五电容器与连接属于电压线的至少两个电容器的接线连接。因此，第五电容器和每条线的电容器的布置如大写字母T(这可以在下面的图4中看到)。

在一个实施例中，在采样阶段期间由电容器产生的总采样电容等于在积分阶段中由连接的电容器产生的总积分电容。

图4示出了Σ-Δ模数转换器的参考路径2内的数模转换器3的实施例。

参考电压输入端4的两个触点5、6在采样阶段ph1中通过开关S1、S7、S8、S3与电容器C1、C5、C2、C6、C7、C8连接。沿着从触点5、6开始的两条电压线7、8，一条电压线7的电容器C1和C5以及另一条电压线8的电容器C2和C6串联连接。其它两个电容器C7和C8也串联连接，并且两者与它们之间的共模电压Vcm连接。电容器C5和C6也连接至共模电压Vcm。这由两个开关S7和S8完成。

图4所示的电路在采样阶段ph1中可以描述如下：串联连接的两个电容器C5和C6与同样彼此串联连接的两个电容器C7和C8并联连接。在不同的未示出的实施例中，两个电容器C7和C8由具有相应电容的一个电容器实现。两个电容器C1和C2与并联连接的电容器C5、C6、C7、C8串联布置。

为了计算所得的电容，将考虑以下示例：电容器C1、C5、C2、C6具有相同的电容C。其它两个电容器C7和C8也具有相同的电容，其由k乘以电容C即k*C给出，其中k大于1。串联连接的电容器C5和C6的所得电容由C/2给出，并且串联的两个电容器C7和C8的所得电容由k*C/2给出。串联连接的电容器C5和C6与串联连接的两个电容器C7和C8之间的并联连接的电容为：C/2*(k+1)。这与串联的两个电容器C1和C2组合得到由C/2*((k+1)/(k+2))给出的总采样电容。

在积分阶段ph2中，电容器的电荷被传输至数模转换器3的其余部分。为此，数模转换器3通过断开开关S1和S3而与参考电压输入端4断开连接。开关S5、S6、S15、S16、S2和S4被闭合。仅存储在C5和C6中的电荷在积分阶段中被实际转移到数模转换器的输出端，而由于电压和拓扑的对称性，电容器C1和C2、C7和C8被放电到Vcm或相互放电。

假设C5、C6、C1、C2等于C并且C7、C8等于k*C，那么如果C5和C6被看作是串联连接的，则对于Vcm的总积分电容是C或C/2。另一方面，从不同的拓扑视点来看，对于Vcm的总采样电容是C*((k+1)/(k+2))或C/2*((k+1)/(k+2)。图4所示的实施例的结构实际上使积分电容略大于采样电容。存储的电荷的一部分被放电到Vcm并且在积分阶段期间不被转移。

开关S5、S6和S15、S16以及S7、S8在各个阶段中连接具有共模电压Vcm的两条电压线7、8。

因此，与图3所示的实施例中使用的具有电容C的电容器相比，存在T形帽结构以减小有效电容C/(k+2)。因此，可以选择DAC中C的值以满足匹配要求，同时仍在Σ-ΔADC的第一级中实现预期的增益。此外，如果使用匹配结构，则精度等级与C的尺寸成比例，这与有效电容无关。

由电容器转移的电荷为：Q(n)＝(Vrefp-Vrefn)*数据[n-1]*C/(k+2)。其中，Vrefp和Vrefn是参考电压输入端4处存在的电压，C是电容器C1、C2、C5、C6的电容，并且k是通过k*C描述电容器C7和C8的电容的因子。数据[n-1]是由数模转换器3接收的、涉及用于获得当前转换步骤(n)的前述转换步骤(n-1)的输入(比较图2)。

图5示出了用于使用如图4所示包括数模转换器3的模数转换器1来处理如图2所示的传感器的电压Vsens的布置。为了清晰起见，省略了开关的附图标记。数据和反向数据被馈送至斩波器9。可以看出，数模转换器3属于参考路径2，此处，参考路径2在参考电压输入端4处以两个触点5、6开始。

图6示出了属于Σ-Δ模数转换器的参考路径2的数模转换器3的实施例，其中采样阶段ph1中的总采样电容与积分阶段ph2中的总积分电容不同。特别地，在所示的实施例中，总采样电容大于总积分电容。这在所示的实施例中通过以下来实现：将电容器(一条电压线7中的C1、C3和另一条电压线8中的C2、C4)布置成使得沿着至少一条电压线(此处沿着两条电压线)，至少两个电容器(C1、C3；C2、C4)在采样阶段ph1中并联连接并且在积分阶段ph2中反串联连接。此处，由于两条电压线7、8中的对称设计，两个电容器和必要的开关被布置成允许这两种不同的连接(并联和反串联)。在不同的未示出的实施例中，电容器在采样阶段ph1中并联连接，并且在积分阶段ph2中串联连接。

在采样阶段ph1中，沿着一条电压线7的开关S1、S11、S9和沿着另一条电压线8的开关S3、S13、S10被闭合。此外，通过开关S7和S8，两条电压线7、8连接至共模电压Vcm并且彼此连接。其它开关S2、S4、S5、S6、S12、S14是断开的。每个开关处的ph1和ph2指示相应开关闭合的阶段。

可以看出，电容器C1和C3由于开关S11而彼此并联连接，以及电容器C2和C4由于开关S13而彼此并联连接。此外，实现与参考电压输入端4的连接，并且电容器与数模转换器3的后续部分(此处由斩波器9给出)分离。

在采样阶段ph2中，沿着一条电压线7的开关S12和S2被闭合，并且沿着另一条电压线8的开关S14和S4被闭合。电压线7、8彼此连接并且通过开关S5和S6连接至共模电压Vcm。其余开关S1、S3、S7、S8、S9、S10、S11、S13被断开。该电路与参考电压输入端4断开连接，并且电容器与数模转换器3的后续部件(仅示出斩波器9)连接。一条电压线7的电容器C1和C3以及另一条电压线8的电容器C2和C4反串联连接。

为了考虑连接类型对所得总电容的影响，电容器C1和C2两者可以具有电容C，并且电容器C3、C4可以具有电容C+Ceq。

因此，组合的电容器具有不同的电容：C和C+Ceq。在采样阶段ph1的情况下，两个电容器的每个组合(C1和C3组合并且C2和C4组合)的所得电容由于并联连接而由(C+Ceq)+C＝2*C+Ceq给出。当两个组合串联连接时，所得总采样电容由(2*C+Ceq)/2给出。对于积分阶段ph2的情况，所得电容变为(C+Ceq)-C＝Ceq。当两个组合串联连接时，总积分电容由Ceq/2给出。

因此，总采样电容(C+Ceq/2)大于总积分电容(Ceq/2)。因此，所得的等效电容器远小于物理使用的电容器，其在此处与单比特离散时间型DAC电路组合。转移到斩波器9的电荷由下式给出：Q(n)＝(Vrefp-Vrefn)*数据[n-1]*(C+Ceq-C)。

所讨论的在数模转换器内具有所述的电容器和开关布置的Σ-Δ模数转换器允许转换例如来自传感器的小的输入信号，而没有上述缺点。这通过在实施例中使用嵌入在Δ-Σ转换器的反馈数模转换器中的模拟电路来完成，该模拟电路按比例减小从参考电压源采样的电荷。这模拟较小的电容器，然后模拟所使用的物理电容器或较小的参考电压。优点是在高带宽或高OSR(过采样率)离散时间型调制器中实现较高的调制器增益，从而连接低信号电平传感器。

所提及的开关例如使用场效应晶体管、二极管、双极结型晶体管、晶闸管或任何种类的继电器来实现。

优点是关于要转换的输入信号的宽输入范围。这在不需要模数转换器前面的缓冲器的情况下被实现，然而，在通常情况下需要缓冲器来使最大输入信号电平达到ADC满量程。当以噪声和偏移方面的相同性能为目标时，该优点导致紧凑的系统和更少的功率消耗。在一个实施例中，离散时间型Σ-Δ转换器的实施例的应用是指高时钟频率例如大于50MHz以及非常低的输入电平。

与用于处理小输入信号的其它解决方案相比，另外的优点是：

增加采样电容需要较慢的时钟进行稳定。

使用非常小的参考电容或电压通常是不可行的解决方案，因为它们具有差的匹配以及不能缓冲非常小的电压。

降低参考电压受参考缓冲器输出级的操作条件的限制。

由于说明书涉及说明性实施例，所以本说明书并不旨在被解释为限制性的。参照说明书，对于本领域技术人员而言，说明性实施例以及其它实施例的各种修改和组合将是显而易见的。因此，所附权利要求旨在包含任何这样的修改或实施例。

Claims

1.一种用于将模拟输入转换成数字输出的Σ-Δ模数转换器(1)，

其中，所述Σ-Δ模数转换器(1)包括用于接收参考电压的参考路径(2)，

其中，所述参考路径(2)包括数模转换器(3)，

其中，所述数模转换器(3)包括用于接收所述参考电压的参考电压输入端(4)，

其中，所述参考电压输入端(4)包括两个触点(5、6)，以及

其中，每个触点(5、6)是两条电压线(7、8)中的电压线(7、8)的起点，

其中，所述数模转换器(3)包括多个开关(S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12、S13、S14、S15、S16)和多个电容器(C1、C2、C3、C4、C5、C6、C7、C8)，

其中，所述多个开关(S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12、S13、S14、S15、S16)中的开关被配置成在采样阶段(ph1)中将所述数模转换器(3)与所述参考电压输入端(4)连接，并且在积分阶段(ph2)中将所述数模转换器(3)与所述参考电压输入端(4)断开连接，以及

其中，所述多个开关(S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12、S13、S14、S15、S16)中的开关被配置成将所述多个电容器(C1、C2、C3、C4、C5、C6、C7、C8)中的电容器彼此连接，使得所连接的电容器在所述采样阶段(ph1)中具有总采样电容并且在所述积分阶段(ph2)中具有总积分电容。

2.根据权利要求1所述的Σ-Δ模数转换器(1)，

其中，所述多个开关(S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12、S13、S14、S15、S16)中的开关和所述多个电容器(C1、C2、C3、C4、C5、C6、C7、C8)中的电容器沿着所述电压线(7、8)线对称地布置。

3.根据权利要求1或2所述的Σ-Δ模数转换器(1)，

其中，所述总采样电容等于所述总积分电容。

4.根据权利要求1或2所述的Σ-Δ模数转换器(1)，

其中，所述总采样电容与所述总积分电容不同。

5.根据权利要求4所述的Σ-Δ模数转换器(1)，

其中，所述总采样电容大于所述总积分电容。

6.根据权利要求1至5中任一项所述的Σ-Δ模数转换器(1)，

其中，所述多个电容器(C1、C2、C3、C4、C5、C6、C7、C8)中的电容器和所述多个开关(S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12、S13、S14、S15、S16)中的开关被布置成使得至少两个电容器(C1、C2、C3、C4、C5、C6、C7、C8)在所述采样阶段(ph1)和所述积分阶段(ph2)中的至少一个阶段中串联连接，以及

其中，所述至少两个电容器(C1、C2、C3、C4、C5、C6、C7、C8)中的一个电容器(C7、C8)与所述两条电压线(7、8)连接并且布置在所述两条电压线(7、8)之间。

7.根据权利要求1至6中任一项所述的Σ-Δ模数转换器(1)，

其中，所述多个电容器(C1、C2、C3、C4、C5、C6、C7、C8)中的电容器被布置成使得至少两个电容器(C1、C5；C2、C6)沿着所述两条电压线(7、8)中的每条电压线串联布置，以及至少一个电容器(C7、C8)与所述两条电压线(7、8)连接并布置在所述两条电压线(7、8)之间，并且连接至沿着所述两条电压线(7、8)中的每条电压线串联布置的所述至少两个电容器(C1、C5；C2、C6)之间的接线。

8.根据权利要求4或5所述的Σ-Δ模数转换器(1)，

其中，所述多个电容器(C1、C2、C3、C4、C5、C6、C7、C8)中的电容器和所述多个开关(S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12、S13、S14、S15、S16)中的开关被布置成使得：至少沿着一条电压线(7、8)，至少两个电容器(C1、C3；C2、C4)在所述采样阶段(ph1)中并联连接并且在所述积分阶段(ph2)中串联或反串联连接。

9.根据权利要求8所述的Σ-Δ模数转换器(1)，

其中，所述两个电容器(C1、C3；C2、C4、C5、C6、C7、C8)具有不同的电容。

10.根据权利要求1至9中任一项所述的Σ-Δ模数转换器(1)，

其中，所述多个开关(S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12、S13、S14、S15、S16)中的开关(S5、S6、S7、S8)被配置成将所述多个电容器(C1、C2、C3、C4、C5、C6、C7、C8)中的电容器(C1、C2；C3、C4、C5、C6、C7、C8)与共模电压(Vcm)连接。

11.根据权利要求10所述的Σ-Δ模数转换器(1)，

其中，所述两条电压线(7、8)经由将电容器(C1、C2；C3、C4、C5、C6、C7、C8)与共模电压(Vcm)相连接的开关(S5、S6、S7、S8)来彼此连接。