CN107958945B - 一种无介质膜的倒装发光二极管芯片及其制作方法 - Google Patents
一种无介质膜的倒装发光二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN107958945B CN107958945B CN201711158970.4A CN201711158970A CN107958945B CN 107958945 B CN107958945 B CN 107958945B CN 201711158970 A CN201711158970 A CN 201711158970A CN 107958945 B CN107958945 B CN 107958945B
- Authority
- CN
- China
- Prior art keywords
- layer
- light
- back electrode
- ohmic contact
- away
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000003892 spreading Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 31
- 230000008020 evaporation Effects 0.000 claims description 18
- 238000001704 evaporation Methods 0.000 claims description 18
- 238000007747 plating Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 229910045601 alloy Inorganic materials 0.000 claims description 13
- 239000000956 alloy Substances 0.000 claims description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- 230000000694 effects Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000005275 alloying Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910002059 quaternary alloy Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供了一种无介质膜的倒装发光二极管芯片及其制作方法，包括：位于所述键合层背离所述背面电极层一侧的镜面反射层，所述镜面反射层内设置有多个欧姆接触点；位于所述镜面反射层背离所述背面电极层一侧的电流扩展层，所述欧姆接触点与所述电流扩展层之间欧姆接触。由上述内容可知，本发明提供的技术方案，无需在镜面反射层与电流扩展层之间设置介质膜，通过在镜面反射层内设置与电流扩展层实现欧姆接触的欧姆接触点，在保证倒装发光二极管芯片实现了良好的电流扩展外，对镜面反射层的反射效果不造成影响，进而能够避免发光外延层出光被介质膜吸收的情况出现，提高倒装发光二极管芯片的出光亮度。
Description
技术领域
本发明涉及发光二极管技术领域，更为具体的说，涉及一种无介质膜的倒装发光二极管芯片及其制作方法。
背景技术
四元系发光二极管由于其具有发光效率高、颜色范围广、耗电量少、寿命长、单色发光、反应速度快、耐冲击、体积小等优点，而被广泛的应用于显示装置、汽车内部指示灯、家电指示灯、交通信号灯、家用照明等领域内，如何满足市场对高亮度芯片的大量需求，提升发光二极管芯片的亮度，成为本领域技术人员主要研究方向之一。现有的倒装发光二极管芯片，通常会在镜面反射层和电流扩展层之间设置一介质膜进行隔离，以保证镜面反射效果和合适的电流扩展，但是，现有倒装发光二极管芯片在其发光层的出光经过介质膜时不可避免的被吸收一部分，进而影响其出光效果，降低了出光亮度。
发明内容
有鉴于此，本发明提供了一种无介质膜的倒装发光二极管芯片及其制作方法，无需在镜面反射层与电流扩展层之间设置介质膜，通过在镜面反射层内设置与电流扩展层实现欧姆接触的欧姆接触点，在保证倒装发光二极管芯片实现了良好的电流扩展外，对镜面反射层的反射效果不造成影响，进而能够避免发光外延层出光被介质膜吸收的情况出现，提高倒装发光二极管芯片的出光亮度。
为实现上述目的，本发明提供的技术方案如下：
一种无介质膜的倒装发光二极管芯片，包括：
背面电极层；
位于所述背面电极层一侧表面衬底层；
位于所述衬底层背离所述背面电极层一侧的键合层；
位于所述键合层背离所述背面电极层一侧的镜面反射层，所述镜面反射层内设置有多个欧姆接触点；
位于所述镜面反射层背离所述背面电极层一侧的电流扩展层，所述欧姆接触点与所述电流扩展层之间欧姆接触；
位于所述电流扩展层背离所述背面电极层一侧的发光外延层；
以及，位于所述发光外延层背离所述背面电极层一侧的主电极。
可选的，所述镜面反射层与所述欧姆接触点的材质均为AuZn合金。
可选的，所述电流扩展层为GaP层。
可选的，所述发光外延层包括：
位于所述电流扩展层背离所述背面电极层一侧的P型半导体层；
位于所述P型半导体层背离所述背面电极层一侧的发光层；
以及，位于所述发光层背离所述背面电极层一侧的N型半导体层。
可选的，所述发光外延层还包括：
位于所述N型半导体层背离所述背面电极层一侧GaAs欧姆接触层。
相应的，本发明还提了一种无介质膜的倒装发光二极管芯片的制作方法，包括：
提供一基底及衬底层，所述基底一侧形成有发光外延层，且所述发光外延层背离所述基底一侧形成有电流扩展层，所述衬底层一侧形成有键合层；
在所述电流扩展层背离所述发光外延层一侧形成掩膜层，所述掩膜层包括多个镂空区域；
对所述电流扩展层背离所述发光外延层一侧进行第一次蒸镀后，且去除所述掩膜层后，多个所述镂空区域分别形成有一镀层；
对所述镀层进行合金工艺处理形成欧姆接触点，所述欧姆接触点与所述电流扩展层之间欧姆接触；
对所述电流扩展层背离所述发光外延层一侧进行第二次蒸镀形成镜面反射层；
将所述镜面反射层与所述键合层对位键合；
去除所述基底后在所述发光外延层背离所述衬底层一侧形成主电极，且在所述衬底层背离所述发光外延层一侧形成背面电极层。
可选的，所述镜面反射层与所述欧姆接触点的材质均为AuZn合金。
可选的，所述电流扩展层为GaP层。
可选的，所述发光外延层包括：
位于所述电流扩展层背离所述背面电极层一侧的P型半导体层；
位于所述P型半导体层背离所述背面电极层一侧的发光层；
以及，位于所述发光层背离所述背面电极层一侧的N型半导体层。
可选的，所述发光外延层还包括：
位于所述N型半导体层背离所述背面电极层一侧GaAs欧姆接触层。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种无介质膜的倒装发光二极管芯片及其制作方法，包括：背面电极层；位于所述背面电极层一侧表面衬底层；位于所述衬底层背离所述背面电极层一侧的键合层；位于所述键合层背离所述背面电极层一侧的镜面反射层，所述镜面反射层内设置有多个欧姆接触点；位于所述镜面反射层背离所述背面电极层一侧的电流扩展层，所述欧姆接触点与所述电流扩展层之间欧姆接触；位于所述电流扩展层背离所述背面电极层一侧的发光外延层；以及，位于所述发光外延层背离所述背面电极层一侧的主电极。
由上述内容可知，本发明提供的技术方案，无需在镜面反射层与电流扩展层之间设置介质膜，通过在镜面反射层内设置与电流扩展层实现欧姆接触的欧姆接触点，在保证倒装发光二极管芯片实现了良好的电流扩展外，对镜面反射层的反射效果不造成影响，进而能够避免发光外延层出光被介质膜吸收的情况出现，提高倒装发光二极管芯片的出光亮度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种无介质膜的倒装发光二极管芯片的结构示意图；
图2为本申请实施例提供的另一种无介质膜的倒装发光二极管芯片的结构示意图；
图3为本申请实施例提供的又一种无介质膜的倒装发光二极管芯片的结构示意图；
图4为本申请实施例提供的一种无介质膜的倒装发光二极管芯片的制作方法的流程图；
图5a-5g为关于图4各步骤的结构流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，如何满足市场对高亮度芯片的大量需求，提升发光二极管芯片的亮度，成为本领域技术人员主要研究方向之一。现有的倒装发光二极管芯片，通常会在镜面反射层和电流扩展层之间设置一介质膜进行隔离，以保证镜面反射效果和合适的电流扩展，但是，现有倒装发光二极管芯片在其发光层的出光经过介质膜时不可避免的被吸收一部分，进而影响其出光效果，降低了出光亮度。
基于此，本申请实施例提供了一种无介质膜的倒装发光二极管芯片及其制作方法，无需在镜面反射层与电流扩展层之间设置介质膜，通过在镜面反射层内设置与电流扩展层实现欧姆接触的欧姆接触点，在保证倒装发光二极管芯片实现了良好的电流扩展外，对镜面反射层的反射效果不造成影响，进而能够避免发光外延层出光被介质膜吸收的情况出现，提高倒装发光二极管芯片的出光亮度。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图5g对本申请实施例提供的技术方案进行更为详细的描述。
参考图1所示，为本申请实施例提供的一种无介质膜的倒装发光二极管芯片的结构示意图，其中，倒装发光二极管芯片包括：
背面电极层100；
位于所述背面电极层100一侧表面衬底层200；
位于所述衬底层200背离所述背面电极层100一侧的键合层300；
位于所述键合层300背离所述背面电极层100一侧的镜面反射层410，所述镜面反射层410内设置有多个欧姆接触点420；
位于所述镜面反射层410背离所述背面电极层100一侧的电流扩展层500，所述欧姆接触点420与所述电流扩展层500之间欧姆接触；
位于所述电流扩展层500背离所述背面电极层100一侧的发光外延层600；
以及，位于所述发光外延层600背离所述背面电极层100一侧的主电极700。
在本申请一实施例中，本申请提供的镜面反射层和欧姆接触点为两次蒸镀工艺形成的结构，且本申请实施例提供的镜面反射层和欧姆接触点的材质可以为相同的材质。如本申请实施例提供的所述镜面反射层与所述欧姆接触点的材质均为AuZn合金。此外，本申请实施例优选的，镜面反射层的镜面覆盖欧姆接触点，或者镜面反射层的镜面与欧姆接触点的表面齐平，以保证镜面反射层具有良好的镜面效果，对此本申请不做具体限制。
由上述内容可知，本申请实施例提供的技术方案，无需在镜面反射层与电流扩展层之间设置介质膜，通过在镜面反射层内设置与电流扩展层实现欧姆接触的欧姆接触点，在保证倒装发光二极管芯片实现了良好的电流扩展外，对镜面反射层的反射效果不造成影响，进而能够避免发光外延层出光被介质膜吸收的情况出现，提高倒装发光二极管芯片的出光亮度。
在本申请一实施例中，本申请提供的发光外延层可以为最为基础的结构，即包括N型半导体层、发光层和P型半导体层。具体参考图2所示，为本申请实施例提供的另一种无介质膜的倒装发光二极管芯片的结构示意图，其中，倒装发光二极管芯片包括：
背面电极层100；
位于所述背面电极层100一侧表面衬底层200；
位于所述衬底层200背离所述背面电极层100一侧的键合层300；
位于所述键合层300背离所述背面电极层100一侧的镜面反射层410，所述镜面反射层410内设置有多个欧姆接触点420；
位于所述镜面反射层410背离所述背面电极层100一侧的电流扩展层500，所述欧姆接触点420与所述电流扩展层500之间欧姆接触；
位于所述电流扩展层500背离所述背面电极层100一侧的发光外延层600；
以及，位于所述发光外延层600背离所述背面电极层100一侧的主电极700。
此外，本申请实施例提供的所述发光外延层600包括：
位于所述电流扩展层500背离所述背面电极层100一侧的P型半导体层610；
位于所述P型半导体层610背离所述背面电极层100一侧的发光层620；
以及，位于所述发光层620背离所述背面电极层100一侧的N型半导体层630。
此外，为了提高倒装发光二极管芯片的性能，本申请实施例提供的倒装发光二极管芯片还可以包括更多的优化结构层。如参考图3所示，为本申请实施例提供的又一种无介质膜的倒装发光二极管芯片的结构示意图，其中，倒装发光二极管芯片包括：
背面电极层100；
位于所述背面电极层100一侧表面衬底层200；
位于所述衬底层200背离所述背面电极层100一侧的键合层300；
位于所述键合层300背离所述背面电极层100一侧的镜面反射层410，所述镜面反射层410内设置有多个欧姆接触点420；
位于所述镜面反射层410背离所述背面电极层100一侧的电流扩展层500，所述欧姆接触点420与所述电流扩展层500之间欧姆接触；
位于所述电流扩展层500背离所述背面电极层100一侧的发光外延层600；
以及，位于所述发光外延层600背离所述背面电极层100一侧的主电极700。
其中，发光外延层600包括：
位于所述电流扩展层500背离所述背面电极层100一侧的P型半导体层610；
位于所述P型半导体层610背离所述背面电极层100一侧的发光层620；
以及，位于所述发光层620背离所述背面电极层100一侧的N型半导体层630。以及，所述发光外延层600还包括：
位于所述N型半导体层630背离所述背面电极层100一侧GaAs欧姆接触层640。
需要说明的是，本申请实施例提供的倒装发光二极管芯片所包括的优化结构层并不限定与上述所述的GaAs欧姆接触层，还可以包括有一些其他优化结构层，如粗化层等，对此本申请不做具体限制，只需要满足倒装发光二极管芯片无需设置介质膜，而对镜面反射层内设置多个与电流扩展层实现欧姆结构层的欧姆接触点条件即可，即能避免介质膜对出光的吸收情况出现，提高倒装发光二极管的出光亮度。
在本申请上述任意一实施例中，本申请提供的所述电流扩展层可以为GaP层。以及，本申请实施例提供的衬底层可以为硅衬底层，对此本申请不做具体限制。
相应的，本申请实施例还提了一种无介质膜的倒装发光二极管芯片的制作方法，参考图4所示，为本申请实施例提供的一种无介质膜的倒装发光二极管芯片的制作方法的流程图，其中，制作方法包括：
S1、提供一基底及衬底层，所述基底一侧形成有发光外延层，且所述发光外延层背离所述基底一侧形成有电流扩展层，所述衬底层一侧形成有键合层；
S2、在所述电流扩展层背离所述发光外延层一侧形成掩膜层，所述掩膜层包括多个镂空区域；
S3、对所述电流扩展层背离所述发光外延层一侧进行第一次蒸镀后，且去除所述掩膜层后，多个所述镂空区域分别形成有一镀层；
S4、对所述镀层进行合金工艺处理形成欧姆接触点，所述欧姆接触点与所述电流扩展层之间欧姆接触；
S5、对所述电流扩展层背离所述发光外延层一侧进行第二次蒸镀形成镜面反射层；
S6、将所述镜面反射层与所述键合层对位键合；
S7、去除所述基底后在所述发光外延层背离所述衬底层一侧形成主电极，且在所述衬底层背离所述发光外延层一侧形成背面电极层。
其中，结合图5a-5g为关于图4各步骤的结构流程图对制作方法进行更为详细的描述。
参考图5a所示，对应步骤S1，提供一基底及衬底层200，所述基底一侧形成有发光外延层600，且所述发光外延层600背离所述基底一侧形成有电流扩展层500，所述衬底层200一侧形成有键合层300。
在本申请一实施例中，基底包括有依次叠加的基板、缓冲层和截止层，其中，截止层与发光外延层接触，在后续制作电极时，需要对基底进行去除，而后在发光外延层上形成主电极。此外，本申请实施例提供的电流扩展层与发光外延层的P型面接触，即，电流扩展层形成在发光外延层的P型面一侧。
在本申请任意一实施例中，本申请提供的所述电流扩展层可以为GaP层。以及，本申请实施例提供的衬底层可以为硅衬底层，对此本申请不做具体限制。
参考图5b所示，对应步骤S2，在所述电流扩展层500背离所述发光外延层600一侧形成掩膜层10，所述掩膜层10包括多个镂空区域11。
在本申请一实施例中，掩膜层可以采用光刻胶形成，即在电流扩展层上涂覆光刻胶层，而后经过图形化曝光显影工艺后，形成具有镂空区域的掩膜层。其中，镂空区域即为后续制备欧姆接触点的区域。
参考图5c所示，对应步骤S3，对所述电流扩展层500背离所述发光外延层600一侧进行第一次蒸镀后，且去除所述掩膜层10后，多个所述镂空区域11分别形成有一镀层12。
形成掩膜层后，对电流扩展层背离发光外延层一侧进行第一次蒸镀，蒸镀材料可以与后续第二次蒸镀镜面反射层的材料可以一致，即，本申请实施例提供的所述镜面反射层与所述欧姆接触点的材质可以均为AuZn合金。第一次蒸镀后会在掩膜层的镂空区域形成多个镀层，而后去除掩膜层，仅留下镀层以便后续进行合金化工艺。
参考图5d所示，对应步骤S4，对所述镀12进行合金工艺处理形成欧姆接触点420，所述欧姆接触点420与所述电流扩展层500之间欧姆接触。
在本申请一实施例中，对镀层进行合金工艺处理时可以采用管式合金炉进行合金，此外，在对镀层进行合金工艺处理时，需要在电流扩展层表面形成保护膜层进行保护，如形成二氧化硅膜层进行保护以避免损伤。其中，在合金工艺处理时，可以采用470摄氏度温度进行，使镀层转换为与电流扩展层欧姆接触的欧姆接触点，而后去除保护膜层。
参考图5e所示，对应步骤S5，对所述电流扩展层500背离所述发光外延层600一侧进行第二次蒸镀形成镜面反射层410。
在形成欧姆接触点后，在电流扩展层背离发光外延层一侧进行第二次蒸镀，第二次蒸镀的材质可以与第一次蒸镀材质相同为AuZn合金；第二次蒸镀形成镜面反射层，需要其具有良好的镜面效果，故而在蒸镀过程中保持镜面反射层的镜面良好的平滑度；由于镜面反射层与电流扩展层没有合金形成与电流扩展层之间的欧姆接触区，故而镜面反射层不影响电流扩展性能。
本申请实施例优选的，镜面反射层的镜面覆盖欧姆接触点，或者镜面反射层的镜面与欧姆接触点的表面齐平，以保证镜面反射层具有良好的镜面效果，对此本申请不做具体限制。
参考图5f所示，对应步骤S6，将所述镜面反射层410与所述键合层300对位键合。
参考图5g所示，对应步骤S7，去除所述基底后在所述发光外延层600背离所述衬底层200一侧形成主电极700，且在所述衬底层200背离所述发光外延层600一侧形成背面电极层100。
在形成主电极之前，需要去除基底，而后在发光外延层上形成主电极。且在发光外延层包括有GaAs欧姆接触层时，需要对其进行刻蚀出与主电极相匹配的图形，而后形成主电极。以及，在形成背面电极层时，需要对衬底层进行减薄至预设厚度，而后镀背面电极层，其中，背面电极层可以为金属电极层，对此本申请不做具体限制。
在本申请一实施例中，本申请提供的发光外延层可以为最为基础的结构，即包括N型半导体层、发光层和P型半导体层。即所述发光外延层包括：
位于所述电流扩展层背离所述背面电极层一侧的P型半导体层；
位于所述P型半导体层背离所述背面电极层一侧的发光层；
以及，位于所述发光层背离所述背面电极层一侧的N型半导体层。
此外，为了提高倒装发光二极管芯片的性能，本申请实施例提供的倒装发光二极管芯片还可以包括更多的优化结构层。可选的，所述发光外延层还包括：
位于所述N型半导体层背离所述背面电极层一侧GaAs欧姆接触层。
需要说明的是，本申请实施例提供的倒装发光二极管芯片所包括的优化结构层并不限定与上述所述的GaAs欧姆接触层，还可以包括有一些其他优化结构层，如粗化层等，对此本申请不做具体限制，只需要满足倒装发光二极管芯片无需设置介质膜，而对镜面反射层内设置多个与电流扩展层实现欧姆结构层的欧姆接触点条件即可，即能避免介质膜对出光的吸收情况出现，提高倒装发光二极管的出光亮度。
本申请实施例提供了一种无介质膜的倒装发光二极管芯片及其制作方法，包括：背面电极层；位于所述背面电极层一侧表面衬底层；位于所述衬底层背离所述背面电极层一侧的键合层；位于所述键合层背离所述背面电极层一侧的镜面反射层，所述镜面反射层内设置有多个欧姆接触点；位于所述镜面反射层背离所述背面电极层一侧的电流扩展层，所述欧姆接触点与所述电流扩展层之间欧姆接触；位于所述电流扩展层背离所述背面电极层一侧的发光外延层；以及，位于所述发光外延层背离所述背面电极层一侧的主电极。
由上述内容可知，本申请实施例提供的技术方案，无需在镜面反射层与电流扩展层之间设置介质膜，通过在镜面反射层内设置与电流扩展层实现欧姆接触的欧姆接触点，在保证倒装发光二极管芯片实现了良好的电流扩展外，对镜面反射层的反射效果不造成影响，进而能够避免发光外延层出光被介质膜吸收的情况出现，提高倒装发光二极管芯片的出光亮度。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种无介质膜的倒装发光二极管芯片，其特征在于，包括：
背面电极层；
位于所述背面电极层一侧表面衬底层；
位于所述衬底层背离所述背面电极层一侧的键合层；
位于所述键合层背离所述背面电极层一侧的镜面反射层，所述镜面反射层内设置有多个欧姆接触点；
位于所述镜面反射层背离所述背面电极层一侧的电流扩展层，所述欧姆接触点与所述电流扩展层之间欧姆接触；其中，所述镜面反射层与所述电流扩展层之间无介质膜；
位于所述电流扩展层背离所述背面电极层一侧的发光外延层，其中，所述发光外延层包括：位于所述电流扩展层背离所述背面电极层一侧的P型半导体层；位于所述P型半导体层背离所述背面电极层一侧的发光层；以及，位于所述发光层背离所述背面电极层一侧的N型半导体层；以及，所述电流扩展层为GaP层；
以及，位于所述发光外延层背离所述背面电极层一侧的主电极。
2.根据权利要求1所述的无介质膜的倒装发光二极管芯片，其特征在于，所述镜面反射层与所述欧姆接触点的材质均为AuZn合金。
3.根据权利要求1所述的无介质膜的倒装发光二极管芯片，其特征在于，所述发光外延层还包括：
位于所述N型半导体层背离所述背面电极层一侧GaAs欧姆接触层。
4.一种无介质膜的倒装发光二极管芯片的制作方法，其特征在于，包括：
提供一基底及衬底层，所述基底一侧形成有发光外延层，且所述发光外延层背离所述基底一侧形成有电流扩展层，所述衬底层一侧形成有键合层，所述发光外延层包括：位于所述电流扩展层朝向所述基底一侧的P型半导体层；位于所述P型半导体层朝向所述基底一侧的发光层；以及，位于所述发光层朝向所述基底一侧的N型半导体层；以及，所述电流扩展层为GaP层；
在所述电流扩展层背离所述发光外延层一侧形成掩膜层，所述掩膜层包括多个镂空区域；
对所述电流扩展层背离所述发光外延层一侧进行第一次蒸镀后，且去除所述掩膜层后，多个所述镂空区域分别形成有一镀层；
对所述镀层进行合金工艺处理形成欧姆接触点，所述欧姆接触点与所述电流扩展层之间欧姆接触；
对所述电流扩展层背离所述发光外延层一侧进行第二次蒸镀形成镜面反射层；其中，所述镜面反射层与所述电流扩展层之间无介质膜；
将所述镜面反射层与所述键合层对位键合；
去除所述基底后在所述发光外延层背离所述衬底层一侧形成主电极，且在所述衬底层背离所述发光外延层一侧形成背面电极层。
5.根据权利要求4所述的无介质膜的倒装发光二极管芯片的制作方法，其特征在于，所述镜面反射层与所述欧姆接触点的材质均为AuZn合金。
6.根据权利要求4所述的无介质膜的倒装发光二极管芯片的制作方法，其特征在于，所述发光外延层还包括：
位于所述N型半导体层背离所述背面电极层一侧GaAs欧姆接触层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711158970.4A CN107958945B (zh) | 2017-11-20 | 2017-11-20 | 一种无介质膜的倒装发光二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711158970.4A CN107958945B (zh) | 2017-11-20 | 2017-11-20 | 一种无介质膜的倒装发光二极管芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107958945A CN107958945A (zh) | 2018-04-24 |
| CN107958945B true CN107958945B (zh) | 2020-07-03 |
Family
ID=61965097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711158970.4A Active CN107958945B (zh) | 2017-11-20 | 2017-11-20 | 一种无介质膜的倒装发光二极管芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107958945B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152281A (en) * | 1980-04-26 | 1981-11-25 | Toshiba Corp | Light emitting diode |
| CN1667849A (zh) * | 2004-03-10 | 2005-09-14 | 信越半导体株式会社 | 发光元件及其制造方法 |
| CN104300059A (zh) * | 2014-10-14 | 2015-01-21 | 扬州乾照光电有限公司 | 具有分布式导电孔结构的发光二极管及其制造方法 |
| CN107195731A (zh) * | 2017-04-14 | 2017-09-22 | 扬州乾照光电有限公司 | 一种正极性高亮度AlGaInP发光二极管及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10346605B4 (de) * | 2003-08-29 | 2022-02-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungemittierendes Halbleiterbauelement |
| CN2909538Y (zh) * | 2006-05-26 | 2007-06-06 | 北京工业大学 | 高效高亮全反射发光二极管 |
| CN101315959A (zh) * | 2007-06-01 | 2008-12-03 | 富士迈半导体精密工业（上海）有限公司 | 高亮度发光二极管 |
| CN102237464B (zh) * | 2010-04-26 | 2013-07-03 | 亿光电子工业股份有限公司 | 发光二极管结构及其制作方法 |
| JP6595801B2 (ja) * | 2014-05-30 | 2019-10-23 | エルジー イノテック カンパニー リミテッド | 発光素子 |
-
2017
- 2017-11-20 CN CN201711158970.4A patent/CN107958945B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152281A (en) * | 1980-04-26 | 1981-11-25 | Toshiba Corp | Light emitting diode |
| CN1667849A (zh) * | 2004-03-10 | 2005-09-14 | 信越半导体株式会社 | 发光元件及其制造方法 |
| CN104300059A (zh) * | 2014-10-14 | 2015-01-21 | 扬州乾照光电有限公司 | 具有分布式导电孔结构的发光二极管及其制造方法 |
| CN107195731A (zh) * | 2017-04-14 | 2017-09-22 | 扬州乾照光电有限公司 | 一种正极性高亮度AlGaInP发光二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107958945A (zh) | 2018-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5591487B2 (ja) | 発光装置、これを含むパッケージとシステム、およびその製造方法 | |
| JP3333356B2 (ja) | 半導体装置 | |
| EP3007238B1 (en) | Semiconductor light-emitting element and semiconductor light-emitting device | |
| US20050017254A1 (en) | Light emitting diode and method of making the same | |
| JP2005129907A (ja) | 電極構造体およびそれを具備する半導体発光素子 | |
| JP3068914U (ja) | フリップ―チップ発光デバイス | |
| CN104393137B (zh) | 一种倒装发光器件及其制作方法 | |
| WO2015003564A1 (zh) | 一种氮化镓基发光二极管及其制作方法 | |
| CN104409585A (zh) | 一种垂直led结构及其制作方法 | |
| CN100454587C (zh) | 发光装置及其制作方法 | |
| US7586200B2 (en) | Light emitting diode chip with reflective layer thereon | |
| JP2000091638A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| CN110429166B (zh) | 一种led芯片 | |
| CN107958945B (zh) | 一种无介质膜的倒装发光二极管芯片及其制作方法 | |
| CN100444416C (zh) | 发光二极管的制法及其结构 | |
| CN109728137A (zh) | Led衬底转移的方法以及垂直结构led芯片 | |
| CN100481532C (zh) | 发光二极管元件、覆晶式发光二极管封装结构与光反射结构 | |
| WO2019037429A1 (zh) | 发光二极管及其制作方法 | |
| KR100646635B1 (ko) | 복수 셀의 단일 발광 소자 및 이의 제조 방법 | |
| US9865777B2 (en) | Semicondcutor light-emitting device and fabricating method thereof | |
| CN212303695U (zh) | Led芯片 | |
| CN204118108U (zh) | 一种led芯片 | |
| CN103606604B (zh) | 一种发光二极管的制造方法 | |
| CN212303696U (zh) | Led芯片 | |
| CN102130251B (zh) | 发光二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |