CN107958676A - 存储器装置及其运作方法 - Google Patents

存储器装置及其运作方法 Download PDF

Info

Publication number
CN107958676A
CN107958676A CN201710860330.1A CN201710860330A CN107958676A CN 107958676 A CN107958676 A CN 107958676A CN 201710860330 A CN201710860330 A CN 201710860330A CN 107958676 A CN107958676 A CN 107958676A
Authority
CN
China
Prior art keywords
module
memory
access
storage arrangement
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710860330.1A
Other languages
English (en)
Inventor
张佑民
梅琮阳
李翼平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raydium Semiconductor Corp
Original Assignee
Dazzo Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dazzo Technology Corp filed Critical Dazzo Technology Corp
Publication of CN107958676A publication Critical patent/CN107958676A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Power Sources (AREA)

Abstract

一种存储器装置及其运作方法，其中，存储器装置包含多个存储器模块、指令输入模块、电力供应模块及数据存取模块。每个存储器模块包含存储器组且存储器组包含多个存储器单元。指令输入模块接收非随机存取指令并根据非随机存取指令产生相对应的切换控制信号。电力供应模块耦接指令输入模块及该多个存储器模块。数据存取模块耦接指令输入模块及该多个存储器模块。于第一时间下，电力供应模块根据切换控制信号选择性地仅供电给该多个存储器模块中的第一存储器模块并由数据存取模块对第一存储器模块进行数据的存取。

Description

存储器装置及其运作方法
技术领域
本发明是与存储器有关，尤其是关于一种存储器装置及其运作方法。
背景技术
一般而言，在具有中央处理单元(Central Processing Unit,CPU)的系统中，当中央处理单元对于系统中的存储器装置(例如动态随机存取存储器(Dynamic Random AccessMemory,DRAM))进行数据的读取或写入时，由于中央处理单元是采用随机的方式进行数据的读取或写入，并无法事先预知存储器装置中的哪些存储器单元会被存取，也就是说，存储器装置中的所有存储器单元均可能会被存取，因此，为了因应中央处理单元的随机存取，存储器装置中的大部分的元件均需通电以确保数据能顺利地被存取。
然而，由于中央处理单元每次仅会存取存储器装置中的部分的存储器单元，在同一时间下其他的存储器单元并不会被存取，因而导致了大量的电力浪费，使得存储器装置的功耗难以有效减少，存储器装置的省电效能亦无法获得提升。
发明内容
有鉴于此，本发明提出一种存储器装置及其运作方法，以有效解决现有技术所遭遇到的上述种种问题。
根据本发明的一具体实施例为一种存储器装置。于此实施例中，存储器装置包含多个存储器模块、指令输入模块、电力供应模块及数据存取模块。该多个存储器模块中的每一个存储器模块分别包含一存储器组(Bank)，且存储器组包含多个存储器单元。指令输入模块用以接收非随机存取指令并根据非随机存取指令产生相对应的切换控制信号。电力供应模块分别耦接指令输入模块及该多个存储器模块。数据存取模块分别耦接指令输入模块及该多个存储器模块。于第一时间下，电力供应模块根据切换控制信号选择性地仅供电给该多个存储器模块中的第一存储器模块并由数据存取模块对第一存储器模块进行数据的存取。
于一实施例中，存储器装置为动态随机存取存储器(Dynamic Random AccessMemory,DRAM)。
于一实施例中，于第二时间下，电力供应模块根据切换控制信号选择性地供电给该多个存储器模块中的第二存储器模块并由数据存取模块对第二存储器模块进行数据的存取。
于一实施例中，非随机存取指令包含具有规律性且可预测的读取(Read)信号及/或写入(Write)信号。
于一实施例中，非随机存取指令是指定该多个存储器模块中的至少一个存储器模块作为进行数据存取的对象。
于一实施例中，非随机存取指令是指定该多个存储器模块中的至少两个存储器模块作为依序进行数据存取的对象。
于一实施例中，存储器装置耦接数据处理装置，指令输入模块所接收的非随机存取指令是来自数据处理装置。
根据本发明的另一具体实施例为一种存储器装置运作方法。于此实施例中，存储器装置运作方法用以运作存储器装置。存储器装置包含多个存储器模块、指令输入模块、电力供应模块及数据存取模块。该多个存储器模块中的每一个存储器模块分别包含存储器组，且存储器组包含多个存储器单元。存储器装置运作方法包含下列步骤：
指令输入模块接收非随机存取指令并根据非随机存取指令产生相对应的切换控制信号；以及
于第一时间下，电力供应模块根据切换控制信号选择性地仅供电给该多个存储器模块中的第一存储器模块并由数据存取模块对第一存储器模块进行数据的存取。
于一实施例中，存储器装置为动态随机存取存储器。
于一实施例中，于一第二时间下，电力供应模块根据切换控制信号选择性地仅供电给多个存储器模块中的第二存储器模块并由数据存取模块对第二存储器模块进行数据的存取。
于一实施例中，非随机存取指令包含具有规律性且可预测的读取(Read)信号及/或写入(Write)信号。
于一实施例中，非随机存取指令是指定多个存储器模块中的至少一个存储器模块作为进行数据存取的对象。
于一实施例中，非随机存取指令是指定多个存储器模块中的至少两个存储器模块作为依序进行数据存取的对象。
于一实施例中，存储器装置耦接数据处理装置，指令输入模块所接收的非随机存取指令是来自数据处理装置
相较于现有技术，本发明是通过具有规律性且可预测的非随机存取指令对存储器装置进行数据存取，由于可事先预知在某个时间下会是存储器装置中的哪个储存单元被存取，所以存储器装置仅需供电给包含该储存单元的存储器模块即可，其余的存储器模块均可关闭以节省耗电，故可大幅减少存储器装置的功耗并有效提升存储器装置的省电效能。
关于本发明的优点与精神可以通过以下的发明详述及所附附图得到进一步的了解。
附图说明
图1及图2分别为本发明的一具体实施例中的存储器装置仅供电给部分的存储器模块的示意图。
图3为指令输入模块所接收到的非随机存取指令的一实施例。
图4及图5分别为第一存储器模块及第二存储器模块的一实施例。
图6为本发明的另一较佳具体实施例中的存储器装置运作方法的流程图。
主要元件符号说明：
1：存储器装置
10：指令输入模块
12：电力供应模块
14：数据存取模块
M1～MN：第一存储器模块～第N存储器模块
NRA：非随机存取指令
SW：切换控制信号
PS：电力
DAT：数据
R：读取信号
W：写入信号
T：周期
BK1：第一存储器组
MU：存储器单元
RAL1：第一列位址锁存器
CAL1：第一行位址锁存器
LG1：第一逻辑单元
BK2：第二存储器组
RAL2：第二列位址锁存器
CAL2：第二行位址锁存器
LG2：第二逻辑单元
S10～S14：步骤
具体实施方式
根据本发明的一具体实施例为一种存储器装置。于此实施例中，存储器装置可以是动态随机存取存储器(Dynamic Random Access Memory,DRAM)，但不以此为限。请参照图1及图2，图1及图2为此实施例中的存储器装置仅供电给部分的存储器模块的示意图。
如图1及图2所示，存储器装置1包含指令输入模块10、电力供应模块12、数据存取模块14及N个存储器模块M1～MN。其中，指令输入模块10分别耦接电力供应模块12及数据存取模块14；电力供应模块12分别耦接该N个存储器模块M1～MN；数据存取模块14分别耦接该N个存储器模块M1～MN。
于此实施例中，指令输入模块10是用以接收非随机存取指令NRA并根据非随机存取指令NRA产生相对应的切换控制信号SW。于实际应用中，存储器装置1可耦接一数据处理装置(例如中央处理单元，但不以此为限)并且指令输入模块10所接收的非随机存取指令NRA可来自数据处理装置，但不以此为限。
需说明的是，现有技术中的存储器装置所接收到的均是随机存取指令，例如是不具规律性且无法预测的读取(Read)信号及/或写入(Write)信号。相较之下，本发明的存储器装置1中的指令输入模块10所接收到的非随机存取指令NRA则是包含具有规律性且可预测的读取信号及/或写入信号，例如图3所示的周期性的读取信号R及写入信号W。于一实施例中，其周期T可以是13微秒(us)，但不以此为限。
此外，于本发明的存储器装置1中的指令输入模块10所接收到的非随机存取指令中，可指定该N个存储器模块M1～MN中的至少一个存储器模块作为进行数据存取的对象，抑或是指定该N个存储器模块M1～MN中的至少两个存储器模块作为依序进行数据存取的对象。
请同时参照图1及图2。假设非随机存取指令NRA是指定该N个存储器模块M1～MN中的第一存储器模块M1及第二存储器模块M2作为依序进行数据存取的对象，则指令输入模块10即会根据此一非随机存取指令NRA产生相对应的切换控制信号SW。
于第一时间下，如图1所示，电力供应模块12会根据此一切换控制信号SW选择性地先仅供电给第一存储器模块M1并由数据存取模块14对第一存储器模块M1进行数据DAT的读取或写入。此时，该N个存储器模块M1～MN中的其他的存储器模块M2～MN均未接收到电力供应模块12的供电而关闭，故可减少无谓的耗电。
于第二时间下，如图2所示，电力供应模块12根据此一切换控制信号SW切换为仅供电给第二存储器模块M2并由数据存取模块14对第二存储器模块M2进行数据DAT的读取或写入。此时，该N个存储器模块M1～MN中的其他的存储器模块M1、M3～MN均未接收到电力供应模块12的供电而关闭，故可减少无谓的耗电。
由上述可知：本发明通过具有规律性且可预测的非随机存取指令NRA而能够事先预知外界欲存取哪一个存储器模块，故可仅供电给该存储器模块并同时关闭其他的存储器模块，以避免不必要的电力浪费。其余均可依此类推，于此不另行赘述。
于实际应用中，该N个存储器模块M1～MN中的每一个存储器模块均分别包含有存储器组(Bank)，且每一个存储器组均分别包含有多个存储器单元。该多个存储器单元可排列为一阵列，但不以此为限。
举例而言，如图4所示，第一存储器模块M1可包含有第一存储器组(Bank)BK1、第一行位址锁存器(Column address latch)CAL1、第一列位址锁存器(Row address latch)RAL1及第一逻辑单元LG1。其中，第一列位址锁存器RAL1耦接第一存储器组BK1；第一行位址锁存器CAL1耦接第一逻辑单元LG1；第一逻辑单元LG1耦接第一存储器组BK1。
需说明的是，第一存储器组BK1可包含由多个存储器单元MU排列而成的存储器阵列，并通过该多个存储器单元MU来储存数据DAT。举例而言，假设非随机存取指令NRA欲读取的数据DAT是储存于第一存储器组BK1中的存储器单元MU，由于第一存储器组BK1是设置于第一存储器模块M1内，指令输入模块10即会根据此一非随机存取指令NRA产生相对应的切换控制信号SW，电力供应模块12即会根据此一切换控制信号SW选择性地仅供电给第一存储器模块M1，并由数据存取模块14读取储存于第一存储器组BK1中的存储器单元MU的数据DAT。其余均可依此类推，于此不另行赘述。
此外，如图5所示，第二存储器模块M2可包含有第二存储器组BK2、第二行位址锁存器CAL2、第二列位址锁存器RAL2及第二逻辑单元LG2。其中，第二列位址锁存器RAL2耦接第二存储器组BK2；第二行位址锁存器CAL2耦接第二逻辑单元LG2；第二逻辑单元LG2耦接第二存储器组BK2。
需说明的是，第二存储器组BK2可包含由多个存储器单元MU排列而成的存储器阵列，并通过该多个存储器单元MU来储存数据DAT。举例而言，假设非随机存取指令NRA欲将数据DAT写入至第二存储器组BK2中的存储器单元MU，由于第二存储器组BK2是设置于第二存储器模块M2内，指令输入模块10即会根据此一非随机存取指令NRA产生相对应的切换控制信号SW，电力供应模块12即会根据此一切换控制信号SW选择性地仅供电给第二存储器模块M2，并由数据存取模块14将数据DAT写入至第二存储器组BK2中的存储器单元MU。其余均可依此类推，于此不另行赘述。
根据本发明的另一具体实施例为一种存储器装置运作方法。于此实施例中，存储器装置运作方法用以运作存储器装置。存储器装置可以是动态随机存取存储器(DRAM)，但不以此为限。
存储器装置包含多个存储器模块、指令输入模块、电力供应模块及数据存取模块。该多个存储器模块中的每一个存储器模块分别包含存储器组，且存储器组包含多个存储器单元。存储器装置可耦接数据处理装置并接收来自数据处理装置的非随机存取指令。实际上，数据处理装置可以是中央处理单元(CPU)，但不以此为限。需说明的是，不同于现有技术中的随机存取指令，本发明中的非随机存取指令是包含具有规律性且可预测的读取信号及/或写入信号。
请参照图6，图6为此实施例中的存储器装置运作方法的流程图。如图6所示，存储器装置运作方法可包含下列步骤：
步骤S10：指令输入模块接收非随机存取指令并根据非随机存取指令产生切换控制信号；
步骤S12：于第一时间下，电力供应模块根据切换控制信号选择性地仅供电给该多个存储器模块中的第一存储器模块并由数据存取模块对第一存储器模块进行数据的存取；以及
步骤S14：于第二时间下，电力供应模块根据切换控制信号选择性地仅供电给该多个存储器模块中的第二存储器模块并由数据存取模块对第二存储器模块进行数据的存取。
于一实施例中，数据处理装置所发出的非随机存取指令可指定该多个存储器模块中的至少一个存储器模块(例如第一存储器模块)作为进行数据存取的对象。于步骤S10中，由指令输入模块根据非随机存取指令产生切换控制信号，由以在步骤S12中控制电力供应模块仅供电给该至少一个存储器模块(例如第一存储器模块)，但不以此为限。
于另一实施例中，数据处理装置所发出的非随机存取指令亦可指定该多个存储器模块中的至少两个存储器模块(例如第一存储器模块及第二存储器模块)作为依序进行数据存取的对象。于步骤S10中，由指令输入模块根据非随机存取指令产生切换控制信号，由以在步骤S12中控制电力供应模块于第一时间下仅供电给某一存储器模块(例如第一存储器模块)并在步骤S14中控制电力供应模块于第二时间下仅供电给另一存储器模块(例如第二存储器模块)，但不以此为限。
相较于现有技术，本发明是通过具有规律性且可预测的非随机存取指令对存储器装置进行数据的读取或写入，由于可事先预知在某个时间下会是存储器装置中的哪个储存单元被存取，所以存储器装置仅需供电给包含该储存单元的存储器模块即可，其余的存储器模块均可关闭以节省耗电，故可大幅减少存储器装置的功耗并有效提升存储器装置的省电效能。
由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明权利要求的范畴内。

Claims (14)

1.一种存储器装置，其特征在于，包含：
多个存储器模块，该多个存储器模块中的每一个存储器模块分别包含一存储器组，且该存储器组包含多个存储器单元；
一指令输入模块，用以接收一非随机存取指令并根据该非随机存取指令产生相对应的一切换控制信号；
一电力供应模块，分别耦接该指令输入模块及该多个存储器模块；以及
一数据存取模块，分别耦接该指令输入模块及该多个存储器模块；
其中，于一第一时间下，该电力供应模块根据该切换控制信号选择性地仅供电给该多个存储器模块中的一第一存储器模块并由该数据存取模块对该第一存储器模块进行数据的存取。
2.如权利要求1所述的存储器装置，其特征在于，该存储器装置为动态随机存取存储器。
3.如权利要求1所述的存储器装置，其特征在于，于一第二时间下，该电力供应模块根据该切换控制信号选择性地仅供电给该多个存储器模块中的一第二存储器模块并由该数据存取模块对该第二存储器模块进行数据的存取。
4.如权利要求1所述的存储器装置，其特征在于，该非随机存取指令包含具有规律性且可预测的读取信号及/或写入信号。
5.如权利要求1所述的存储器装置，其特征在于，该非随机存取指令是指定该多个存储器模块中的至少一个存储器模块作为进行数据存取的对象。
6.如权利要求1所述的存储器装置，其特征在于，该非随机存取指令是指定该多个存储器模块中的至少两个存储器模块作为依序进行数据存取的对象。
7.如权利要求1所述的存储器装置，其特征在于，该存储器装置耦接一数据处理装置，该指令输入模块所接收的该非随机存取指令是来自该数据处理装置。
8.一种存储器装置运作方法，用以运作一存储器装置，其特征在于，该存储器装置包含多个存储器模块、一指令输入模块、一电力供应模块及一数据存取模块，该多个存储器模块中的每一个存储器模块分别包含一存储器组(Bank)，且该存储器组包含多个存储器单元，该存储器装置运作方法包含下列步骤：
该指令输入模块接收一非随机存取指令并根据该非随机存取指令产生相对应的一切换控制信号；以及
于一第一时间下，该电力供应模块根据该切换控制信号选择性地仅供电给该多个存储器模块中的一第一存储器模块并由该数据存取模块对该第一存储器模块进行数据的存取。
9.如权利要求8所述的存储器装置运作方法，其特征在于，该存储器装置为动态随机存取存储器。
10.如权利要求8所述的存储器装置运作方法，其特征在于，于一第二时间下，该电力供应模块根据该切换控制信号选择性地仅供电给该多个存储器模块中的一第二存储器模块并由该数据存取模块对该第二存储器模块进行数据的存取。
11.如权利要求8所述的存储器装置运作方法，其特征在于，该非随机存取指令包含具有规律性且可预测的读取(Read)信号及/或写入(Write)信号。
12.如权利要求8所述的存储器装置运作方法，其特征在于，该非随机存取指令是指定该多个存储器模块中的至少一个存储器模块作为进行数据存取的对象。
13.如权利要求8所述的存储器装置运作方法，其特征在于，该非随机存取指令是指定该多个存储器模块中的至少两个存储器模块作为依序进行数据存取的对象。
14.如权利要求8所述的存储器装置运作方法，其特征在于，该存储器装置耦接一数据处理装置，该指令输入模块所接收的该非随机存取指令是来自该数据处理装置。
CN201710860330.1A 2016-10-17 2017-09-21 存储器装置及其运作方法 Withdrawn CN107958676A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662408845P 2016-10-17 2016-10-17
US62/408,845 2016-10-17

Publications (1)

Publication Number Publication Date
CN107958676A true CN107958676A (zh) 2018-04-24

Family

ID=61953304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710860330.1A Withdrawn CN107958676A (zh) 2016-10-17 2017-09-21 存储器装置及其运作方法

Country Status (3)

Country Link
US (1) US20180121346A1 (zh)
CN (1) CN107958676A (zh)
TW (1) TW201830245A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442667B1 (en) * 1998-06-08 2002-08-27 Texas Instruments Incorporated Selectively powering X Y organized memory banks
US8615638B2 (en) * 2010-10-08 2013-12-24 Qualcomm Incorporated Memory controllers, systems and methods for applying page management policies based on stream transaction information

Also Published As

Publication number Publication date
TW201830245A (zh) 2018-08-16
US20180121346A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
Yue et al. 15.2 A 2.75-to-75.9 TOPS/W computing-in-memory NN processor supporting set-associate block-wise zero skipping and ping-pong CIM with simultaneous computation and weight updating
US11023336B2 (en) Memory-based distributed processor architecture
CN109766309B (zh) 自旋存算一体芯片
CN108459974A (zh) 集成闪存的高带宽存储器设备
CN101847986B (zh) 一种实现fft/ifft变换的电路及方法
US20040090857A1 (en) Semiconductor device
JP2007265475A5 (zh)
CN101236774B (zh) 单端口存储器实现多端口存储功能的装置和方法
CN111158633A (zh) 一种基于fpga的ddr3多通道读写控制器及控制方法
CN103902322A (zh) 系统切换方法和电子设备
WO2009105362A1 (en) Multi-bank flash memory architecture with assignable resources
CN111783933A (zh) 一种对深度卷积神经网络计算加速的、结合主存储器的数据载入装置的硬件电路设计及方法
JPH0444695A (ja) 半導体記憶装置
JP2015529929A (ja) メモリセルの分散されたサブブロックにアクセスすることを伴う装置および方法
CN103927203A (zh) 一种计算机系统及控制方法
CN100555292C (zh) 无局部组态存储器但具平行组态总线的可组态逻辑组件
CN107958676A (zh) 存储器装置及其运作方法
CN112988621A (zh) 一种张量数据的数据载入装置及方法
US9928886B2 (en) Low power memory device
EP2087513B1 (en) Content addressable memory
CN102289424A (zh) 一种动态可重构阵列处理器的构令流工作方法
US20090040801A1 (en) Content Addressable Memory
US11699468B2 (en) Memory device, semiconductor system, and data processing system
US6826091B2 (en) Semiconductor storage apparatus and writing method in semiconductor storage apparatus
KR102371451B1 (ko) 멀티포트 메모리를 이용한 병렬 곱셈장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181228

Address after: China Taiwan Hsinchu City Science Park Road No. 23 Building 2 force

Applicant after: Ruiding Technology Co., Ltd.

Address before: 7th Floor, 18 Jihu Road, 11492 Neihu District, Taipei City, Taiwan, China

Applicant before: The Polytron Technologies Inc

TA01 Transfer of patent application right
WW01 Invention patent application withdrawn after publication

Application publication date: 20180424

WW01 Invention patent application withdrawn after publication