CN107943728A - 一种适用于Mono lake PCIE Slot的SI测试转接卡 - Google Patents
一种适用于Mono lake PCIE Slot的SI测试转接卡 Download PDFInfo
- Publication number
- CN107943728A CN107943728A CN201711215542.0A CN201711215542A CN107943728A CN 107943728 A CN107943728 A CN 107943728A CN 201711215542 A CN201711215542 A CN 201711215542A CN 107943728 A CN107943728 A CN 107943728A
- Authority
- CN
- China
- Prior art keywords
- pcie
- slot
- adapter
- mono lake
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0024—Peripheral component interconnect [PCI]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Structure Of Telephone Exchanges (AREA)
Abstract
本发明公开了一种适用于Mono lake PCIE Slot的SI测试转接卡,所述转接卡下端为符合Mono lake的PCIE金手指Pin定义结构,实现与Mono lake Card的Mono lake PCIE Slot插槽插接;所述转接卡上端为标准PCIE X16Slot插槽,用于插标准PCIE SI测试治具。本发明转接卡将mono lake PCIE Slot中的两个非标准x16slot转为两个标准PCIE Slot。可利用标准PCIE治具对Mono lake PCIE Slot进行符合PCI‑SIG规范的PCIE Tx Compliance测试和PCIE Rx BER测试。
Description
技术领域
本发明涉及信号测试技术领域,尤其是一种适用于Mono lake PCIE Slot的SI测试转接卡。
背景技术
Mono lake Card是一款基于Xeon-D微处理器而设计的服务器子卡,适用于OCP标准,可通过PCIEGen3x16链路接入系统主板,承担计算相关的任务。Mono lake的PCIE金手指部分的Pin定于不同于标准PCIE子卡。因此,系统主板上对应的PCIE slot的Pin定义也不同于标准PCIE slot。
对于Mono lake PCIE slot这种非标PCIEslot,目前的SI测试方案是接上Monolake卡后用软件工具进行测试,以评估链路的信号完整性情况。
现有技术方案下无法进行符合PCI-SIG(Peripheral Component InterconnectSpecial Interest Group,外围部件互连专业组)规范的PCIE Tx Compliance测试和PCIERx BER测试,无法直观地观察信号的质量情况。
发明内容
本发明的目的是提供一种适用于Mono lake PCIE Slot的SI测试转接卡,实现利用标准PCIE治具对Mono lake PCIE Slot进行符合PCI-SIG规范的PCIE Tx Compliance测试和PCIE Rx BER测试。
为实现上述目的,本发明采用下述技术方案:
一种适用于Mono lake PCIE Slot的SI测试转接卡,所述转接卡下端为符合Monolake的PCIE金手指Pin定义结构,实现与Mono lake Card的Mono lake PCIE Slot插槽插接;所述转接卡上端为标准PCIE X16 Slot插槽,用于插标准PCIE SI测试治具。
进一步地,所述转接卡使用无源器件,转接卡的PCIE X16 Slot采用PTH件,与转接卡的PCB板采用直插方式连接。
进一步地,所述PCB板采用四层板方案,通信信号走在表层与底层,中间两层为参考地层。
进一步地,所述转接卡上端包含两个标准PCIE X16 Slot插槽,采用避免结构干涉的错位布置方式,具体为,位于下方位置的PCIE X16 Slot插槽的上边沿与位于上方位置的PCIE X16 Slot插槽的下边沿对齐。
进一步地,所述转接卡上端包含两个标准PCIE X16 Slot插槽,采用平行布置方式,具体为,位于左方位置的PCIE X16 Slot插槽的上边沿与位于右方位置的PCIE X16Slot插槽的上边沿对齐;位于左方位置的PCIE X16 Slot插槽的下边沿与位于右方位置的PCIE X16 Slot插槽的下边沿对齐。
发明内容中提供的效果仅仅是实施例的效果,而不是发明所有的全部效果,上述技术方案中的一个技术方案具有如下优点或有益效果:
本发明转接卡将mono lake PCIE Slot中的两个非标准x16 slot转为两个标准PCIE Slot。可利用标准PCIE治具对Mono lake PCIE Slot进行符合PCI-SIG规范的PCIE TxCompliance测试和PCIE Rx BER测试。
附图说明
图1是本发明实施例一转接卡结构示意图;
图2是本发明实施例二转接卡结构示意图。
具体实施方式
为能清楚说明本方案的技术特点,下面通过具体实施方式,并结合其附图,对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意,在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例一
如图1所示,一种适用于Mono lake PCIE Slot的SI测试转接卡,转接卡下端为符合Mono lake的PCIE金手指Pin定义结构2,实现与Mono lake Card的Mono lake PCIE Slot插槽插接;转接卡上端为标准PCIE X16 Slot插槽1,用于插标准PCIE SI测试治具。
转接卡使用无源器件,转接卡的PCIE X16 Slot采用PTH件,与转接卡的PCB板采用直插方式连接。PCB板采用四层板方案,通信信号走在表层与底层,中间两层为参考地层。
转接卡上端包含两个标准PCIE X16 Slot插槽1,两个标准PCIE X16 Slot插槽1采用避免结构干涉的错位布置方式,为了能够无干涉地插入测试治具,这两个PCIE x16 Slot有一定的错位。具体为,位于下方位置的PCIE X16 Slot插槽1的上边沿与位于上方位置的PCIE X16 Slot插槽1的下边沿对齐。
实施例二
如图2所示,一种适用于Mono lake PCIE Slot的SI测试转接卡,转接卡下端为符合Mono lake的PCIE金手指Pin定义结构2,实现与Mono lake Card的Mono lake PCIE Slot插槽插接;转接卡上端为标准PCIE X16 Slot插槽1,用于插标准PCIE SI测试治具。
转接卡使用无源器件,转接卡的PCIE X16 Slot采用PTH件,与转接卡的PCB板采用直插方式连接。PCB板采用四层板方案,通信信号走在表层与底层,中间两层为参考地层。
转接卡上端包含两个标准PCIE X16 Slot插槽1,采用平行布置方式,具体为,位于左方位置的PCIE X16 Slot插槽1的上边沿与位于右方位置的PCIE X16 Slot插槽1的上边沿对齐;位于左方位置的PCIE X16 Slot插槽1的下边沿与位于右方位置的PCIE X16 Slot插槽1的下边沿对齐。
上述虽然结合附图对本发明的具体实施方式进行了描述,但并非对本发明保护范围的限制,所属领域技术人员应该明白,在本发明的技术方案的基础上,本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (5)
1.一种适用于Mono lake PCIE Slot的SI测试转接卡,其特征是,所述转接卡下端为符合Mono lake的PCIE金手指Pin定义结构,实现与Mono lake Card的Mono lake PCIE Slot插槽插接;所述转接卡上端为标准PCIE X16 Slot插槽,用于插标准PCIE SI测试治具。
2.如权利要求1所述的一种适用于Mono lake PCIE Slot的SI测试转接卡,其特征是,所述转接卡使用无源器件,转接卡的PCIE X16 Slot采用PTH件,与转接卡的PCB板采用直插方式连接。
3.如权利要求2所述的一种适用于Mono lake PCIE Slot的SI测试转接卡,其特征是,所述PCB板采用四层板方案,通信信号走在表层与底层,中间两层为参考地层。
4.如权利要求1所述的一种适用于Mono lake PCIE Slot的SI测试转接卡,其特征是,所述转接卡上端包含两个标准PCIE X16 Slot插槽,采用避免结构干涉的错位布置方式,具体为,位于下方位置的PCIE X16 Slot插槽的上边沿与位于上方位置的PCIE X16 Slot插槽的下边沿对齐。
5.如权利要求1所述的一种适用于Mono lake PCIE Slot的SI测试转接卡,其特征是,所述转接卡上端包含两个标准PCIE X16 Slot插槽,采用平行布置方式,具体为,位于左方位置的PCIE X16 Slot插槽的上边沿与位于右方位置的PCIE X16 Slot插槽的上边沿对齐;位于左方位置的PCIE X16 Slot插槽的下边沿与位于右方位置的PCIE X16 Slot插槽的下边沿对齐。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711215542.0A CN107943728A (zh) | 2017-11-28 | 2017-11-28 | 一种适用于Mono lake PCIE Slot的SI测试转接卡 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711215542.0A CN107943728A (zh) | 2017-11-28 | 2017-11-28 | 一种适用于Mono lake PCIE Slot的SI测试转接卡 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107943728A true CN107943728A (zh) | 2018-04-20 |
Family
ID=61949233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711215542.0A Pending CN107943728A (zh) | 2017-11-28 | 2017-11-28 | 一种适用于Mono lake PCIE Slot的SI测试转接卡 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107943728A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111324563A (zh) * | 2020-02-21 | 2020-06-23 | 苏州浪潮智能科技有限公司 | 一种PCIe设备物理lane的组合系统及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101309547A (zh) * | 2007-05-18 | 2008-11-19 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN101364211A (zh) * | 2008-09-23 | 2009-02-11 | 浪潮电子信息产业股份有限公司 | 一种Mini-PCIE与PCIE转接测试装置 |
CN202615383U (zh) * | 2012-06-21 | 2012-12-19 | 浪潮电子信息产业股份有限公司 | 一种10g网卡的pcie转接测试卡 |
CN202649904U (zh) * | 2012-06-21 | 2013-01-02 | 浪潮电子信息产业股份有限公司 | 一种2u服务器用2转2转接卡 |
-
2017
- 2017-11-28 CN CN201711215542.0A patent/CN107943728A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101309547A (zh) * | 2007-05-18 | 2008-11-19 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN101364211A (zh) * | 2008-09-23 | 2009-02-11 | 浪潮电子信息产业股份有限公司 | 一种Mini-PCIE与PCIE转接测试装置 |
CN202615383U (zh) * | 2012-06-21 | 2012-12-19 | 浪潮电子信息产业股份有限公司 | 一种10g网卡的pcie转接测试卡 |
CN202649904U (zh) * | 2012-06-21 | 2013-01-02 | 浪潮电子信息产业股份有限公司 | 一种2u服务器用2转2转接卡 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111324563A (zh) * | 2020-02-21 | 2020-06-23 | 苏州浪潮智能科技有限公司 | 一种PCIe设备物理lane的组合系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200741210A (en) | Electronic device test set and contact used therein | |
CN104516798B (zh) | 无线一对多测试系统 | |
TW200623298A (en) | Mock wafer, system calibrated using mock wafer, and method for calibrating automated test equipment | |
CN108983077B (zh) | 一种基于jtag链路的电路板测试系统及测试方法 | |
HK1130538A1 (zh) | 指狀測試機及使用該測試機以測試印刷電路板之方法 | |
WO2010062967A3 (en) | Test electronics to device under test interfaces, and methods and apparatus using same | |
CN109828872A (zh) | 信号测试装置及方法 | |
CN207595296U (zh) | 一种综合测试系统 | |
CN107943728A (zh) | 一种适用于Mono lake PCIE Slot的SI测试转接卡 | |
CN202694326U (zh) | 一种测试装置 | |
CN202548165U (zh) | 一种用于测试柔性线路板电路的转接装置 | |
CN102692525A (zh) | Pci卡辅助测试装置 | |
CN106918725A (zh) | 具联合测试工作群组信号串接电路设计的测试电路板 | |
US20150198631A1 (en) | Universal Probe Card PCB Design | |
CN205786708U (zh) | 一种pcba测试针板 | |
CN203490260U (zh) | 继电保护二次回路辅助校验装置 | |
CN109324988A (zh) | 一种基于3u vpx架构的标准机箱在线硬件调试转接板 | |
CN107860949A (zh) | 一种便捷的PXIe模块调试工装 | |
CN206282263U (zh) | 一种基于cpci总线的双系统调试底板 | |
CN107942175A (zh) | 一种数据采集器自动测试系统 | |
CN202615383U (zh) | 一种10g网卡的pcie转接测试卡 | |
CN206460138U (zh) | 一种多功能测试设备 | |
CN106597169A (zh) | 电子设备的测试装置 | |
US20090256582A1 (en) | Test circuit board | |
CN202453873U (zh) | 一种系统管理设备的测试板卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180420 |
|
RJ01 | Rejection of invention patent application after publication |