CN107924222A - 用于进入存储器器件的较低功率状态的技术 - Google Patents

用于进入存储器器件的较低功率状态的技术 Download PDF

Info

Publication number
CN107924222A
CN107924222A CN201680048799.9A CN201680048799A CN107924222A CN 107924222 A CN107924222 A CN 107924222A CN 201680048799 A CN201680048799 A CN 201680048799A CN 107924222 A CN107924222 A CN 107924222A
Authority
CN
China
Prior art keywords
power state
memory
order
counter
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680048799.9A
Other languages
English (en)
Inventor
S·贾亚钱德兰
R·孙达拉姆
R·费伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107924222A publication Critical patent/CN107924222A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Power Sources (AREA)

Abstract

给出了用于进入存储器器件或管芯的较低功率状态的技术的示例。所述示例包括使用在存储器器件处维持的或者与利用所述存储器器件维持的一个或多个可编程计数器来使所述存储器器件或管芯从第一较高功耗状态向第二相对较低功率状态的转换延迟。

Description

用于进入存储器器件的较低功率状态的技术
相关申请
本申请根据35 U.S.C.365(c)要求于2015年9月23日提交的美国申请No.14/862269的优先权。在此通过引用将该美国申请的全文并入本文中。
背景技术
包括在各种类型的存储设备或者系统存储器装置中的存储器器件或管芯以不断增大的密度被部署。例如，大存储容量固态硬盘(SSD)可以包括接近100个单独的存储器器件或管芯。这些存储器器件或管芯中的每者均能消耗功率。
附图说明
图1示出了示例性存储器系统。
图2示出了存储器系统的示例性部分。
图3示出了示例性第一时序图。
图4示出了示例性第二时序图。
图5示出了示例性第一逻辑流。
图6示出了示例性设备。
图7示出了示例性第二逻辑流。
图8示出了示例性存储介质。
图9示出了示例性存储器器件。
图10示出了示例性计算平台。
具体实施方式
在本公开中可以设想，高密度SSD可以具有包括各种类型的高级非易失性存储器(例如但不限于3维(3D)交叉点存储器)的存储器管芯。在一些构造中，相当大比例的有功功率可能是由可能处于空闲功率状态的不活动3D交叉点存储器管芯消耗的。较高的功率汲取往往转化为较低的性能，其原因在于需要节流，以使给定SSD停留在所分配的功率和/或热包络内。例如，给定SSD可以包括100个3D交叉点存储器管芯，并且在操作期间，这些管芯中的90个可能处于空闲功率状态。如果每一管芯在处于空闲功率状态时消耗30毫瓦(mW)，那么这将等于2.7W的功耗。然而，如果这90个管芯转换至每管芯可能只消耗0.3mW的低功率状态，那么这将等于仅27mW的功耗——所消耗的功率降低了100倍。
针对具有大量处于较高功耗空闲状态的管芯的当前已知解决方案是采用由存储器装置控制器进行个体管芯级功率管理。控制器向每个管芯发出进入或者退出低功率状态的命令。个体管芯级功率管理可能存在问题，因为其向存储器装置控制器增加了复杂性，因为存储器装置控制器将必须管理和跟踪存储器系统或SSD中的大量管芯。此外，存储器系统或SSD可能经历较低的性能，因为将消耗存储器装置控制器和存储器管芯之间的总线带宽(例如，命令总线带宽)来实施该个体管芯级功率管理方案。管理大量管芯的个体功率状态还可能占用存储器装置控制器周期使其不能进行性能关键性活动，例如但不限于顺序或连续写入操作。
图1示出了示例性存储器系统100。如图1所示，存储器系统100包括经由命令总线105与存储器管芯120-1到120-n耦合的控制器110，其中，“n”表示大于1的任何正整数。根据一些示例，控制器110可以经由通信链路130接收和/或完成读取/写入请求。尽管图1未示出，但是在一些示例中，通信链路130可以将控制器110通信耦合至与主计算装置(例如，操作系统和/或应用)相关联的元件或特征。对于这些示例而言，存储器系统100可以是用于计算装置的存储器装置。作为存储器装置，存储器系统100可以充当计算装置的两级存储器(2LM)系统或者固态硬盘(SSD)。
在一些示例中，如图1所示，存储器管芯120-1到120-n可以单独包括相应的接口121-1到121n。接口121-1到121n可以被布置为使得控制器110能够单独地对存储器管芯120-1到120-n处的相应的可编程计数器122-1到122-n进行编程。如下文更加详细所述，可编程计数器122-1到122-n可以单独包括一个或多个第一可编程计数器，以实现将第一计数值编程至一个或多个单独包括的第一可编程计数器。第一计数值可以为相应的存储器单元125-1到125n设置在响应于经由命令总线105从控制器110接收的命令而完成了被寻址到存储器管芯120-1到120-n中的给定存储器管芯的一项或多项操作之后从空闲功率状态自动转换至第一低功率状态的第一延迟。第一低功率状态可以使相应的存储器单元125-1到125-n消耗与空闲功率状态相比更低的功率。
而且，如下文所述，可编程计数器122-1到122-n可以单独包括一个或多个第二可编程计数器，以实现将第二计数值单独编程至这一个或多个第二可编程计数器122-1到122-n。第二计数值可以为相应的存储器单元125-1到125-n设置在一个或多个第一可编程计数器终止之后从第一低功率状态自动转换至第二低功率状态的第二延迟。第二低功率状态可以使相应的存储器单元125-1到125-n消耗与空闲功率状态相比更低的功率。
根据一些示例，存储器管芯120-1到120-n的存储器单元125-1到125-n可以包括非易失性和/或易失性类型的存储器。非易失性类型的存储器可以包括但不限于3D交叉点存储器、闪速存储器、铁电存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)存储器、诸如铁电聚合物存储器的聚合物存储器、纳米线、铁电晶体管随机存取存储器(FeTRAM或FeRAM)、奥氏存储器、纳米线、电可擦可编程只读存储器(EEPROM)、相变存储器、忆阻器或者自旋转移矩(STT)-磁阻随机存取存储器(MRAM)。易失性类型的存储器可以包括但不限于动态随机存取存储器(DRAM)或静态RAM(SRAM)。
在一些示例中，存储器系统100可以充当主计算装置(未示出)的主存储器。对于这些示例，存储器系统100可以包括两级存储器，其包括系统盘级存储装置的高速缓存子集。在该构造中，主存储器可以包括被布置为包括易失性类型的存储器的“近存储器”和被布置为包括易失性或者非易失性类型的存储器的“远存储器”。与包括在近存储器中的易失性存储器相比，远存储器中包括的易失性或者非易失性存储器可以具有更高的容量，并且可能具有更慢的存取时间。远存储器可以被作为“主存储器”提供给主计算装置的操作系统(OS)，而近存储器是远存储器的对于OS是透明的高速缓存。存储器系统100的管理可以是通过经由主计算装置的控制器110和/或处理电路(例如，CPU)执行的逻辑和模块的组合而完成的。近存储器可以经由用于有效率的处理的高带宽、低延迟机构耦合至处理电路。远存储器可以经由相对较低带宽和高延迟机构耦合至处理电路。
根据一些示例，可以通过串行高级技术附件(SATA)接口对经由通信链路130通往控制器110或者来自控制器110的通信进行路由，从而为读取/写入请求提供服务。在另一个示例中，可以通过串行附接小型计算机系统接口(SCSI)(或者简称SAS)接口对经由通信链路130通往控制器110或者来自控制器110的通信进行路由。在另一个示例中，可以通过外围部件互连高速(PCIe)接口对经由通信链路130通往控制器110或者来自控制器110的通信进行路由。在另一个示例中，可以通过非易失性存储器(NVM)高速接口对经由通信链路130通往控制器110或者来自控制器110的通信进行路由。
图2示出了存储器系统100的示例性部分200。如图2所示，系统100的部分200包括经由命令总线105耦合至存储器管芯120-1的控制器100。而且，在一些示例中，如图2所示，可编程计数器122-1可以包括写入后等待计数器210、读取后等待计数器220和LP后等待计数器230。
根据一些示例，写入后等待计数器210和读取后等待计数器220可以是要由控制器110通过接口121-1以相应的计数值212和222进行编程的第一可编程计数器的部分。对于这些示例，计数值212或222可以为存储器单元125-1设置用于在完成一项或多项操作之后从空闲功率状态转换到第一低功率状态的第一延迟。存储器单元可以响应于可能已经经由命令总线105接收到的来自控制器110的命令而完成一项或多项操作。例如，所述命令可以是写入命令，并且计数值212可以设置在多个存储器单元响应于所述写入命令而完成写入操作之后的第一延迟。在另一个示例中，所述命令可以是读取命令，并且计数值222可以设置在多个存储器单元响应于读取命令而完成读取操作之后的第一延迟。而且，对于这些示例，第一低功率状态可以使存储器单元125消耗与空闲功率状态相比更低的功率。
在一些示例中，LP后等待计数器230可以是要由110通过接口121-1以计数值232进行编程的一个或多个第二可编程计数器的部分。对于这些示例，计数值232可以为存储器单元125-1设置在写入后等待计数器210或者读取后等待计数器220(例如，取决于最后从控制器接收到什么命令)到期之后从第一低功率状态自动转换至第二低功率状态的第二延迟。可以在写入后等待计数器210或者读取后等待计数器220到期之后立即开始从计数值232向下计数或者向上计数到计数值232，以使得具有连续的向下计数或向上计数。第二功率状态可以使存储器单元125-1消耗与第一低功率状态相比更低的功率。对更低功率的比较可以包括但不限于第二较低功率状态，以使存储器单元125-1与第一较低功率状态相比消耗1/2、1/4或者1/10的功率量。
根据一些示例，用于写入后等待计数器210、读取后等待计数器220或者LP后等待计数器230的接口121-1可以包括用于利用存储器管芯120-1上的存储器单元125-1来维持的多个寄存器(未示出)的通信接口。多个寄存器可以被控制器110经由命令总线105或者经由控制器110和存储器管芯120-1之间的单独的控制/编程总线(未示出)通过接口121-1访问。对于这些示例，在控制器110能够通过接口121-1将针对计数值212、222或232的信息存储到多个寄存器中的至少一些寄存器中的基础上，可以将这些计数值编程到相应的写入后等待计数器210、读取后等待计数器220或者LP后等待计数器230。
在一些示例中，与各种可编程计数器122-1相关联的向上计数或者向下计数可以与通过接口121-1(例如，经由命令总线105)接收的时钟信号(CLK)相关联。
图3示出了示例性时序图300。在一些示例中，如图3所示，时序图300包括用于系统100中包括的存储器管芯(被示为管芯120-1、120-2和120-3)中的一些存储器管芯的命令和地址(CA)和数据(DQ)总线/线路。例如，CA总线/线路可以与图1和图2中所示的命令总线105类似。
根据一些示例，管芯120-1可以首先被控制器110选择以接收写入命令，如图3所示。对管芯120-1的该选择使得管芯120-1的存储器单元125-1处于活动功率状态。如图3所示，在控制器110将用于管芯120-1的写入命令放到CA总线/线路上和从DQ总线/线路接收到要被写入到管芯120-1的数据之间的等待时间(latency)被示为T_wr_latency。在由存储器单元125-1完成写入操作之后，管芯120-1转换至空闲功率状态。计数值310指示存储器单元125-1从空闲功率状态转换至低功率状态的延迟。计数值310可能已经被编程到管芯120-1处维持的包括写入时等待(wait-on-write)计数器210的第一组可编程计数器。因而，计数值310可以与上文针对图2提及的计数值222类似。低功率状态可以使存储器单元125-1消耗比处于空闲功率状态时更低的功率。管芯120-1可以在所编程的时间量(例如，基于第二计数值)内保持在低功率状态中，或者可以在被选择为接收另一命令(例如，写入或读取命令)的情况下转换回到活动功率状态。
在一些示例中，如图3所示，管芯120-2和120-3可以经历与管芯120-1类似的时序序列。管芯120-2和120-3的相应计数值320和330可以与管芯120-1的计数值310相同或者不同。控制器110可以根据使一些管芯与其它管芯相比在空闲状态中保持更长时间或更短时间的使用方案来编制不同的计数值。这些使用方案可以尝试对功率节约和性能进行平衡。
根据一些示例，作为图3中针对管芯120-1到120-3所述内容的替代，给定管芯可以在其写入时等待计数器值到期之前接收到来自控制器110的第二命令。对于这些示例，可以响应于该第二命令而停止给定管芯的写入时等待计数器，并且该给定存储器管芯的存储器单元可以从空闲功率状态转换至活动功率状态。活动功率状态可以使给定存储器管芯的存储器单元消耗与空闲功率状态相比更高的功率。例如，如果管芯120-2在计数值320达到零或者管芯120-2的写入时等待计数器到期之前接收到第二命令，那么停止写入时等待计数器，并且存储器单元125-2可以转换至活动功率状态。
图4示出了示例性时序图400。在一些示例中，如图4所示，时序图400可以包括由管芯120-1接收的读取命令的时序图的示例。尽管本公开不限于只有管芯120-1实施时序图400，存储器系统100的任何数量的存储器管芯都可以实施时序图400或者与时序图400类似的时序图。对于这些示例，控制器110可以在CA总线/线路(例如，命令总线105)上发送读取命令。在控制器110将读取命令放到CA总线/线路上与要从管芯120-1读取的数据被放到DQ总线/线路上之间的等待时间在图4中被示为T_rd_latency。在存储器单元125-1完成读取操作之后，管芯120-1转换至空闲功率状态。计数值410指示存储器单元125-1从空闲功率状态转换至第一低功率状态的第一延迟。计数值410可能已经被编程到在管芯120-1处维持的包括读取时等待计数器220的第一组可编程计数器。因而，计数值410可以与上文针对图2提及的计数值222类似。
根据一些示例，计数值420可以指示存储器单元125-1从第一低功率状态转换至第二低功率状态的第二延迟。对于这些示例，计数值420可能已经被编程到在管芯120-1处维持的包括LP时等待计数器230的第二组可编程计数器。因而，计数值420可以与上文针对图2提及的计数值232类似。第二低功率状态可以使存储器单元125-1消耗比处于第一低功率状态时更低的功率。示例不限于第一和第二低功率状态。可以设想附加的较低功率状态转换，其可以包括附加的可编程计数器，每个附加的可编程计数器具有其自身的相应可编程计数值。不同较低功率状态的数量以及要针对这些功率状态进行编程的计数值可以是依赖于(例如)对功率节约与性能进行平衡的尝试的基础的使用模型或方案。
在一些示例中，作为对图4所示内容的替代，管芯120-1可以在读取时等待计数器值(计数值410)到期或者LP时等待计数器值(计数值420)到期之前接收到来自控制器110的第二命令。对于这些示例，可以响应于该第二命令而使管芯120-1的读取时等待或者LP时等待计数器停止，并且给定存储器的存储器单元可以从空闲/低功率状态转换至活动功率状态。活动功率状态可以使给定存储器管芯的存储器单元消耗与空闲功率状态相比更高的功率。
图5示出了逻辑流500。在一些示例中，逻辑流500可以由存储器管芯(例如，上文针对图1-4示出并且描述的存储器管芯120-1)处的逻辑和/或特征来实施。然而，逻辑流500不限于由存储器管芯(例如，上文针对图1-4示出并描述的存储器管芯120-1)处的逻辑和/或特征来实施。
在块502，包括多个存储器单元的存储器管芯或器件可以在接收到从存储器装置控制器接收的命令之后处于活动功率状态，其中，所述命令可以是经由命令/CA总线接收的。存储器单元可以在响应于命令(例如，读取或写入操作)完成一项或多项操作时保持处于活动功率状态。
在块504，存储器管芯或器件的存储器单元可以转换至空闲功率状态。空闲功率状态可以使得存储器单元消耗比处于活动功率状态时更低的功率。可以启动具有第一计数值的第一计数器。可以利用存储器管芯或器件来维持该第一计数器，并且该第一计数器可以是可编程的，以便设置用于使功率状态转换延迟的第一计数值的值。
在判决块506，如果第一计数器已到期，那么逻辑流500移动到块510。否则，逻辑流500移到判决块508。
在判决块508，如果存储器管芯或器件接收到命令，那么逻辑流移动到块502，并转换回活动功率状态。否则，逻辑流500移动到块504，并且存储器管芯或器件在第一计数器继续基于第一计数值向下或向上计数的同时保持处于空闲功率状态。
在块510，第一计数器已到期。响应于第一计数器到期，存储器管芯或器件可以转换至第一低功率状态。在处于该第一低功率状态时，存储器管芯或器件的存储器单元可以消耗与空闲功率状态相比更低的功率。可以启动具有第二计数值的第二计数器。也可以利用存储器管芯或器件来维持该第二计数器，并且该第二计数器可以是可编程的，以便设置用于使功率状态转换延迟的第二计数值的值。
在判决块512，如果第二计数器已到期，那么逻辑流500移动到块516。否则，逻辑流500移动到判决块514。
在判决块514，如果存储器管芯或器件接收到命令，那么逻辑流移动到块502，并转换回活动功率状态。否则，逻辑流500移动到块510，并且存储器管芯或器件在第二计数器继续基于第二计数值向下或者向上计数的同时保持处于第一低功率状态。
在块516，第二计数器已到期。响应于第二计数器到期，存储器或器件可以转换至第二低功率状态。在处于该第二低功率状态时，存储器管芯或器件的存储器单元可以消耗与第一低功率状态相比更低的功率。
在判决块518，如果存储器管芯或器件接收到命令，那么逻辑流移动到块502，并转换回活动功率状态。否则，存储器管芯移动到块516，并保持处于第二低功率状态。
图6示出了示例性设备600。尽管图6所示的设备600具有处于某一拓扑结构中的有限数量的元件，但是可以认识到，对于给定实施方式，设备600可以按需包括处于替代的拓扑结构中的更多或更少的元件。
可以由电路620支持设备600，该电路620可以执行上文针对至少图1-5的存储器装置所提及的逻辑和/或特征中的至少一些。电路620可以被布置为执行一个或多个软件或固件实施的部件622-a。值得注意的是，文中使用的“a”、“b”、“c”和类似指示符旨在作为表示任何正整数的变量。因而，例如，如果实施方式设置了a＝6的值，那么完整的一组软件或固件部件622-a可以包括模块622-1、622-2、622-3、622-4、622-5或622-6。所给出的示例在该语境下不受限制，并且通篇所使用的不同变量可以表示相同的或者不同的整数值。
根据一些示例，设备600能够与存储器系统中包括的存储器管芯或器件放置在一起，例如，作为诸如存储器系统100的存储器系统的部分。对于这些示例，设备600可以包括在电路620中或者可以由电路620实施，以包括处理器、处理器电路、微控制器电路、专用集成电路(ASIC)或者现场可编程门阵列(FPGA)。在其它示例中，设备600可以由电路620实施为存储在存储器管芯或器件中或者与之存储在一起的固件的部分。所述示例在该语境下不受限制。在一些示例中，如果是在处理器中实施的，那么所述处理器通常可以被布置为执行一个或多个部件622-a。
根据一些示例，设备600可以包括接口部件622-1。接口部件622-1可以由电路620执行，以使计数值能够被编程至利用包括设备600的存储器器件或管芯维持的可编程计数器。对于这些示例，该计数值可以被包括在计数值610中，并且可以是从存储器装置控制器通过接口部件622-1编程的，所述存储器装置控制器能够将计数值编程到在存储器器件或管芯处维持的多个寄存器(例如，经由命令或控制总线)。与多个寄存器相关的信息可以利用寄存器信息626-a来维持(例如，在查找表(LUT)中)。寄存器信息626-a可以包括用于解释在这些寄存器中设定的值以确定所编程的计数值的协议信息。
在一些示例中，设备600还可以包括命令部件622-2。命令部件622-2可以由电路620执行，以接收经由命令总线接收的来自存储器装置控制器的命令。对于这些示例，所述命令可以包括在命令615中包括的写入或读取命令，并且可以使数据被写入到在包括设备600的存储器管芯或器件处维持的存储器单元或者被从所述存储器单元读取。
根据一些示例，设备600还可以包括读取计数器部件622-3。读取计数器部件622-3可以由电路620执行，以在由在存储器管芯或器件处维持的存储器单元完成读取命令之后启动读取时等待计数器。对于这些示例，读取时等待计数器可以利用读取时等待计数器626-b来维持。
在一些示例中，设备600还可以包括写入计数器部件622-4。写入计数器部件622-4可以由电路620执行，以在由在存储器管芯或器件处维持的存储器单元完成写入命令之后启动写入时等待计数器。对于这些示例，写入时等待计数器可以利用写入时等待计数器626-c来维持。
根据一些示例，设备600还可以包括低功率计数器部件622-5。低功率计数器部件622-5可以由电路620执行，以在写入时等待计数器或读取时等待计数器到期并且存储器器件或管芯转换至至少第一低功率状态之后启动LP时等待计数器。对于这些示例，LP时等待计数器可以利用LP时等待计数器626-d来维持。
在一些示例中，设备600还可以包括功率状态转换部件622-6。功率状态转换部件622-6可以由电路620执行，以使存储器管芯或器件转换至各种功率状态。例如，响应于写入时等待计数器到期、读取时等待计数器到期或者LP时等待计数器到期，功率状态转换部件622-6可以使存储器管芯或器件的多个存储器单元转换到功率状态转换630中包括的不同功率状态。功率状态转换部件622-6还可以使存储器管芯或器件响应于接收到来自存储器装置控制器的第二或者附加命令而从空闲或低功率状态转换到活动功率状态。
在本文中包括的是一组表示用于执行所公开的架构的新颖方面的示例性方法的逻辑流。尽管为了解释简单的目的将文中所示的一种或多种方法示出并描述为一系列动作，但是本领域技术人员将理解和认识到，所述方法不受动作的次序的限制。据此可知，一些动作可以是按照不同顺序发生的和/或可以是与本文所示并描述的其它动作同时发生的。例如，本领域技术人员将理解并且认识到，可以替代地将方法表示为一系列相互关联的状态或事件，例如，通过状态图。此外，对于新颖的实施方式，可能不需要在方法中所例示的所有动作。
逻辑流可以通过软件、固件和/或硬件来实施。在软件和固件实施例中，逻辑流可以通过存储在至少一个非暂态计算机可读介质或机器可读介质(例如，光、磁或半导体存储器)上的计算机可执行指令来实施。实施例在该语境下不受限制。
图7示出了逻辑流700。逻辑流700可以表示由文中描述的一个或多个逻辑、特征或装置(例如，设备600)执行的操作中的一些或其全部。更具体而言，逻辑流700可以由接口部件622-1、命令部件622-2、读取计数器部件622-3、写入计数器部件622-4、低功率计数器部件622-5或功率状态转换部件622-6来实施。
根据一些示例，逻辑流700在块702可以在存储器器件处接收来自存储器装置控制器的命令以使存储器器件完成一项或多项操作。对于这些示例，命令部件622-2可以接收命令。
在一些示例中，逻辑流700在块704可以在完成一项或多项操作之后启动具有第一计数值的第一计数器，所述第一计数器被维持在存储器器件处。对于这些示例，如果命令是读取命令，那么读取计数器部件622-3可以启动第一计数器。如果命令是写入命令，那么写入计数器部件622-3可以启动第一计数器。
根据一些示例，逻辑流700在块706可以使存储器器件响应于第一计数器到期而从空闲功率状态转换至第一低功率状态，第一低功率状态将使存储器器件消耗与空闲功率状态相比更低的功率。对于这些示例，功率状态转换部件622-6可以引起向第一低功率状态的转换。
在一些示例中，逻辑流700在块708可以在第一计数器到期之后启动具有第二计数值的第二计数器。对于这些示例，低功率计数器部件622-5可以启动第二计数器。
根据一些示例，逻辑流700在块710可以使存储器器件响应于第二计数器到期而从第一低功率状态转换至第二低功率状态，第二低功率状态将使存储器器件消耗与第一低功率状态相比更低的功率。对于这些示例，功率状态转换部件622-6可以使存储器器件从第一低功率状态转换至第二低功率状态。
图8示出了存储介质800的实施例。存储介质800可以包括一件制品。在一些示例中，存储介质800可以包括非暂态计算机可读介质或机器可读介质，例如，光、磁或半导体存储装置。存储介质800可以存储各种类型的计算机可执行指令，例如用于实施逻辑流800的指令。计算机可读或机器可读存储介质的示例可以包括能够存储电子数据的任何有形介质，包括易失性存储器或非易失性存储器、可移除或者不可移除存储器、可擦或者不可擦存储器以及可写入或者可重写存储器等。计算机可执行指令的示例可以包括任何适当类型的代码，例如，源代码、编译代码、解译代码、可执行代码、静态代码、动态代码、面向对象的代码以及可视代码等。所述示例在该语境下不受限制。
图9示出了示例性存储器器件900。在一些示例中，如图9所示，存储器器件900可以包括寄存器930、处理部件940、存储器单元950或接口960。根据一些示例，可以将存储器器件900实施在包括在与存储器系统100类似的存储器系统中的存储器管芯上。
根据一些示例，寄存器930可以包括可编程数据结构，可以(例如，由存储器装置控制器)经由接口960中包括的一个或多个接口对所述可编程数据结构进行编程。例如，可以利用要用于各种计数器的计数值对寄存器930进行编程，以使存储器单元950响应于这些计数器到期而转换至各种功率状态。
根据一些示例，处理部件940可以执行图6所示的设备600的各种部件和/或图8所示的存储介质800。处理部件940可以包括各种硬件和/或固件元件。硬件元件的示例可以包括逻辑器件、部件、处理器、微处理器、电路、处理器电路、电路元件(例如，晶体管、电阻器、电容器、电感器等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、存储器单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等。固件元件的示例可以包括嵌入式应用、嵌入式软件模块、例程、子例程、函数、方法、过程、接口、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。
在一些示例中，存储器单元950可以包括非易失性和/或易失性类型的存储器。非易失性类型的存储器可以包括但不限于3D交叉点存储器、闪速存储器、铁电存储器、SONOS存储器、诸如铁电聚合物存储器的聚合物存储器、纳米线、FeTRAM或FeRAM、奥氏存储器、纳米线或EEPROM。易失性类型的存储器可以包括但不限于DRAM或静态RAM(SRAM)。
在一些示例中，接口960可以包括用于支持利用包括存储器器件900的存储器系统的存储器装置控制器或者其它管理/控制装置来维持的接口的逻辑和/或特征。对于这些示例，通信接口960可以包括一个或多个通信接口，所述通信接口根据各种通信协议或标准来工作，以经由与存储器器件900耦合的通信链路、总线或者线路进行通信。通信可以经由使用在一种或多种行业标准中描述的通信协议或标准(包括后代和变体)而发生，例如，所述通信协议或标准可以是与系统管理总线(SMBus)规范、PCI高速(PCIe)规范、非易失性存储器高速(NVMe)规范、串行高级技术附件(SATA)规范、串行附接SCSI(SAS)或通用串行总线(USB)规范相关联的那些通信协议或标准。
存储器器件900的部件和特征可以使用分立电路、专用集成电路(ASIC)、逻辑门和/或单芯片架构的任何组合来实施。此外，在适当的情况下，计算平台900的特征可以使用微控制器、可编程逻辑阵列和/或微处理器或者上述选项的任何组合来实施。注意，硬件和/或固件元件在文中可以被统称为或者被分别称为“逻辑”、“电路”。
至少一个示例的一个或多个方面可以是由存储在至少一个机器可读介质或者计算机可读介质上的代表性指令实施的，所述指令表示处理器内的各种逻辑，其在被机器、计算装置或者系统读取时，使得所述机器、计算装置或系统生成用于执行文中描述的技术的逻辑。可以将这种表示存储在有形机器可读介质上，并提供给各种客户或者制造设施，从而将其加载到实际制作逻辑或处理器的制造机器中。
根据一些示例，机器可读或者计算机可读介质可以包括非暂态存储介质，以存储或者保持在由机器、计算装置或系统执行时使得所述机器、计算装置或系统执行根据所描述的示例的方法和/或操作的指令。所述指令可以包括任何适当类型的代码，例如，源代码、编译代码、解译代码、可执行代码、静态代码、动态代码等。所述指令可以根据预定义的计算机语言、方式或语法来实施，从而指导机器、计算装置或系统执行某一功能。指令可以使用任何适当的高级、低级、面向对象的、可视、编译和/或解译编程语言来实施。
一些示例可以使用表述“在一个示例中”或者“示例”连同其衍生形式来描述。这些术语意味着结合示例所描述的特定特征、结构或特性包括在至少一个示例中。在说明书的各个地方出现的短语“在一个示例中”未必全都是指同一示例。
一些示例可以使用表述“耦合”和“连接”连同其衍生形式来描述。这些术语未必旨在充当彼此的同义词。例如，使用术语“连接”和/或“耦合”的描述可以指示两个或更多元件相互直接物理或电接触。然而，术语“耦合”还可以表示两个或更多元件相互不直接接触，但是仍然相互协作或交互。
图9示出了示例性计算平台900。在一些示例中，如图9所示，计算平台900可以包括存储器系统930、处理部件940、其它平台部件950或者通信接口960。根据一些示例，计算平台900可以在计算装置中实施。
根据一些示例，存储器系统930可以与存储器系统100类似。对于这些示例，存在于存储器系统930中或者与之放置在一起的逻辑和/或特征(例如，包括在ECC解码器/控制器中)可以执行用于设备600的至少一些处理操作或逻辑。而且，存储器系统930可以包括易失性或者非易失性类型的存储器(未示出)，其可以存储按照与上文针对存储器系统100中包括的存储器120所描述的类似的方式被写入或者读取的ECC编码数据。
根据一些示例，处理部件940还可以执行用于设备600和/或存储介质800的至少一些处理操作或逻辑。处理部件940可以包括各种硬件元件、软件元件或其组合。硬件元件的示例可以包括器件、逻辑器件、部件、处理器、微处理器、电路、处理器电路、电路元件(例如，晶体管、电阻器、电容器和电感器等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、存储器单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等。软件元件的示例可以包括软件部件、程序、应用、计算机程序、应用程序、系统程序、软件开发程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。判断是使用硬件元件和/或软件元件来实施示例可以根据任何数量的因素而发生变化，所述因素例如是给定示例所希望的预期计算速率、功率水平、热容差、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及其它设计或性能约束条件。
在一些示例中，其它平台部件950可以包括公共计算元件，例如，一个或多个处理器、多核处理器、协处理器、存储器单元、芯片组、控制器、外围设备、接口、振荡器、定时装置、视频卡、音频卡、多媒体输入/输出(I/O)部件(例如，数字显示器)、电源等。与其它平台部件950或者存储器系统930相关联的存储器单元的示例可以包括(在不加限制的情况下)具有一个或多个较高速度存储器单元的形式的各种类型的计算机可读存储介质和机器可读存储介质，例如只读存储器(ROM)、RAM、DRAM、双数据率DRAM(DDRAM)、同步DRAM(SDRAM)、SRAM、可编程ROM(PROM)、可擦可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、闪速存储器、纳米线、铁电晶体管随机存取存储器(FeTRAM或FeRAM)、诸如铁电聚合物存储器的聚合物存储器、奥氏存储器、3维交叉点存储器或铁电存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)存储器、纳米线、磁或光卡、诸如独立冗余磁盘阵列(RAID)驱动的装置阵列、固态存储器装置(例如，USB存储器)、固态硬盘(SSD)以及任何其它类型的用于存储信息的存储介质。
在一些示例中，通信接口960可以包括支持通信接口的逻辑和/或特征。对于这些示例，通信接口960可以包括一个或多个通信接口，所述通信接口根据各种通信协议或标准工作，从而经由直接通信链路或者网络通信链路进行通信。直接通信可以经由使用在一种或多种行业标准(包括后代和变体)中描述的通信协议或标准而发生，例如，所述通信协议或标准可以是与系统管理总线(SMBus)规范、PCI高速(PCIe)规范、非易失性存储器高速(NVMe)规范、串行高级技术附件(SATA)规范、串行附接SCSI(SAS)或通用串行总线(USB)规范相关联的那些通信协议或标准。网络通信可以经由使用诸如如下各项的通信协议或标准而发生：在电气和电子工程师协会(IEEE)发布的一种或多种以太网标准中描述的那些通信协议或标准。例如，一个这种以太网标准可以包括在2012年12月公布的IEEE802.3-2012，带冲突检测的载波监听多路访问技术(CSAM/CD)访问方法和物理层规范(下文为“IEEE802.3”)。
计算平台900可以是计算装置的部分，例如，所述计算装置可以是用户设备、计算机、个人计算机(PC)、台式计算机、膝上型计算机、笔记本计算机、上网本计算机、平板计算机、智能电话、嵌入式电子设备、游戏控制台、服务器、服务器阵列或服务器场、网页服务器、网络服务器、因特网服务器、工作站、迷你计算机、主机计算机、超级计算机、网络用具、网页用具、分布式计算系统、多处理器系统、基于处理器的系统或其组合。相应地，在计算平台900的各种实施例中可以根据适当的预期而包括或者省略文中描述的计算平台900的功能和/或具体构造。
计算平台900的部件和特征可以使用分立电路、专用集成电路(ASIC)、逻辑门和/或单芯片架构的任何组合来实施。此外，在适当的情况下，计算平台900的特征可以使用微控制器、可编程逻辑阵列和/或微处理器或者上述选项的任何组合来实施。注意，硬件、固件和/或软件元件在文中可以被统称为或者被分别称为“逻辑”、“电路”。
图10示出了示例性计算平台1000。在一些示例中，如图10所示，计算平台1000可以包括存储器系统1030、处理部件1040、其它平台部件1050或者通信接口1060。根据一些示例，计算平台1000可以在计算装置中实施。
根据一些示例，存储器系统1030可以与存储器系统100类似，并且包括控制器1032和存储器器件1034。对于这些示例，存在于存储器器件1034中或者与之放置在一起的逻辑和/或特征可以执行用于设备600的至少一些处理操作或逻辑，并且可以包括存储介质，所述存储介质包括存储介质800。而且，存储器器件1034可以包括与上文针对图9所示的存储器器件900所描述的类似的类型的易失性或者非易失性存储器(未示出)。
根据一些示例，处理部件1040可以包括各种硬件元件、软件元件或这两者的组合。硬件元件的示例可以包括器件、逻辑器件、部件、处理器、微处理器、电路、处理器电路、电路元件(例如，晶体管、电阻器、电容器、电感器等)、集成电路、ASIC、PLD、DSP、FPGA、存储器单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等。软件元件的示例可以包括软件部件、程序、应用、计算机程序、应用程序、系统程序、软件开发程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。判断是使用硬件元件和/或使用软件元件来实施示例可以根据任何数量的因素而发生变化，所述因素例如是给定示例所希望的预期计算速率、功率水平、热容差、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及其它设计或性能约束条件。
在一些示例中，其它平台部件1050可以包括公共计算元件，例如一个或多个处理器、多核处理器、协处理器、存储器单元、芯片组、控制器、外围设备、接口、振荡器、定时装置、视频卡、音频卡、多媒体I/O部件(例如，数字显示器)、电源等。与其它平台部件1050或者存储器系统1030相关联的存储器单元的示例可以包括(在不加限制的情况下)具有一个或多个较高速度存储器单元的形式的各种类型的计算机可读存储介质和机器可读存储介质，例如，ROM、RAM、DRAM、DDRAM、SDRAM、SRAM、PROM、EPROM、EEPROM、闪速存储器、纳米线、FeTRAM或FeRAM、诸如铁电聚合物存储器的聚合物存储器、奥氏存储器、3维交叉点存储器或铁电存储器、SONOS存储器、纳米线、磁或光卡、诸如RAID驱动的装置阵列、固态存储器装置(例如，USB存储器)、SSD以及任何其它类型的用于存储信息的存储介质。
在一些示例中，通信接口1060可以包括支持通信接口的逻辑和/或特征。对于这些示例，通信接口1060可以包括根据各种通信协议或标准工作的一个或多个通信接口，从而经由直接通信链路或网络通信链路进行通信。直接通信可以经由使用在一种或多种行业标准(包括后代和变体)中描述的通信协议或标准通过直接接口而发生，例如，所述通信协议或标准可以是与SMBus规范、PCIe规范、NVMe规范、SATA规范、SAS规范或USB规范相关联的那些通信协议或标准。网络通信可以经由使用诸如如下各项的通信协议或标准通过直接接口而发生：在IEEE发布的一种或多种以太网标准中所描述的那些通信协议或标准。例如，一个这种以太网标准可以包括在2012年12月公布的IEEE 802.3-2012，带冲突检测的载波监听多路访问技术(CSAM/CD)访问方法和物理层规范(下文为“IEEE 802.3”)。
计算平台1000可以是计算装置的部分，例如，所述计算装置可以是用户设备、计算机、个人计算机(PC)、台式计算机、膝上型计算机、笔记本计算机、上网本计算机、平板计算机、智能电话、嵌入式电子设备、游戏控制台、服务器、服务器阵列或服务器场、网页服务器、网络服务器、因特网服务器、工作站、迷你计算机、主机计算机、超级计算机、网络用具、网页用具、分布式计算系统、多处理器系统、基于处理器的系统或其组合。相应地，在计算平台1000的各种实施例中可以根据适当的预期包括或者省略文中描述的计算平台1000的各种功能和/或具体构造。
计算平台1000的部件和特征可以使用分立电路、ASIC、逻辑门和/或单芯片架构的任何组合来实施。此外，在适当的情况下，计算平台1000的特征可以使用微控制器、可编程逻辑阵列和/或微处理器或者上述选项的任何组合来实施。注意，硬件、固件和/或软件元件在文中可以被统称为或者被分别称为“逻辑”、“电路”。
下面的示例涉及文中公开的技术的附加的示例。
示例1：一种示例性设备可以包括被布置为响应于经由命令总线接收的来自存储器装置控制器的命令而完成一项或多项操作的多个存储器单元。所述设备还可以包括利用所述多个存储器单元来维持的一个或多个第一可编程计数器。所述设备还可以包括用于所述一个或多个第一可编程计数器的接口，以允许将第一计数值编程到所述第一可编程计数器中的一者或多者，所述第一计数值用于设置所述多个存储器单元在完成一项或多项操作之后从空闲功率状态转换到第一低功率状态的第一延迟，所述第一低功率状态使得所述多个存储器单元消耗与所述空闲功率状态相比更低的功率。
示例2：根据示例1所述的设备，所述命令可以是读取命令或者写入命令之一。
示例3：根据示例2所述的设备，在所述命令为写入命令时，所述一个或多个第一可编程计数器可以包括写入后等待计数器，其用于在所述多个存储器单元响应于所述写入命令而完成写入操作之后基于所述第一计数值向下计数或者向上计数。
示例4：根据示例2所述的设备，在所述命令是读取命令时，所述一个或多个第一可编程计数器可以包括读取后等待计数器，其用于在所述多个存储器单元响应于所述读取命令而完成读取操作之后基于所述第一计数值向下计数或者向上计数。
示例5：根据示例1所述的设备，用于所述一个或多个可编程计数器的接口可以包括充当用于利用所述多个存储器单元维持的多个寄存器的接口的接口，所述多个寄存器可由所述存储器装置控制器通过所述接口来访问。对于这些示例，被编程至所述第一可编程计数器中的一者或多者中的第一计数值可以基于所述存储器装置控制器能够将所述第一计数值存储到所述多个寄存器中的至少一些。
示例6：根据示例1所述的设备可以是被布置为与固态硬盘中的多个其它存储器管芯包括在一起的存储器管芯。对于这些示例，所述存储器管芯和所述多个其它存储器管芯可以经由命令总线接收来自存储器装置控制器的命令。
示例7：根据示例1所述的设备，所述一个或多个第一可编程计数器可以在第一延迟到期之前响应于经由命令总线接收的来自存储器装置控制器的第二命令而被停止。所述多个存储器单元可以在所述一个或多个第一可编程计数器已经被停止之后从空闲功率状态转换至活动功率状态。活动功率状态可以使所述多个存储器单元消耗与空闲功率状态相比更高的功率。
示例8：根据示例1所述的设备还可以包括利用所述多个存储器单元维持的一个或多个第二可编程计数器。所述设备还可以包括用于使第二计数值被编程至所述第二可编程计数器中的一者或多者的接口。对于这些示例，第二计数值可以为所述多个存储器单元设置在所述一个或多个第一可编程计数器到期之后从第一低功率状态转换至第二低功率状态的第二延迟。第二低功率状态可以使所述多个存储器单元消耗与所述第一低功率状态相比更低的功率。
示例9：根据示例8所述的设备，所述一个或多个第二可编程计数器可以在第二延迟到期之前响应于经由命令总线接收的来自存储器装置控制器的第二命令而被停止。所述多个存储器单元可以在所述一个或多个第二可编程计数器已经被停止之后从第二低功率状态转换至活动功率状态。活动功率状态可以使所述多个存储器单元消耗与空闲功率状态相比更高的功率。
示例10：根据示例1所述的设备，所述多个存储器单元可以包括一个或多个类型的存储器，其包括3维交叉点存储器、闪速存储器、铁电存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)存储器、聚合物存储器、纳米线、铁电晶体管随机存取存储器(FeTRAM或FeRAM)、纳米线、电可擦可编程只读存储器(EEPROM)或动态随机存取存储器(DRAM)。
示例11：一种示例性方法可以包括在存储器器件处接收来自存储器装置控制器的命令以使该存储器器件完成一项或多项操作。所述方法还可以包括在所述一项或多项操作完成之后启动具有第一计数值的第一计数器，所述第一计数器维持在所述存储器器件处。所述方法还可以包括使所述存储器器件响应于第一计数器到期而从空闲功率状态转换至第一低功率状态，所述第一低功率状态可以使所述存储器器件消耗与所述空闲功率状态相比更低的功率。
示例12：根据示例11所述的方法还可以包括在第一计数器到期之前接收到来自存储器装置控制器的第二命令。所述方法还可以包括基于接收到第二命令而停止第一计数器。所述方法还可以包括使存储器器件从空闲功率状态转换到活动功率状态，所述活动功率状态导致所述存储器器件消耗与空闲功率状态相比更高的功率。
示例13：根据示例11所述的方法还可以包括响应于从存储器装置控制器接收到第一计数值而将所述第一计数器编程为具有所述第一计数值。
示例14：根据示例13所述的方法，通过可由存储器装置控制器访问的接口从所述存储器器件接收第一计数值。所述接口通往利用所述存储器器件维持的多个寄存器。所述多个寄存器可被存储器装置控制器通过所述接口访问。
示例15：根据示例11所述的方法，所述命令可以包括读取命令或写入命令。
示例16：根据示例11所述的方法，所述存储器器件可以包括在固态硬盘中包括的多个存储器管芯之一。所述多个存储器管芯能够通过至少一条命令总线接收来自存储器装置控制器的命令。
示例17：根据示例11所述的方法可以包括在第一计数器到期之后启动具有第二计数值的第二计数器，所述第二计数器被维持在所述存储器器件处。所述方法还可以包括响应于第二计数器到期而使所述存储器器件从所述第一低功率状态转换至第二低功率状态。所述第二低功率状态可以导致所述存储器器件消耗与所述第一低功率状态相比更低的功率。
示例18：根据示例17所述的方法还可以包括在第二计数器到期之前接收来自所述存储器装置控制器的第二命令。所述方法还可以包括基于接收到第二命令而停止第二计数器。所述方法还可以包括使所述存储器器件从所述第一低功率状态转换至活动功率状态。所述活动功率状态可以导致所述存储器器件消耗与所述空闲功率状态相比更高的功率。
示例19：根据示例17所述的方法还可以包括响应于从存储器装置控制器接收到第二计数值而将第二计数器编程为具有第二计数值。
示例20：根据示例19所述的方法，通过可被存储器装置控制器访问的接口从所述存储器器件接收第二计数值。所述接口通往利用所述存储器器件维持的多个寄存器。所述多个寄存器可被存储器装置控制器通过所述接口访问。
示例21：根据示例11所述的方法，所述存储器装置包括一个或多个类型的存储器，其可以包括3维交叉点存储器、闪速存储器、铁电存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)存储器、聚合物存储器、纳米线、铁电晶体管随机存取存储器(FeTRAM或FeRAM)、纳米线、电可擦可编程只读存储器(EEPROM)或动态随机存取存储器(DRAM)中的一者或多者。
示例22：示例性的至少一个机器可读介质包括多条指令，所述多条指令可以响应于被系统执行而使所述系统执行根据示例11到示例21中的任何一者所述的方法。
示例23：一种示例性设备可以包括用于执行根据示例11到示例21中的任何一项所述的方法的模块。
示例24：一种示例性系统可以包括存储器控制器。所述系统还可以包括经由至少一条命令总线与存储器控制器耦合的多个存储器管芯。对于这些示例，所述多个存储器管芯可以单独包括被布置为响应于来自存储器装置控制器的命令而完成一项或多项操作的多个存储器单元。所述多个存储器管芯还可以单独地包括一个或多个第一可编程计数器。所述多个存储器管芯还可以单独地包括用于所述一个或多个第一可编程计数器的接口，以使第一计数值能够被编程到所述第一可编程计数器中的一者或多者。所述第一计数值可以为所述多个存储器单元设置在完成所述一项或多项操作之后从空闲功率状态转换到第一低功率状态的第一延迟。第一低功率状态可以使所述多个存储器单元消耗与空闲功率状态相比更低的功率。
示例25：根据示例24所述的系统，所述命令可以是读取命令或者写入命令之一。
示例26：根据示例25所述的系统，在所述命令为写入命令时，所述一个或多个第一可编程计数器可以是用于在所述多个存储器管芯之中的给定存储器管芯处的多个存储器单元响应于被寻址到所述给定存储器管芯的写入命令而完成写入操作之后基于所述第一计数值来向下计数或者向上计数的写入后等待计数器。
示例27：根据示例25所述的系统，在所述命令是读取命令时，所述一个或多个第一可编程计数器包括用于在所述多个存储器管芯之中的给定存储器管芯处的多个存储器单元响应于被寻址到所述给定存储器管芯的读取命令而完成读取操作之后基于所述第一计数值来向下计数或者向上计数的读取后等待计数器。
示例28：根据示例24所述的系统，用于所述一个或多个可编程计数器的接口可以包括用于由所述多个存储器管芯中的相应存储器管芯单独维持的多个寄存器的接口。所述多个寄存器可被存储器装置控制器通过所述接口访问。第一计数值被编程到所述第一可编程计数器中的一者或多者可以是基于所述存储器装置控制器能够将所述第一计数值存储到所述多个寄存器。
示例29：根据示例24所述的系统可以是固态硬盘。
示例30：根据示例24所述的系统，所述一个或多个第一可编程计数器可以在第一延迟到期之前响应于经由命令总线接收的来自存储器装置控制器的第二命令而被停止。对于这些示例，接收到第一和第二命令的给定存储器管芯在所述一个或多个第一可编程计数器已经被停止之后将该给定存储器管芯的多个存储器单元从空闲功率状态转换至活动功率状态。所述活动功率状态可以使该给定存储器管芯的多个存储器单元消耗与空闲功率状态相比更高的功率。
示例31：根据示例24所述的系统，所述多个存储器管芯还将单独地包括一个或多个第二可编程计数器以及用于使第二计数值能够被编程到所述第二可编程计数器中的一者或多者的接口。第二计数值可以为所述多个存储器单元设置在所述一个或多个第一可编程计数器到期之后从第一低功率状态转换至第二低功率状态的第二延迟。第二低功率状态可以使所述多个存储器单元消耗与所述第一低功率状态相比更低的功率。
示例32：根据示例31所述的系统，所述一个或多个第二可编程计数器可以在第二延迟到期之前响应于经由命令总线接收的来自存储器装置控制器的第二命令而被停止。对于这些示例，接收到第一和第二命令的给定存储器管芯在所述一个或多个第二可编程计数器已经被停止之后将该给定存储器管芯的多个存储器单元从第二低功率状态转换至活动功率状态。所述活动功率状态可以使该给定存储器管芯的多个存储器单元消耗与空闲功率状态相比更高的功率。
示例33：根据示例24所述的系统，所述多个存储器单元可以包括一个或多个类型的存储器，其可以包括3维交叉点存储器、闪速存储器、铁电存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)存储器、聚合物存储器、纳米线、铁电晶体管随机存取存储器(FeTRAM或FeRAM)、纳米线、电可擦可编程只读存储器(EEPROM)或动态随机存取存储器(DRAM)。
示例34：根据示例24所述的系统还可以包括用于计算平台的处理器。所述处理器可以与存储器控制器耦合。所述系统还可以包括用于所述计算平台的网络接口。所述网络接口可以与所述处理器和所述存储器控制器耦合。
示例35：根据示例34所述的系统还可以包括与所述处理器耦合的数字显示器，以呈现用户界面视图。
要强调的是，提供本公开的摘要是为了遵守37 C.F.R.Section 1.72(b)，其要求允许读者快速地确定本技术公开的实质的摘要。在理解摘要不应用于解释或限制权利要求的范围和含义的基础上提交所述摘要。此外，在上面的具体实施方式中可以看出，将各种特征集中在单个示例中，其目的是使本公开简化。不应将本公开的该方法解释成反映了所要求保护的示例需要比每一权利要求中明确表述的特征更多的特征的意图。更确切地说，如下述权利要求所反映的，本发明的主题存在于少于单个公开示例的所有特征的特征中。因而，在此将下述权利要求并入到具体实施方式部分中，其中每一权利要求自身代表单独的示例。在所附权利要求中，术语“包括”和“在……中”分别用作相应术语“包括”和“其中”的白话形式的等同物。此外，术语“第一”、“第二”、“第三”等仅用作标记，而非意在为其对象施加数字上的要求。
尽管已经以具体到结构特征和/或方法动作的语言对所述主题进行了描述，但是应当理解所附权利要求中定义的主题未必局限于所描述的具体特征或动作。更确切地说，上文描述的具体特征和动作是作为实施权利要求的示例形式而被公开的。

Claims (27)

1.一种设备，包括：
多个存储器单元，其被布置为响应于经由命令总线接收的来自存储器装置控制器的命令而完成一项或多项操作；
利用所述多个存储器单元维持的一个或多个第一可编程计数器；以及
用于所述一个或多个第一可编程计数器的接口，所述接口使第一计数值能够被编程到所述第一可编程计数器中的一者或多者，所述第一计数值为所述多个存储器单元设置在完成所述一项或多项操作之后从空闲功率状态转换到第一低功率状态的第一延迟，所述第一低功率状态使所述多个存储器单元消耗与所述空闲功率状态相比更低的功率。
2.根据权利要求1所述的设备，所述命令包括读取命令或写入命令之一。
3.根据权利要求2所述的设备，在所述命令为所述写入命令时，所述一个或多个第一可编程计数器包括用于在所述多个存储器单元响应于所述写入命令而完成写入操作之后基于所述第一计数值来向下计数或者向上计数的写入后等待计数器。
4.根据权利要求2所述的设备，在所述命令为所述读取命令时，所述一个或多个第一可编程计数器包括用于在所述多个存储器单元响应于所述读取命令而完成读取操作之后基于所述第一计数值来向下计数或者向上计数的读取后等待计数器。
5.根据权利要求1所述的设备，用于所述一个或多个可编程计数器的所述接口包括用于利用所述多个存储器单元维持的多个寄存器的接口，所述多个寄存器能够被所述存储器装置控制器通过所述接口访问，所述第一计数值在所述存储器装置控制器能够将所述第一计数值存储到所述多个寄存器中的至少一些寄存器的基础上被编程到所述第一可编程计数器中的一者或多者。
6.根据权利要求1所述的设备，包括存储器管芯，所述存储器管芯被布置为与固态硬盘中的多个其它存储器管芯包括在一起，所述存储器管芯和所述多个其它存储器管芯经由命令总线接收来自存储器装置控制器的命令。
7.根据权利要求1所述的设备，包括：所述一个或多个第一可编程计数器在所述第一延迟到期之前响应于经由所述命令总线接收的来自所述存储器装置控制器的第二命令而被停止，所述多个存储器单元在所述一个或多个第一可编程计数器已经被停止之后从所述空闲功率状态转换至活动功率状态，所述活动功率状态使所述多个存储器单元消耗与所述空闲功率状态相比更高的功率。
8.根据权利要求1所述的设备，包括：
利用所述多个存储器单元维持的一个或多个第二可编程计数器；以及
用于使第二计数值能够被编程到所述第二可编程计数器中的一者或多者的接口，所述第二计数值为所述多个存储器单元设置在所述一个或多个第一可编程计数器到期之后从所述第一低功率状态转换至第二低功率状态的第二延迟，所述第二低功率状态使所述多个存储器单元消耗与所述第一低功率状态相比更低的功率。
9.根据权利要求8所述的设备，包括：所述一个或多个第二可编程计数器在所述第二延迟到期之前响应于经由所述命令总线接收的来自所述存储器装置控制器的第二命令而被停止，所述多个存储器单元在所述一个或多个第二可编程计数器已经被停止之后从所述第二低功率状态转换至活动功率状态，所述活动功率状态使所述多个存储器单元消耗与所述空闲功率状态相比更高的功率。
10.根据权利要求1所述的设备，所述多个存储器单元包括一个或多个类型的存储器，以包括3维交叉点存储器、闪速存储器、铁电存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)存储器、聚合物存储器、纳米线、铁电晶体管随机存取存储器(FeTRAM或FeRAM)、纳米线、电可擦可编程只读存储器(EEPROM)或动态随机存取存储器(DRAM)。
11.一种方法，包括：
在存储器器件处接收来自存储器装置控制器的命令以使所述存储器器件完成一项或多项操作；
在完成所述一项或多项操作之后启动具有第一计数值的第一计数器，所述第一计数器被维持在所述存储器器件处；以及
响应于所述第一计数器到期使所述存储器器件从空闲功率状态转换至第一低功率状态，所述第一低功率状态导致所述存储器器件消耗与所述空闲功率状态相比更低的功率。
12.根据权利要求11所述的方法，包括：
在所述第一计数器到期之前接收来自所述存储器装置控制器的第二命令；
基于接收到所述第二命令而停止所述第一计数器；以及
使所述存储器器件从所述空闲功率状态转换至活动功率状态，所述活动功率状态导致所述存储器器件消耗与所述空闲功率状态相比更高的功率。
13.根据权利要求11所述的方法，所述存储器器件包括固态硬盘中包括的多个存储器管芯之一，所述多个存储器管芯能够通过至少一条总线接收来自所述存储器装置控制器的命令。
14.根据权利要求11所述的方法，包括：
在所述第一计数器到期之后启动具有第二计数值的第二计数器，所述第二计数器被维持在所述存储器器件处；以及
响应于所述第二计数器到期使所述存储器器件从所述第一低功率状态转换至第二低功率状态，所述第二低功率状态导致所述存储器器件消耗与所述第一低功率状态相比更低的功率。
15.根据权利要求14所述的方法，包括：
在所述第二计数器到期之前接收来自所述存储器装置控制器的第二命令；
基于接收到所述第二命令而停止所述第二计数器；以及
使所述存储器器件从所述第一低功率状态转换至活动功率状态，所述活动功率状态导致所述存储器器件消耗与所述空闲功率状态相比更高的功率。
16.至少一个机器可读介质，包括多个指令，所述多个指令响应于被系统执行而使所述系统执行根据权利要求11到15中的任何一项所述的方法。
17.一种设备，包括用于执行根据权利要求11到15中的任何一项所述的方法的模块。
18.一种系统，包括：
存储器控制器；以及
经由至少一条命令总线与所述存储器控制器耦合的多个存储器管芯，所述多个存储器管芯单独地包括：
多个存储器单元，其被布置为响应于来自所述存储器装置控制器的命令而完成一项或多项操作；
一个或多个第一可编程计数器；以及
用于所述一个或多个第一可编程计数器的接口，所述接口使第一计数值能够被编程到所述第一可编程计数器中的一者或多者，所述第一计数值为所述多个存储器单元设置在完成所述一项或多项操作之后从空闲功率状态转换到第一低功率状态的第一延迟，所述第一低功率状态使所述多个存储器单元消耗与所述空闲功率状态相比更低的功率。
19.根据权利要求18所述的系统，所述命令包括读取命令或写入命令之一。
20.根据权利要求19所述的系统，在所述命令为所述写入命令时，所述一个或多个第一可编程计数器包括写入后等待计数器，所述写入后等待计数器用于在所述多个存储器管芯中的给定存储器管芯处的多个存储器单元响应于被寻址到所述给定存储器管芯的所述写入命令而完成写入操作之后，基于所述第一计数值来向下计数或者向上计数。
21.根据权利要求19所述的系统，在所述命令为所述读取命令时，所述一个或多个第一可编程计数器包括读取后等待计数器，所述读取后等待计数器用于在所述多个存储器管芯中的给定存储器管芯处的多个存储器单元响应于被寻址到所述给定存储器管芯的所述读取命令而完成读取操作之后，基于所述第一计数值来向下计数或者向上计数。
22.根据权利要求18所述的系统，用于所述一个或多个可编程计数器的接口包括用于由所述多个存储器管芯中的相应存储器管芯单独维持的多个寄存器的接口，所述多个寄存器能够被所述存储器装置控制器通过所述接口访问，所述第一计数值在所述存储器装置控制器能够将所述第一计数值存储到所述多个寄存器的基础上被编程到所述第一可编程计数器中的一者或多者。
23.根据权利要求18所述的系统，包括：所述一个或多个第一可编程计数器在所述第一延迟到期之前响应于经由所述命令总线接收的来自所述存储器装置控制器的第二命令而被停止，接收所述第一命令和所述第二命令的给定存储器管芯在所述一个或多个第一可编程计数器已经被停止之后使所述给定存储器管芯的多个存储器单元从所述空闲功率状态转换到活动功率状态，所述活动功率状态使所述给定存储器管芯的多个存储器单元消耗与所述空闲功率状态相比更高的功率。
24.根据权利要求18所述的系统，包括：所述多个存储器管芯还单独地包括：
一个或多个第二可编程计数器；以及
用于使第二计数值能够被编程到所述第二可编程计数器中的一者或多者的接口，所述第二计数值为所述多个存储器单元设置在所述一个或多个第一可编程计数器到期之后从所述第一低功率状态转换至第二低功率状态的第二延迟，所述第二低功率状态使所述多个存储器单元消耗与所述第一低功率状态相比更低的功率。
25.根据权利要求24所述的系统，包括：所述一个或多个第二可编程计数器在所述第二延迟到期之前响应于经由所述命令总线接收的来自所述存储器装置控制器的第二命令而被停止，接收所述第一命令和所述第二命令的给定存储器管芯在所述一个或多个第二可编程计数器已经被停止之后使所述给定存储器管芯的多个存储器单元从所述第二低功率状态转换到活动功率状态，所述活动功率状态使所述给定存储器管芯的多个存储器单元消耗与所述空闲功率状态相比更高的功率。
26.根据权利要求18所述的系统，包括：
用于计算平台的处理器，所述处理器与所述存储器控制器耦合；以及
用于所述计算平台的网络接口，所述网络接口与所述处理器和所述存储器控制器耦合。
27.根据权利要求26所述的系统，包括与所述处理器耦合的数字显示器，以向用户呈现界面视图。
CN201680048799.9A 2015-09-23 2016-07-18 用于进入存储器器件的较低功率状态的技术 Pending CN107924222A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/862,269 US9818458B1 (en) 2015-09-23 2015-09-23 Techniques for entry to a lower power state for a memory device
US14/862,269 2015-09-23
PCT/US2016/042866 WO2017052731A1 (en) 2015-09-23 2016-07-18 Techniques for entry to a lower power state for a memory device

Publications (1)

Publication Number Publication Date
CN107924222A true CN107924222A (zh) 2018-04-17

Family

ID=58387121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680048799.9A Pending CN107924222A (zh) 2015-09-23 2016-07-18 用于进入存储器器件的较低功率状态的技术

Country Status (5)

Country Link
US (2) US9818458B1 (zh)
EP (1) EP3353626A4 (zh)
CN (1) CN107924222A (zh)
TW (1) TWI718169B (zh)
WO (1) WO2017052731A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017074292A1 (en) * 2015-10-25 2017-05-04 Hewlett-Packard Enterprise Development LP Volatile memory device with automatic lower power state
KR102480017B1 (ko) * 2017-08-11 2022-12-21 삼성전자 주식회사 입출력 장치의 성능 및 전력소모를 조절하는 메모리 컨트롤러, 어플리케이션 프로세서 및 메모리 컨트롤러의 동작방법
US10908820B2 (en) 2017-09-14 2021-02-02 Samsung Electronics Co., Ltd. Host-based and client-based command scheduling in large bandwidth memory systems
US10446254B1 (en) * 2018-05-03 2019-10-15 Western Digital Technologies, Inc. Method for maximizing power efficiency in memory interface block
US10971215B1 (en) 2020-02-24 2021-04-06 Western Digital Technologies, Inc. Dynamically adjust data transfer speed for non-volatile memory die interfaces
US20220004328A1 (en) * 2020-07-01 2022-01-06 Facebook Technologies, Llc Hierarchical power management of memory for artificial reality systems
US11934252B2 (en) * 2021-03-17 2024-03-19 Micron Technology, Inc. Shallow hibernate power state
TWI789184B (zh) * 2021-12-28 2023-01-01 新唐科技股份有限公司 微控制器及其記憶體控制方法
US11989426B2 (en) * 2022-04-27 2024-05-21 Innogrit Technologies Co., Ltd. System and method for power management in solid state storage systems
KR20240025293A (ko) * 2022-08-18 2024-02-27 삼성전자주식회사 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040000946A1 (en) * 2002-06-27 2004-01-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a low-power operation mode
US20040059954A1 (en) * 2002-09-20 2004-03-25 Rainer Hoehler Automatic low power state entry
CN101558366A (zh) * 2006-12-15 2009-10-14 密克罗奇普技术公司 直接存储器存取控制器
US20130173858A1 (en) * 2011-11-28 2013-07-04 International Business Machines Corporation Method for Scheduling Memory Refresh Operations Including Power States

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5548763A (en) * 1993-07-26 1996-08-20 International Business Machines Corporation Desk top computer system having multi-level power management
US5630142A (en) * 1994-09-07 1997-05-13 International Business Machines Corporation Multifunction power switch and feedback led for suspend systems
JPH08115100A (ja) * 1994-10-13 1996-05-07 Olympus Optical Co Ltd 音声データ処理装置
US6438670B1 (en) 1998-10-02 2002-08-20 International Business Machines Corporation Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
US7370215B2 (en) * 2005-06-27 2008-05-06 Intel Corporation Method and apparatus of self-powering down ATA devices
US7724602B2 (en) * 2007-07-10 2010-05-25 International Business Machines Corporation Memory controller with programmable regression model for power control
TWI578330B (zh) 2007-10-09 2017-04-11 A-Data Technology Co Ltd Solid state semiconductor storage device with temperature control function and control method thereof
US20110185208A1 (en) * 2010-01-28 2011-07-28 Apple Inc. Memory power reduction in a sleep state
GB2477417A (en) * 2010-01-28 2011-08-03 Apple Inc Memory power reduction in a sleep state
US8350339B2 (en) 2010-06-07 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits having dummy gate electrodes and methods of forming the same
US8806233B2 (en) 2010-12-17 2014-08-12 Intel Corporation Power delivery noise reduction on a memory channel
US9117508B2 (en) 2012-01-19 2015-08-25 Rambus Inc. Integrated circuit with adaptive power state management
US9170639B2 (en) * 2013-04-09 2015-10-27 International Business Machines Corporation Method and apparatus for mitigating effects of memory scrub operations on idle time power savings modes
US9541984B2 (en) * 2013-06-05 2017-01-10 Apple Inc. L2 flush and memory fabric teardown
US9911485B2 (en) 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
KR101551817B1 (ko) * 2014-05-22 2015-09-09 한국전자통신연구원 메모리 삭제 방법 및 이를 위한 장치
KR102295223B1 (ko) * 2015-01-13 2021-09-01 삼성전자주식회사 속도 모드 관리자를 포함하는 저장 장치 및 사용자 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040000946A1 (en) * 2002-06-27 2004-01-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a low-power operation mode
US20040059954A1 (en) * 2002-09-20 2004-03-25 Rainer Hoehler Automatic low power state entry
CN101558366A (zh) * 2006-12-15 2009-10-14 密克罗奇普技术公司 直接存储器存取控制器
US20130173858A1 (en) * 2011-11-28 2013-07-04 International Business Machines Corporation Method for Scheduling Memory Refresh Operations Including Power States

Also Published As

Publication number Publication date
TWI718169B (zh) 2021-02-11
US9916104B2 (en) 2018-03-13
US20170115916A1 (en) 2017-04-27
WO2017052731A1 (en) 2017-03-30
TW201721356A (zh) 2017-06-16
EP3353626A4 (en) 2019-05-01
EP3353626A1 (en) 2018-08-01
US9818458B1 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
CN107924222A (zh) 用于进入存储器器件的较低功率状态的技术
US9645829B2 (en) Techniques to communicate with a controller for a non-volatile dual in-line memory module
CN103946812B (zh) 用于实现多级别存储器分级体系的设备和方法
CN103946811B (zh) 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
US8769318B2 (en) Asynchronous management of access requests to control power consumption
CN104115129B (zh) 用于从处理器到存储器子系统智能刷新数据的系统和方法
CN103946813B (zh) 基于使用统计量追踪的远存储器访问信号的生成
CN101957726B (zh) 双列直插式存储模块中的相变存储器
CN104106057B (zh) 用非易失性随机存取存储器提供对休眠状态转变的即时响应的方法和系统
CN103946826A (zh) 用于在公共存储器通道上实现多级存储器层级的设备和方法
CN109154918A (zh) 自刷新状态机mop阵列
KR20170092536A (ko) 다수의 순차적 기입 스트림을 관리하는 기술
TWI745317B (zh) 電子裝置、用於編程非依電性記憶體之方法、及非暫態電腦可讀媒體
CN108604168A (zh) 用于基于管芯终止的命令的技术
CN108780421A (zh) 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术
CN107408018A (zh) 用于在固态驱动器中适应垃圾收集资源分配的机制
CN104115230A (zh) 高效pcms刷新机制背景
CN108701086A (zh) 用于通过重新映射地址空间来提供连续可寻址存储器区域的方法和设备
KR20190022933A (ko) 하이브리드 메모리 드라이브, 컴퓨터 시스템, 및 멀티 모드 하이브리드 드라이브를 동작시키기 위한 관련 방법
CN112559391A (zh) 用于设置2级自动关闭定时器以访问存储器装置的技术
CN108780427B (zh) 用于促使内容模式被存储到存储器装置的存储器单元的技术
CN109885253A (zh) 存储设备上的原子跨介质写入
CN206331414U (zh) 一种固态硬盘
US11106427B2 (en) Memory filtering for disaggregate memory architectures
US20230229350A1 (en) Early read operation for storage devices with independent planes and plane groups

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination