TW201721356A - 針對關於記憶體裝置進入低功率態的技術 - Google Patents

針對關於記憶體裝置進入低功率態的技術 Download PDF

Info

Publication number
TW201721356A
TW201721356A TW105124995A TW105124995A TW201721356A TW 201721356 A TW201721356 A TW 201721356A TW 105124995 A TW105124995 A TW 105124995A TW 105124995 A TW105124995 A TW 105124995A TW 201721356 A TW201721356 A TW 201721356A
Authority
TW
Taiwan
Prior art keywords
memory
power state
command
counter
count value
Prior art date
Application number
TW105124995A
Other languages
English (en)
Other versions
TWI718169B (zh
Inventor
索米亞 賈雅夏德蘭
瑞吉許 桑達蘭
羅伯特 法柏
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201721356A publication Critical patent/TW201721356A/zh
Application granted granted Critical
Publication of TWI718169B publication Critical patent/TWI718169B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

所提供的實例屬於供一記憶體裝置或晶粒進入一低功率狀態的技術。此等實例包括有使用於或以該記憶體裝置維持之一或多個可規劃計數器，延遲該記憶體裝置或晶粒自一第一高消耗功率狀態至一第二相對低功率狀態的轉變。

Description

針對關於記憶體裝置進入低功率態的技術
本發明係有關於針對關於記憶體裝置進入低功率態的技術。
各種類型之儲存器或系統記憶體裝置中所包括之記憶體裝置或晶粒正以日益更高的密度部署中。舉例而言，一高儲存容量固態驅動機(SSD)可包括有幾乎100個各別記憶體裝置或晶粒。各該記憶體裝置或晶粒會消耗功率。
依據本發明之一實施例，係特地提出一種設備，包含：複數個記憶體胞元，布置來回應於經由一命令匯流排接收自一記憶體裝置控制器之一命令而完成一或多個操作；以該複數個記憶體胞元來維持之一或多個第一可規劃計數器；以及該一或多個第一可規劃計數器之一介面，其使一第一計數值能夠被規劃至一或多個該等第一可規劃計數器，該第一計數值設定該複數個記憶體胞元在完成該一或多個操作之後，自一閒置功率狀態轉變至一第一低功率狀態之一第一延遲，該第一低功率狀態使該複數個記憶體胞元相較於該閒置功率狀態消耗更少功率。
100‧‧‧記憶體系統
105‧‧‧命令匯流排
110‧‧‧控制器
120-1~120-n‧‧‧記憶體晶粒
121-1~121-n、960‧‧‧介面
122-1~122-n‧‧‧可規劃計數器
125-1~125-n‧‧‧記憶體胞元
130‧‧‧通訊鏈路
200‧‧‧部分
210‧‧‧寫入後等待計數器
212、222、232、310~330、410、420、610‧‧‧計數值
220‧‧‧讀取後等待計數器
230‧‧‧LP後等待計數器
300、400‧‧‧時序圖
500、700‧‧‧邏輯流程
502~518、702~710‧‧‧程序塊
600‧‧‧設備
615‧‧‧命令
620‧‧‧電路系統
622-1‧‧‧介面組件
622-2‧‧‧命令組件
622-3‧‧‧讀取計數器組件
622-4‧‧‧寫入計數器組件
622-5‧‧‧低功率計數器組件
622-6‧‧‧功率狀態轉變組件
626-a‧‧‧註冊資訊
626-b‧‧‧讀取時等待計數器
626-c‧‧‧寫入時等待計數器
626-d‧‧‧LP時等待計數器
630‧‧‧功率狀態轉變
800‧‧‧儲存媒體
900、1034‧‧‧記憶體裝置
930‧‧‧暫存器
940、1032、1040‧‧‧處理組件
950‧‧‧記憶體胞元
1000‧‧‧運算平台
1030‧‧‧記憶體系統
1050‧‧‧平台組件
1060‧‧‧通訊介面
圖1繪示一例示性記憶體系統。
圖2繪示該記憶體系統之一例示性部分。
圖3繪示一例示性第一時序圖。
圖4繪示一例示性第二時序圖。
圖5繪示一例示性第一邏輯流程。
圖6繪示一例示性設備。
圖7繪示一例示性第二邏輯流程。
圖8繪示一例示性儲存媒體。
圖9繪示一例示性記憶體裝置。
圖10繪示一例示性運算平台。
如本揭露中所考慮，高密度SSD可具有記憶體晶粒，其包括有多種類型之先進非依電性記憶體，例如，但不限於3維(3D)交叉點記憶體。在一些組態中，可處於一閒置功率狀態之不活動3D交叉點記憶體可消耗一顯著百分比之作動功率。更高的功率汲取通常轉化成更低的效能，理由在於一給定SSD需要節流才能保持處於一指定功率及/或熱包絡範圍內。舉例而言，此給定的SSD可包括有100個3D交叉點記憶體，並且這些晶粒其中90個操作期間，可處於一閒置功率狀態。若各晶粒消耗30毫瓦(mW)並處於該閒置功率狀態，這會等於2.7W的功率消耗。然而，若這90個晶粒轉變至每個晶粒可僅消耗0.3mW的一低功率狀態，則會等於恰恰27mW的功率消耗，使消耗的功率下降100倍。
使大量晶粒處於一更高功率消耗閒置狀態之一目前已知的解決方案為：藉由一記憶體裝置控制器運用個別晶粒級功率管理。一控制器對各晶粒發出一命令以進入或離開低功率狀態。此個別晶粒級功率管理可能有問題，因為其增加了此記憶體裝置控制器的複雜度，使該記憶體裝置控制器必須管理及追蹤一記憶體系統或SSD中大量的晶粒。再者，此記憶體系統或SSD可能經歷更低效能，因為會消耗此記憶體裝置控制器與此等記憶體晶粒之間的匯流排頻寬(例如命令匯流排頻寬)才能實施此個別晶粒級功率管理方案。為此大量晶粒管理個別功率狀態亦可能將記憶體裝置控制器週期從進行其他效能具關鍵性之活動取走，例如，但不限於循序或連續寫入操作。
圖1繪示一例示性記憶體系統100。如圖1所示，記憶體系統100包括有經由命令匯流排105與記憶體晶粒120-1至120-n耦合之一控制器110，其中「n」代表大於1的任何正整數。根據一些實例，控制器110可經由通訊鏈路130接收及/或實現讀取/寫入請求。雖然圖1中並未展示，在一些實例中，通訊鏈路130仍可將控制器110通訊性耦合至與一主機運算裝置相關聯之元件或特徵(例如一作業系統及/或應用)。對於這些實例，記憶體系統100可以是用於此運算裝置之一記憶體裝置。作為一記憶體裝置，記憶體系統100可當作用於此運算裝置之一二階記憶體(2LM)系統或一固態驅動機(SSD)。
在一些實例中，如圖1所示，記憶體晶粒120-1至 120-n可分別包括有各別介面121-1至121-n。介面121-1至121-n可布置成使得控制器110可以能夠於記憶體晶粒120-1至120-n個別規劃(多個)各別的可規劃計數器122-1至122-n。如下文更加詳細所述，(多個)可規劃計數器122-1至122-n可各別包括有一或多個第一可規劃計數器，使一第一計數值能夠被規劃至該一或多個各別包括的第一可規劃計數器。此第一計數值可設定一第一延遲，以供各別記憶體胞元125-1至125-n回應於經由命令匯流排105自控制器110接收之一命令，在完成將一或多個操作定址至出自記憶體晶粒120-1至120-n中之一給定記憶體晶粒之後，自一閒置功率狀態自動轉變至一第一低功率狀態。此第一低功率狀態相較於此閒置功率狀態，可造成各別記憶體胞元125-1至125-n消耗更少功率。
亦如下文進一步所述，(多個)可規劃計數器122-1至122-n可各別包括有一或多個第二可規劃計數器，使一第二計數值能夠被各別規劃至這一或多個第二可規劃計數器122-1至122-n。此第二計數值可設定一第二延遲，以供各別記憶體胞元125-1至125-n在此一或多個第一可規劃計數器逾時之後，自該第一低功率狀態自動轉變至一第二低功率狀態。此第二低功率狀態相較於此閒置功率狀態，可造成各別記憶體胞元125-1至125-n消耗更少功率。
根據一些實例，記憶體晶粒120-1至120-n之記憶體胞元125-1至125-n可包括有非依電性及/或依電性類型的記憶體。非依電性類型的記憶體可包括有，但不限於3D交 叉點記憶體、快閃記憶體、鐵電記憶體、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、諸如鐵電聚合物記憶體之聚合物記憶體、奈米線、鐵電電晶體隨機存取記憶體(FeTRAM或FeRAM)、雙向記憶體、奈米線、電氣可抹除可規劃唯讀記憶體(EEPROM)、相變記憶體、憶阻器(memrister)或自旋轉移力矩(STT)-磁阻性(megnetorestive)隨機存取記憶體(MRAM)。依電性類型的記憶體可包括有，但不限於動態隨機存取記憶體(DRAM)或靜態RAM(SRAM)。
在一些實例中，記憶體系統100可當作用於一主機運算裝置(圖未示)之主記憶體。對於這些實例，記憶體系統100可包括有兩級記憶體，包括有系統碟片級儲存器之快取子集。在此種組態中，此主記憶體可包括有布置成包括有依電性類型之記憶體的「近記憶體」、以及布置成包括有依電性或非依電性類型之記憶體的「遠記憶體」。此遠記憶體可包括有依電性或非依電性記憶體，其相較於此近記憶體中所包括之此依電性記憶體，可具有一更高容量及可能更慢的存取時間。此遠記憶體可表示為此主機運算裝置用之一作業系統(OS)的「主記憶體」，而此近記憶體為此遠記憶體之透通至此OS之一快取記憶體。記憶體系統100之管理可藉由經由用於此主機運算裝置之控制器110及/或處理電路系統(例如一CPU)所執行之邏輯與模組之一組合來進行。近記憶體可經由用於有效率處理之高頻寬、低潛時手段耦合至此處理電路系統。遠記憶體可經由較低頻寬及高潛時手段耦合至此處理電路系統。
根據一些實例，經由通訊鏈路130與控制器110之往來通訊可透過序列先進技術附接(SATA)介面進行路由安排以服務讀取/寫入請求。在另一實例中，經過通訊鏈路130與控制器110之往來通訊可透過一序列附接小型電腦系統介面(SCSI)(或簡稱SAS介面)進行路由安排。在另一實例中，經過通訊鏈路130與控制器110之往來通訊可透過一快速週邊組件互連(PCIe)介面進行路由安排。在另一實例中，經過通訊鏈路130與控制器110之往來通訊可透過一快速非依電性記憶體(NVM)介面進行路由安排。
圖2繪示記憶體系統100之一例示性部分200。如圖2所示，記憶體系統100之部分200包括有經由命令匯流排105耦合至記憶體晶粒120-1之控制器100。同樣地，在一些實例中，如圖2所示，可規劃計數器122-1可包括有一寫入後等待計數器210、一讀取後等待計數器220及一LP後等待計數器230。
根據一些實例，寫入後等待計數器210及讀取後等待計數器220可以是第一可規劃計數器透過介面121-1藉由控制器110以各別計數值212與222遭受規劃的部分。對於這些實例，計數值212或222可設定一第一延遲，以供記憶體胞元125-1在一或多個操作完成之後，自一閒置功率狀態轉變至一第一低功率狀態。此等記憶體胞元可回應於一命令而完成此一或多個操作，此命令乃可能已透過命令匯流排105接收自控制器110。舉例而言，此命令可以是一寫入命令，並且計數值212可回應於此寫入命令，在藉由該複數 個記憶體胞元完成一寫入操作之後，設定一第一延遲。在另一實例中，此命令可以是一讀取命令，並且計數值212可回應於此讀取命令，在藉由該複數個記憶體胞元完成一讀取操作之後，設定一第一延遲。同樣地，對於這些實例，此第一低功率狀態相較於此閒置功率狀態，可造成記憶體胞元125消耗更少功率。
在一些實例中，LP後等待計數器230可以是一或多個可規劃計數器透過介面121-1藉由控制器110以計數值232來規劃的部分。對於這些實例，計數值232可設定一第二延遲，以供記憶體胞元125-1在此寫入後等待計數器210或讀取後等待計數器220逾時之後，自該第一低功率狀態自動轉變至一第二低功率狀態(端視最後接收自控制器的命令是什麼而定)。由計數值232向下計數或向上計數至計數值232可在寫入後等待計數器210或讀取後等待計數器220逾時之後立即開始，以使得具有一連續的向下計數或向上計數。此第二低功率狀態相較於此第一低功率狀態，可造成記憶體胞元125-1消耗更少功率。更少功率之比較可包括有，但不限於此第二低功率狀態，相較於此第一低功率狀態，造成記憶體胞元125-1消耗1/2、1/4或1/10之功率量。
根據一些實例，連至寫入後等待計數器210、讀取後等待計數器220或LP後等待計數器230的介面121-1可包括有連至以記憶體晶粒120-1上之記憶體胞元125-1來維持之複數個暫存器(圖未示)的一通訊介面。此複數個暫存器可經由介於控制器110與記憶體晶粒120-1之間的命令匯流 排105、或一分離控制/規劃匯流排(圖未示)，透過連至控制器110之介面121-1來存取。對於這些實例，可基於能夠透過介面121-1將計數值212、222或232之資訊儲存至此複數個暫存器其中至少一些的控制器110，將這些計數值規劃至各別寫入後等待計數器210、讀取後等待計數器220或LP後等待計數器230。
在一些實例中，與這(多個)各種可規劃計數器122-1相關聯之正數或倒數可與透過介面121-1(例如經由命令匯流排105)所接收之一時脈信號(CLK)相關聯。
圖3繪示一例示性第一時序圖300。在一些實例中，如圖3所示，時序圖300包括有命令與位址(CA)及資料(DQ)匯流排/線路，其乃用於系統100中所包括之其中一些記憶體晶粒，如晶粒120-1、120-2及120-3所展示。此CA匯流排/線路舉例而言，可類似於圖1及圖2所示的命令匯流排105。
根據一些實例，晶粒120-1可先藉由控制器110來選擇以接收如圖3所示之一寫入命令。晶粒120-1之選擇造成晶粒120-1之記憶體胞元125-1處於一作動功率狀態。如圖3所示，控制器110將此寫入命令放在此CA匯流排/線路上供晶粒120-1用與將接收自此DQ匯流排/線路之資料寫入至晶粒120-1之間的一潛時乃展示為T_wr_latency。藉由記憶體胞元125-1完成此寫入操作後，晶粒120-1轉變至一閒置功率狀態。計數值310指出供記憶體胞元125-1自此閒置功率狀態轉變至一低功率狀態之一延遲。可已經將計數值310規劃 至包括有寫入時等待計數器210之晶粒120-1處維持的一第一組可規劃計數器。因此，計數值310可類似於以上關於圖2所述的計數值222。此低功率狀態可造成記憶體胞元125-1消耗比處於此閒置功率狀態時更少的功率。晶粒120-1可在此低功率狀態維持擇一經規劃之時間量(例如基於一第二計數值)，或在經選擇用以接收另一命令(例如一寫入或讀取命令)的情況下轉變回到一作動功率狀態。
在一些實例中，如圖3所示，晶粒120-2及120-3可經受一與晶粒120-1類似的時序。用於晶粒120-2與120-3的各別計數值320與330可與用於晶粒120-1的計數值310相同或不同。控制器110可根據使用方案規劃不同的計數值，造成一些晶粒相較於其他晶粒保持處於閒置狀態的時間更長或更短。這些使用方案可嘗試使省電與效能獲得平衡。
根據一些實例，替代圖3中關於晶粒120-1至120-3所示，一給定晶粒可在其寫入時等待計數器值逾時之前，先自控制器110接收一第二命令。對於這些實例，此給定晶粒之寫入時等待計數器可回應於此第二命令而被中止，而此給定記憶體晶粒之記憶體胞元可自此閒置功率狀態轉變至一作動功率狀態。此作動功率狀態相較於此閒置功率狀態，可造成此給定記憶體晶粒之此等記憶體胞元消耗更多功率。舉例而言，若晶粒120-2在計數值320達到零或晶粒120-2之寫入時等待計數器逾時之前先接收一第二命令，則此寫入時等待計數器被中止，並且此等記憶體胞元125-2可轉變至一作動功率狀態。
圖4繪示一例示性時間圖400。在一些實例中，如圖4所示，時序圖可包括有用於藉由晶粒120-1所接收之一讀取命令之一時序圖的一實例。雖然本揭露並不恰恰受限於實施時序圖400之晶粒120-1，記憶體系統100之任意數量的記憶體晶粒仍可實施時序圖400或類似於時序圖400之一時序圖。對於這些實例，控制器100可在一CA匯流排/線路(例如命令匯流排105)上發送此讀取命令。控制器110將此讀取命令放在此CA匯流排/線路上與將資料自晶粒120-1讀出放在一DQ匯流排/線路上之間的一潛時乃在圖4中展示為T_rd_latency。藉由記憶體胞元125-1完成此讀取操作後，晶粒120-1轉變至一閒置功率狀態。計數值410指出供記憶體胞元125-1自此閒置功率狀態轉變至一第一低功率狀態之一第一延遲。可已經將計數值410規劃至包括有讀取時等待計數器220之晶粒120-1處維持的一第一組可規劃計數器。因此，計數值410可類似於以上關於圖2所述的計數值222。
根據一些實例，計數值420可指出一第二延遲以供記憶體胞元125-1自該第一低功率狀態轉變至一第二低功率狀態。對於這些實例，可已經將計數值420規劃至包括有LP時等待計數器230之晶粒120-1處維持的一第二組可規劃計數器。因此，計數值420可類似於以上關於圖2所述的計數值232。此第二低功率狀態可造成記憶體胞元125-1消耗比處於此第一低功率狀態時更少的功率。實例並不受限於第一及第二低功率狀態。另外的低功率狀態轉變也得以思忖，其可包括有另外的可規劃計數器，各具有其本身各 別的可規劃計數值。不同低功率狀態之數量、以及待規劃用於這些功率狀態之計數值可以是以例如為使省電與效能獲得平衡所作之一嘗試為基礎而相依的使用模型或方案。
在一些實例中，替代圖4中所示，晶粒120-1可在此讀取時等待計數器值(計數值410)逾時、或此LP時等待計數器值(計數值420)逾時之前，先自控制器110接收一第二命令。對於這些實例，晶粒120-1之讀取時等待或LP時等待計數器可回應於此第二命令而被中止，而此給定記憶體晶粒之記憶體胞元可自此閒置/低功率狀態轉變至一作動功率狀態。此作動功率狀態相較於此閒置功率狀態，可造成此給定記憶體晶粒之此等記憶體胞元消耗更多功率。
圖5繪示一邏輯流程500。在一些實例中，邏輯流程500可藉由位在諸如以上對於圖1至圖4所示及所述之記憶體晶粒120-1之一記憶體晶粒的邏輯及/或特徵來實施，。然而，邏輯流程500並不受限於位在諸如對於圖1至圖4所示及所述記憶體晶粒120-1之一記憶體晶粒的邏輯及/或特徵所作的實作態樣。
於程序塊502，包括有複數個記憶體胞元之一記憶體晶粒或裝置可在收到接收自一記憶體裝置控制器之一命令後處於一作動功率狀態，此命令可經由一命令/CA匯流排來接收。此等記憶體胞元可在回應於此命令完成一或多個操作(例如讀取或寫入操作)時維持處於此作動功率狀態。
於程序塊504，此記憶體晶粒或裝置之此等記憶體胞元可轉變至一閒置功率狀態。此閒置功率狀態可造成 此等記憶體胞元消耗比處於此作動功率狀態時更少的功率。可啟動具有一第一計數值之一第一計數器。此第一計數器可用此記憶體晶粒或裝置來維持，並且可以是可規劃的，以便對於此第一計數值設定一值以延遲一功率狀態轉變。
於決策塊506，若該第一計數器已逾時，則邏輯流程500移動至程序塊510。否則，邏輯流程500移動至決策塊508。
於決策塊508，若此記憶體晶粒或裝置收到一命令，則邏輯流程移動至程序塊502，並且轉變回到此作動功率狀態。否則，邏輯流程500移動至程序塊504，並且此記憶體晶粒或裝置維持處於此閒置功率狀態，而該第一計數器基於該第一計數值繼續倒數或正數。
於程序塊510，此第一計數器已逾時。回應於此第一計數器逾時，此記憶體晶粒或裝置可轉變至一第一低功率狀態。相較於此閒置功率狀態，此記憶體晶粒或裝置之記憶體胞元處於此第一低功率狀態時可消耗更少的功率。可啟動具有一第二計數值之一第二計數器。此第二計數器亦可用此記憶體晶粒或裝置來維持，並且可以是可規劃的，以便對於此第二計數值設定一值以延遲一功率狀態轉變。
於決策塊512，若該第二計數器已逾時，則邏輯流程500移動至程序塊516。否則，邏輯流程500移動至決策塊514。
於決策塊514，若此記憶體晶粒或裝置收到一命令，則邏輯流程移動至程序塊502，並且轉變回到此作動功率狀態。否則，邏輯流程500移動至程序塊510，並且此記憶體晶粒或裝置維持處於此第一低功率狀態，而該第二計數器基於該第二計數值繼續倒數或正數。
於程序塊516，此第二計數器已逾時。回應於此第二計數器逾時，此記憶體晶粒或裝置可轉變至一第二低功率狀態。相較於此第一低功率狀態，此記憶體晶粒或裝置之記憶體胞元處於此第二低功率狀態時可消耗更少的功率。
於決策塊518，若此記憶體晶粒或裝置收到一命令，則邏輯流程移動至程序塊502，並且轉變回到此作動功率狀態。否則，此記憶體晶粒移動至程序塊516，並且維持處於此第二低功率狀態。
圖6繪示一例示性設備600。雖然圖6所示的設備600在某一拓樸結構中元件數量有限，可了解的是，設備600仍可如一給定實作態樣所欲，在替用的拓樸結構中包括有更多或更少元件。
設備600可藉由電路系統620來支援，其可執行以上至少對於圖1至圖5之一記憶體裝置所述的邏輯及/或特徵其中一些。電路系統620可布置來執行一或多個軟體或韌體實施的組件622-a。值得注意的是，「a」與「b」與「c」以及類似指示符號於本文中使用時，係意欲作為代表任何正整數的變數。因此，舉例而言，若一實作態樣設定一值 為a=6，則一組完整的軟體或韌體組件622-a可包括有模組622-1、622-2、622-3、622-4、622-5或622-6。呈現的實例在此背景下並不受限，並且各處使用的不同變數可代表相同或不同的整數值。
根據一些實例，設備600可以能夠與包括於在一記憶體系統中之一記憶體晶粒或裝置配合而置，例如作為一記憶體系統之部分，諸如記憶體系統100。對於這些實例，設備600可包括於電路系統620中或藉由此電路系統來實施，用以包括有一處理器、處理器電路系統、微控制器電路系統、一特定應用積體電路(ASIC)或一可現場規劃閘陣列(FPGA)。在其他實例中，設備600可藉由電路系統620來實施作為儲存或隨附於一記憶體晶粒或裝置之部分韌體。此等實例在此背景中並不受限。在一些實例中，若實施成一處理器，則此處理器大致可布置來執行一或多個組件622-a。
根據一些實例，設備600可包括有一介面組件622-1。介面組件622-1可藉由電路系統620來執行，使計數值能夠被規劃至以包括有設備600之記憶體裝置或晶粒來維持的可規劃計數器。對於這些實例，此等計數值可包括於(多個)計數值610中，並且自一記憶體裝置控制器透過介面組件622-1可以是可規劃的，此記憶體裝置控制器可以能夠將此等計數值規劃至維持於此記憶體裝置或晶粒的複數個暫存器(例如經由一命令或控制匯流排)。與此複數個暫存器有關之資訊可用註冊資訊626-a(例如一查詢表(LUT)中) 來維持。註冊資訊626-a可包括有協定資訊，用來解譯這些暫存器中設定之值以判定規劃之計數值。
在一些實例中，設備600亦可包括有一命令組件622-2。命令組件622-2可藉由電路系統620來執行以接收經由一命令匯流排自一記憶體裝置控制器收到的命令。對於這些實例，此等命令可包括有包括於命令615中之寫入或讀取命令，並且可造成資料被寫入至或讀取自包括有設備600之記憶體晶粒或裝置處維持的記憶體胞元。
根據一些實例，設備600亦可包括有一讀取計數器組件622-3。讀取計數器組件622-3可藉由電路系統620來執行，以在藉由維持於此記憶體晶粒或裝置之記憶體胞元完成一讀取命令後，啟動一讀取時等待計數器。對於這些實例，此讀取時等待計數器可用讀取時等待計數器626-b來維持。
在一些實例中，設備600亦可包括有一寫入計數器組件622-4。寫入計數器組件622-4可藉由電路系統620來執行，以在藉由維持於此記憶體晶粒或裝置之記憶體胞元完成一寫入命令後，啟動一寫入時等待計數器。對於這些實例，此寫入時等待計數器可用寫入時等待計數器626-c來維持。
根據一些實例，設備600亦可包括有一低功率計數器組件622-5。低功率計數器組件622-5可藉由電路系統620來執行，以在此寫入時等待計數器或此讀取時等待計數器擇一逾時、或此記憶體裝置或晶粒轉變到至少一第一低 功率狀態後，啟動一LP時等待計數器。對於這些實例，此LP時等待計數器可用LP時等待計數器626-d來維持。
在一些實例中，設備600亦可包括有一功率狀態轉變組件622-5。功率狀態轉變組件622-6可藉由電路系統620來執行，以造成此記憶體晶粒或裝置轉變至各種功率狀態。舉例而言，回應於此寫入時等待計數器逾時、此讀取時等待計數器逾時或此LP時等待計數器逾時，此功率狀態轉變組件622-6可造成此記憶體晶粒或裝置之複數個記憶體胞元轉變至包括於功率狀態轉變630中之一不同功率狀態。功率狀態轉變組件622-5亦可回應於來自此記憶體裝置控制器之一第二或附加命令，造成此記憶體晶粒或裝置從一閒置或低功率狀態轉變至一作動功率狀態。
本文中所包括的是代表用於進行所揭示架構新穎態樣之例示性方法的一組邏輯流程。儘管為了簡化解釋而將本文中所示之一或多種方法展示與描述為一串動作，所屬技術領域中具有通常知識者仍將了解的是，此等方法並不受限於動作之順序。根據一些動作，此等動作與本文中所示及所述其他動作以一不同順序及/或並行方式發生。舉例而言，所屬技術領域中具有通常知識者將會理解並且了解的是，可替代地將一方法表示為一串相關將狀態或事件，例如一狀態圖中的狀態或事件。此外，並非一方法中所示的動作全都需要才可得到一新穎的實作態樣。
可將一邏輯流程實施成軟體、韌體及/或硬體。在軟體及韌體實施例中，一邏輯流程可藉由諸如一光學、 磁性或半導體儲存器之至少一個非暫時性電腦可讀媒體或機器可讀媒體上所儲存之電腦可執行指令來實施。此等實施例在此背景中並不受限。
圖7繪示一邏輯流程700。邏輯流程700可代表藉由本文中所述諸如設備600等一或多個邏輯、特徵或裝置所執行之操作中之一些或全部。更特別的是，邏輯流程700可藉由介面組件622-1、命令組件622-2、讀取計數器組件622-3、寫入計數器組件622-4、低功率計數器組件622-5或功率狀態轉變組件622-6來實施。
根據一些實例，邏輯流程700於程序塊702時，可於一記憶體裝置自一記憶體裝置控制器接收一命令，以供此記憶體裝置完成一或多個操作。對於這些實例，命令組件622-2可接收此命令。
在一些實例中，邏輯流程700於程序塊704時，可在該一或多個操作完成後啟動具有一第一計數值之一第一計數器，該第一計數器乃維持於該記憶體裝置。對於這些實例，若此命令為一讀取命令，則讀取計數器組件622-3可啟動此第一計數器。若此命令為一寫入命令，則寫入計數器組件622-3可啟動此第一計數器。
根據一些實例，邏輯流程700於程序塊706時，可回應於該第一計數器逾時，造成該記憶體裝置自一閒置功率狀態轉變至一第一低功率狀態，該第一低功率狀態相較於該閒置功率狀態導致該記憶體裝置消耗更少功率。對於這些實例，功率狀態轉變組件622-6可造成轉變至該第一低 功率狀態。
在一些實例中，邏輯流程700於程序塊708時，可在該第一計數器逾時後啟動具有一第二計數值之一第二計數器。對於這些實例，低功率計數器組件622-5可啟動此第二計數器。
根據一些實例，邏輯流程700於程序塊710時，可回應於該第二計數器逾時，造成該記憶體裝置自該第一低功率狀態轉變至一第二低功率狀態，該第二低功率狀態相較於該第一低功率狀態導致該記憶體裝置消耗更少功率。對於這些實例，功率狀態轉變組件622-6可造成該記憶體裝置自該第一低功率狀態轉變至該第二低功率狀態。
圖8繪示一儲存媒體800之一實施例。儲存媒體800可包含有一製品。在一些實例中，儲存媒體800可包括有任何非暫時性電腦可讀媒體或機器可讀媒體，例如一光學、磁性或半導體儲存器。儲存媒體800可儲存各種類型的電腦可執行指令，例如用以實施邏輯流程800之指令。一電腦可讀或機器可讀儲存媒體之實例可包括有任何能夠儲存電子資料之有形媒體，包括有依電性記憶體或非依電性記憶體、卸除式或非卸除式記憶體、可抹除或非可抹除記憶體、可寫入或可覆寫記憶體，以此類推。電腦可執行指令之實例可包括有任何適合類型的符碼，例如原始碼、已編譯碼、已解譯碼、可執行碼、靜態碼、動態碼、物件導向碼、視覺碼、及類似者。此等實例在此背景中並不受限。
圖9繪示一例示性記憶體裝置900。在一些實例 中，如圖9所示，記憶體裝置900可包括有暫存器930、一處理組件940、記憶體胞元950或介面960。根據一些實例，可在類似於記憶體系統100之一記憶體中所包括之一記憶體晶粒上實施記憶體裝置900。
根據一些實例，暫存器930可包括有可規劃資料結構，其可經由介面960中所包括之一或多個介面來規劃(例如藉由一記憶體裝置控制器)。暫存器930舉例而言，可用待與各種計數器配合使用之計數值來規劃，使記憶體胞元950能夠回應於這些計數器逾時而轉變至各種功率狀態。
根據一些實例，處理組件940可執行用於圖6所示設備600及/或圖8所示儲存媒體800的組件。處理組件940可包括有各種硬體及/或韌體元件。硬體元件的實例可包括有邏輯裝置、組件、處理器、微處理器、電路、處理器電路、電路元件(例如電晶體、電阻器、電容器、電感器等等)、積體電路、特定應用積體電路(ASIC)、可規劃邏輯裝置(PLD)、數位信號處理器(DSP)、可現場規劃閘陣列(FPGA)、記憶體單元、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組，以此類推。韌體元件之實例可包括有嵌入式應用、嵌入式軟體模組、例行程序、子程序、函數、方法、程序、介面、指令集、運算碼、電腦碼、碼段、電腦碼段、字元、值、符號、或以上的任何組合。
在一些實例中，記憶體胞元950可包括有非依電性及/或依電性類型的記憶體。非依電性類型的記憶體可包括有，但不限於3D交叉點記憶體、快閃記憶體、鐵電記憶 體、SONOS記憶體、諸如鐵電聚合物記憶體之聚合物記憶體、奈米線、FeTRAM或FeRAM、雙向記憶體、奈米線或EEPROM。依電性類型的記憶體可包括有，但不限於DRAM或靜態RAM SRAM。
在一些實例中，介面960可包括有用以支援以包括有記憶體裝置900之一記憶體系統用之一記憶體裝置控制器或其他管理/控制裝置來維持之介面的邏輯及/或特徵。對於這些實例，通訊介面960可包括有根據各種通訊協定或標準操作以透過與記憶體裝置900耦合之通訊鏈路、匯流排或線路進行通訊的一或多個通訊介面。通訊可經由使用一或多種產業標準(包括有子標準(progenies)及變形標準)中所述通訊協定或標準而發生，例如與下列相關聯者：系統管理匯流排(SMBus)規格、快速PCI(PCIe)規格、快速非依電性記憶體(NVMe)規格、序列先進技術附接(SATA)規格、序列附接SCSI(SAS)或通用串列匯流排(USB)規格。
記憶體裝置100之組件及特徵可使用分立電路系統、特定應用積體電路(ASIC)、邏輯閘及/或單晶片架構之任何組合來實施。再者，運算平台900之特徵可使用微控制器、可規劃邏輯陣列及/或微處理器或前述適當情況下之任何組合來實施。應知，硬體及/或韌體元件在本文中可結合或個別稱為「邏輯」、「電路」或「電路系統」。
至少一項實例之一或多項態樣可藉由代表此處理器內各種邏輯之至少一個機器可讀或電腦可讀媒體上儲存之代表性指令來實施，此等指令在藉由一機器、運算裝 置或系統讀取時，造成此機器、運算裝置或系統製作邏輯以進行本文中所述的技術。可將此類表示型態儲存於一有形、機器可讀媒體上，並且供應給各種客戶或製造設施以載入到實際施作此邏輯或處理器的製作機器。
根據一些實例，一機器可讀或電腦可讀媒體可包括有一用以儲存或維持指令之一非暫時性儲存媒體，此等指令在藉由一機器、運算裝置或系統執行時，造成此機器、運算裝置或系統根據所述實例進行方法及/或操作。此等指令可包括有任何適合類型的符碼，例如原始碼、已編譯碼、已解譯碼、可執行碼、靜態碼、動態碼、及類似者。此等指令可根據一已預定義電腦語言、方式或語法來實施，用於指導一機器、運算裝置或系統進行某一功能。此等指令可使用任何適合的高階、低階、物件導向、視覺化、已編譯及/或已解譯程式設計語言來實施。
一些實例可使用「在一項實例中」或「一實例」等語句連同其派生詞來說明。這些用語意味著至少一項實例中包括有搭配此實例所述之一特定特徵、結構或特性。「在一項實例中」一詞在本說明書各處表達時不必然全都意指為相同的實例。
一些實例可使用「耦合」及「連接」等語句連同其派生詞來說明。這些用語不必然意欲互為同義字。舉例而言，使用「連接」及/或「耦合」等詞的說明可指出二或更多個元件彼此直接實體或電氣接觸。然而，「耦合」一詞亦可意味著彼此不直接接觸，但仍又彼此相配合或相互 作用的二或更多個元件。
圖9繪示一例示性運算平台900。在一些實例中，如圖9所示，運算平台900可包括有一記憶體系統930、一處理組件940、其他平台組件950或一通訊介面960。根據一些實例，運算平台900可實施成一運算裝置。
根據一些實例，記憶體系統930可類似於記憶體系統100。對於這些實例，常駐於記憶體系統930或配合此記憶體系統而置之邏輯及/或特徵(例如包括於一ECC解碼器/控制器)可執行至少一些處理操作或邏輯以供設備600之用。同樣地，記憶體系統930可包括有依電性或非依電性類型之記憶體(圖未示)，其可儲存依照如以上對於記憶體系統100中所包括記憶體120所述之一類似方式予以寫入或讀出之ECC編碼資料。
根據一些實例，處理組件940亦可執行至少一些處理操作或邏輯以用於設備600及/或儲存媒體800。處理組件940可包括有各種硬體元件、軟體元件、或兩者之一組合。硬體元件的實例可包括有裝置、邏輯裝置、組件、處理器、微處理器、電路、處理器電路、電路元件(例如電晶體、電阻器、電容器、電感器等等)、積體電路、特定應用積體電路(ASIC)、可規劃邏輯裝置(PLD)、數位信號處理器(DSP)、可現場規劃閘陣列(FPGA)、記憶體單元、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組，以此類推。軟體元件之實例可包括有軟體組件、程式、應用、電腦程式、應用程式、系統程式、軟體開發程式、機器程式、作 業系統軟體、中介軟體、韌體、軟體模組、例行程序、子程序、函數、方法、程序、軟體介面、應用程式介面(API)、指令集、運算碼、電腦碼、碼段、電腦碼段、字元、值、符號、或以上的任何組合。使用硬體元件及/或軟體元件判斷是否實施一實例可根據任意數量的因素而變，例如所欲運算率、功率位準、耐熱性、處理週期預算、輸入資料率、輸出資料率、記憶體資源、資料匯流排速度以及其他設計或效能限制條件，視一給定實例所欲而定。
在一些實例中，其他平台組件950可包括有公用運算元件，例如一或多個處理器、多核心處理器、共處理器、記憶體單元、晶片組、控制器、週邊、介面、振盪器、時序裝置、視訊卡、音訊卡、多媒體輸入輸出(I/O)組件(例如數位顯示器)、電力供應器，以此類推。與其他平台組件950或記憶體系統930相關聯之記憶體單元的實例以非限制方式包括形式為一或多個更高速記憶體單元之各種類型的電腦可讀與機器可讀儲存媒體，例如唯讀記憶體(ROM)、RAM、DRAM、雙倍資料速率DRAM(DDRAM)、同步DRAM(SDRAM)、SRAM、可規劃ROM(PROM)、可抹除可規劃ROM(EPROM)、電氣可抹除可規劃ROM(EEPROM)、快閃記憶體、奈米線、鐵電電晶體隨機存取記憶體(FeTRAM或FeRAM)、諸如鐵電聚合物記憶體之聚合物記憶體、雙向記憶體、3維交叉點記憶體或鐵電記憶體、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、奈米線、磁性或光卡、諸如獨立磁碟容錯陣列(RAID)驅動機之一裝置陣列、固態記憶體 裝置(例如USB記憶體)、固態驅動機(SSD)以及任何其他類型之適用於儲存資訊的儲存媒體。
在一些實例中，通訊介面960可包括有用以支援一通訊介面之邏輯及/或特徵。對於這些實例，通訊介面960可包括有根據各種通訊協定或標準操作以透過直接或網路通訊鏈路進行通訊的一或多個通訊介面。直接通訊可經由使用一或多種產業標準(包括有子標準(progenies)及變形標準)中所述通訊協定或標準而發生，例如與下列相關聯者：系統管理匯流排(SMBus)規格、快速PCI(PCIe)規格、快速非依電性記憶體(NVMe)規格、序列先進技術附接(SATA)規格、序列附接SCSI(SAS)或通用串列匯流排(USB)規格。網路通訊可經由使用例如電機電子工程師學會(IEEE)所發表之一或多種乙太網路標準中的通訊協定或標準而發生。舉例而言，此乙太網路標準可包括有2012年12月所公布之IEEE 802.3-2012具碰撞偵測之載波感應多重存取(CSMA/CD)存取方法與實體層規格(下文稱為「IEEE 802.3」)。
運算平台900可以是運算裝置之部分，其舉例而言，可以是用戶設備、一電腦、一個人電腦(PC)、一桌上型電腦、一膝上型電腦、一筆記型電腦、一迷你筆記型電腦、一平板電腦、一智慧型手機、嵌入式電子設備、一遊戲機、一伺服器、一伺服器陣列或伺服器場、一網頁伺服器、一網路伺服器、一網際網路伺服器、一工作站、一迷你電腦、一主機架電腦、一超級電腦、一網路設備、一網 路家電、一分散式運算系統、多處理器系統、處理器為基礎的系統、或以上的組合。因此，運算平台900之各項實施例中可如適當所欲，包括有或省略本文中所述運算平台900之功能及/或特定組態。
運算平台900之組件及特徵可使用分立電路系統、特定應用積體電路(ASIC)、邏輯閘及/或單晶片架構之任何組合來實施。再者，運算平台900之特徵可使用微控制器、可規劃邏輯陣列及/或微處理器或前述適當情況下之任何組合來實施。應知，硬體、韌體及/或軟體元件在本文中可結合或個別稱為「邏輯」、「電路」或「電路系統」。
圖10繪示一例示性運算平台1000。在一些實例中，如圖10所示，運算平台1000可包括有一記憶體系統1030、一處理組件1040、其他平台組件1050或一通訊介面1060。根據一些實例，運算平台1000可實施成一運算裝置。
根據一些實例，記憶體系統1030可類似於記憶體系統100，並且包括有一控制器1032與(多個)記憶體裝置1034。對於這些實例，常駐於(多個)記憶體裝置1034或與此(等)記憶體裝置配合而置的邏輯及/或特徵可執行至少一些用於設備600的處理操作或邏輯，並且包括有儲存媒體，其包括有儲存媒體800。同樣地，(多個)記憶體裝置1034可包括有以上對於圖9所示記憶體裝置900所述類似類型的依電性或非依電性記憶體(圖未示)。
根據一些實例，處理組件1040可包括有各種硬體元件、軟體元件、或兩者之一組合。硬體元件的實例可包 括有裝置、邏輯裝置、組件、處理器、微處理器、電路、處理器電路、電路元件(例如電晶體、電阻器、電容器、電感器等等)、積體電路、ASIC、PLD、DSP、FPGA、記憶體單元、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組，以此類推。軟體元件之實例可包括有軟體組件、程式、應用、電腦程式、應用程式、系統程式、軟體開發程式、機器程式、作業系統軟體、中介軟體、韌體、軟體模組、例行程序、子程序、函數、方法、程序、軟體介面、API、指令集、運算碼、電腦碼、碼段、電腦碼段、字元、值、符號、或以上的任何組合。使用硬體元件及/或軟體元件判斷是否實施一實例可根據任意數量的因素而變，例如所欲運算率、功率位準、耐熱性、處理週期預算、輸入資料率、輸出資料率、記憶體資源、資料匯流排速度以及其他設計或效能限制條件，視一給定實例所欲而定。
在一些實例中，其他平台組件1050可包括有公用運算元件，例如一或多個處理器、多核心處理器、共處理器、記憶體單元、晶片組、控制器、週邊、介面、振盪器、時序裝置、視訊卡、音訊卡、多媒體I/O組件(例如數位顯示器)、電力供應器，以此類推。與其他平台組件1050或記憶體系統1030相關聯之記憶體單元的實例以非限制方式包括形式為一或多個更高速記憶體單元之各種類型的電腦可讀與機器可讀儲存媒體，例如ROM、RAM、DRAM、DDRAM、SDRAM、SRAM、PROM、EPROM、EEPROM、快閃記憶體、奈米線、FeTRAM、FeRAM、諸如鐵電聚合物記憶體 之聚合物記憶體、雙向記憶體、3維交叉點記憶體或鐵電記憶體、SONOS記憶體、奈米線、磁性或光卡、諸如RAID驅動機之一裝置陣列、固態記憶體裝置(例如USB記憶體)、SSD以及任何其他類型之適用於儲存資訊的儲存媒體。
在一些實例中，通訊介面1060可包括有用以支援一通訊介面之邏輯及/或特徵。對於這些實例，通訊介面1060可包括有根據各種通訊協定或標準操作以透過直接或網路通訊鏈路進行通訊的一或多個通訊介面。直接通訊可經由使用一或多種產業標準(包括有子標準(progenies)及變形標準)中所述通訊協定或標準透過一直接介面而發生，例如與下列相關聯者：SMBus規格、PCIe規格、NVMe規格、SATA規格、SAS規格或USB規格。網路通訊可經由使用例如IEEE所發表之一或多種乙太網路標準中的通訊協定或標準透過一網路介面而發生。舉例而言，此乙太網路標準可包括有2012年12月所公布之IEEE 802.3-2012具碰撞偵測之載波感應多重存取(CSMA/CD)存取方法與實體層規格(下文稱為「IEEE 802.3」)。
運算平台1000可以是運算裝置之部分，其舉例而言，可以是用戶設備、一電腦、一個人電腦(PC)、一桌上型電腦、一膝上型電腦、一筆記型電腦、一迷你筆記型電腦、一平板電腦、一智慧型手機、嵌入式電子設備、一遊戲機、一伺服器、一伺服器陣列或伺服器場、一網頁伺服器、一網路伺服器、一網際網路伺服器、一工作站、一迷你電腦、一主機架電腦、一超級電腦、一網路設備、一網 路家電、一分散式運算系統、多處理器系統、處理器為基礎的系統、或以上的組合。因此，運算平台1000之各項實施例中可如適當所欲，包括有或省略本文中所述運算平台1000之功能及/或特定組態。
運算平台1000之組件及特徵可使用分立電路系統、ASIC、邏輯閘及/或單晶片架構之任何組合來實施。再者，運算平台1000之特徵可使用微控制器、可規劃邏輯陣列及/或微處理器或前述適當情況下之任何組合來實施。應知，硬體、韌體及/或軟體元件在本文中可結合或個別稱為「邏輯」、「電路」或「電路系統」。
以下實例涉及本文中所揭示技術的附加實例。
實例1：一種例示性設備可包括有布置來回應於經由一命令匯流排接收自一記憶體裝置控制器之一命令而完成一或多個操作之複數個記憶體胞元。該設備亦可包括有以該複數個記憶體胞元來維持之一或多個第一可規劃計數器。該設備亦可包括有連至該一或多個第一可規劃計數器以使一第一計數值能夠被規劃至該等第一可規劃計數器其中一或多者之一介面，該第一計數值設定一第一延遲以供該複數個記憶體胞元在該一或多個操作完成之後自一閒置功率狀態轉變至一第一低功率狀態，該第一低功率狀態相較於該閒置功率狀態造成該複數個記憶體胞元消耗更少功率。
實例2：如實例1之設備，該命令可以是一讀取命令或一寫入命令其中一者。
實例3：如實例2之設備，當該命令為該寫入命令時，該一或多個第一可規劃計數器可包括有一寫入後等待計數器，用來在回應於該寫入命令藉由該複數個記憶體胞元完成一寫入操作之後，基於該第一計數值而向下計數或向上計數。
實例4：如實例2之設備，當該命令為該讀取命令時，該一或多個第一可規劃計數器可包括有一讀取後等待計數器，用來在回應於該讀取命令藉由該複數個記憶體胞元完成一讀取操作之後，基於該第一計數值而向下計數或向上計數。
實例5：如實例1之設備，連至該一或多個可規劃計數器之該介面可包括有當作連至以該複數個記憶體胞元來維持之複數個暫存器之一介面的該介面，該複數個暫存器可由該記憶體裝置控制器透過該介面存取。對於這些實例，被規劃至該等第一可規劃計數器中一或多者之該第一計數值可基於能夠將該第一計數值儲存至該複數個暫存器其中至少一些之該記憶體裝置控制器。
實例6：如實例1之設備可以是布置來與複數個其他記憶體晶粒被包括於一固態驅動機中之一記憶體晶粒。對於這些實例，該記憶體晶粒與該複數個其他記憶體晶粒可經由該命令匯流排自該記憶體裝置控制器接收命令。
實例7：如實例1之設備，該一或多個第一可規劃計數器可在該第一延遲已逾時之前回應於經由該命令匯流排接收自該記憶體裝置控制器之一第二命令而被中止。該 複數個記憶體胞元可在該一或多個第一可規劃計數器已被中止之後自該閒置功率狀態轉變至一作動功率狀態。該作動功率狀態相較於該閒置功率狀態可造成該複數個記憶體胞元消耗更多功率。
實例8：如實例1之設備亦可包括有以該複數個記憶體胞元來維持之一或多個第二可規劃計數器。該設備亦可包括有使一第二計數值能夠被規劃至該等第二可規劃計數器其中一或多者之該介面。對於這些實例，該第二計數值可設定一第二延遲以供該複數個記憶體胞元在該一或多個第一可規劃計數器逾時之後自該第一低功率狀態轉變至一第二低功率狀態。該第二低功率狀態相較於該第一低功率狀態造成該複數個記憶體胞元消耗更少功率。
實例9：如實例8之設備，該一或多個第二可規劃計數器可在該第二延遲已逾時之前回應於經由該命令匯流排接收自該記憶體裝置控制器之一第二命令而被中止。該複數個記憶體胞元可在該一或多個第一可規劃計數器已被中止之後自該第二低功率狀態轉變至一作動功率狀態。該作動功率狀態相較於該閒置功率狀態可造成該複數個記憶體胞元消耗更多功率。
實例10：如實例1之設備，該複數個記憶體胞元可包括有一或多種記憶體類型，包括有3維交叉點記憶體、快閃記憶體、鐵電記憶體、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、聚合物記憶體、奈米線、鐵電電晶體隨機存取記憶體(FeTRAM或FeRAM)、奈米線、電氣可抹除可 規劃唯讀記憶體(EEPROM)或動態隨機存取記憶體(DRAM)。
實例11：一種例示方法可包括有於一記憶體裝置，自一記憶體裝置控制器接收一命令以供該記憶體裝置完成一或多個操作。該方法亦可包括有在該一或多個操作完成後啟動具有一第一計數值之一第一計數器，該第一計數器乃維持於該記憶體裝置。該方法亦可包括有回應於該第一計數器逾時，造成該記憶體裝置自一閒置功率狀態轉變至一第一低功率狀態。該第一低功率狀態相較於該閒置功率狀態可導致該記憶體裝置消耗更少功率。
實例12：如實例11之方法亦可包括有在該第一計數器已逾時之前，先自該記憶體裝置控制器接收一第二命令。該方法亦可包括有基於接收該第二命令而中止該第一計數器。該方法亦可包括有造成該記憶體裝置自該閒置功率狀態轉變至一作動功率狀態，該作動功率狀態相較於該閒置功率狀態導致該記憶體裝置消耗更多功率。
實例13：如實例11之方法亦可包括有回應於自該記憶體裝置控制器接收該第一計數值，將該第一計數器規劃成具有該第一計數值。
實例14：如實例13之方法，透過可由該記憶體裝置控制器存取之一介面自該記憶體裝置接收該第一計數值。該介面連至以該記憶體裝置來維持之複數個暫存器。該複數個暫存器可透過該介面由該記憶體裝置控制器存取。
實例15：如實例11之方法，該命令可包括有一讀取命令或一寫入命令。
實例16：如實例11之方法，該記憶體裝置可包括有一固態驅動機中所包括之複數個記憶體晶粒其中一者。該複數個記憶體晶粒可以能夠透過至少一條命令匯流排自該記憶體裝置控制器接收命令。
實例17：如實例11之方法可包括有在該第一計數器逾時後啟動具有一第二計數值之一第二計數器，該第二計數器乃維持於該記憶體裝置。該方法亦可包括有回應於該第二計數器逾時，造成該記憶體裝置自該第一低功率狀態轉變至一第二低功率狀態。該第二低功率狀態相較於該第一低功率狀態可導致該記憶體裝置消耗更少功率。
實例18：如實例17之方法亦可包括有在該第二計數器已逾時之前，先自該記憶體裝置控制器接收一第二命令。該方法亦可包括有基於接收該第二命令而中止該第二計數器。該方法亦可包括有造成該記憶體裝置自該第一低功率狀態轉變至一作動功率狀態。該作動功率狀態相較於該閒置功率狀態可導致該記憶體裝置消耗更多功率。
實例19：如實例17之方法亦可包括有回應於自該記憶體裝置控制器接收該第二計數值，將該第二計數器規劃成具有該第二計數值。
實例20：如實例19之方法，透過可由該記憶體裝置控制器存取之一介面自該記憶體裝置接收該第二計數值。該介面連至以該記憶體裝置來維持之複數個暫存器。 該複數個暫存器可透過該介面由該記憶體裝置控制器存取。
實例21：如實例11之方法，該記憶體裝置包含有一或多種記憶體類型，包括有下列一或多者：3維交叉點記憶體、快閃記憶體、鐵電記憶體、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、聚合物記憶體、奈米線、鐵電電晶體隨機存取記憶體(FeTRAM或FeRAM)、奈米線、電氣可抹除可規劃唯讀記憶體(EEPROM)或動態隨機存取記憶體(DRAM)。
實例22：一項實例，至少一種機器可讀媒體包括有複數個指令，其回應於藉由一系統來執行，可造成系統根據如實例11至21其中任何一者實行一種方法。
實例23：一種例示性設備可包括有用於進行如實例11至21其中任何一者之方法。
實例24：一種例示性系統可包括有一記憶體控制器。該系統亦可包括有經由至少一條命令匯流排與該記憶體控制器耦合之複數個記憶體晶粒。對於這些實例，該複數個記憶體晶粒可各別包括有布置來回應於來自該記憶體裝置控制器之一命令而完成一或多個操作之複數個記憶體胞元。該複數個記憶體晶粒亦可各別包括有一或多個第一可規劃計數器。該複數個記憶體晶粒亦可各別包括有連至該一或多個第一可規劃計數器以使一第一計數值能夠被規劃至該等第一可規劃計數器其中一或多者之一介面。該第一計數值可設定一第一延遲以供該複數個記憶體胞元在該 一或多個操作完成之後自一閒置功率狀態轉變至一第一低功率狀態。該第一低功率狀態相較於該閒置功率狀態可造成該複數個記憶體胞元消耗更少功率。
實例25：如實例24之系統，該命令可以是一讀取命令或一寫入命令其中一者。
實例26：如請求項25之系統，當該命令為該寫入命令時，該一或多個第一可規劃計數器可以是一寫入後等待計數器，用來在回應於定址至出自該複數個記憶體晶粒中之一給定記憶體晶粒的該寫入命令，藉由該複數個記憶體胞元於該給定記憶體晶粒完成一寫入操作之後，基於該第一計數值而向下計數或向上計數。
實例27：如實例25之系統，當該命令為該讀取命令時，該一或多個第一可規劃計數器包含有一讀取後等待計數器，用來在回應於定址至出自該複數個記憶體晶粒中之一給定記憶體晶粒的該讀取命令，藉由該複數個記憶體胞元於該給定記憶體晶粒完成一讀取操作之後，基於該第一計數值而向下計數或向上計數。
實例28：如實例24之系統，連至該一或多個可規劃計數器之該介面可包括有連至藉由該複數個記憶體晶粒之各別記憶體晶粒來各別維持之複數個暫存器的該介面。該複數個暫存器可由該記憶體裝置控制器透過該介面存取。被規劃至該等第一可規劃計數器中一或多者之該第一計數值可基於該記憶體裝置控制器能夠將該第一計數值儲存至該複數個暫存器。
實例29：如實例24之系統可以是一固態驅動機。
實例30：如實例24之系統，該一或多個第一可規劃計數器可在該第一延遲已逾時之前回應於經由該命令匯流排接收自該記憶體裝置控制器之一第二命令而被中止。對於這些實例，接收該等第一與第二命令之一給定記憶體晶粒在該一或多個第一可規劃計數器已被中止之後，使該給定記憶體晶粒之複數個記憶體胞元自該閒置功率狀態轉變至一作動功率狀態。該作動功率狀態相較於該閒置功率狀態可造成該給定記憶體晶粒之複數個記憶體胞元消耗更多功率。
實例31：如實例24之系統，該複數個記憶體晶粒亦各別包括有一或多個第二可規劃計數器以及使一第二計數值能夠被規劃至該等第二可規劃計數器其中一或多者之該介面。該第二計數值可設定一第二延遲以供該複數個記憶體胞元在該一或多個第一可規劃計數器逾時之後自該第一低功率狀態轉變至一第二低功率狀態。該第二低功率狀態相較於該第一低功率狀態造成該複數個記憶體胞元消耗更少功率。
實例32：如實例31之系統，該一或多個第二可規劃計數器可在該第二延遲已逾時之前回應於經由該命令匯流排接收自該記憶體裝置控制器之一第二命令而被中止。對於這些實例，接收該等第一與第二命令之一給定記憶體晶粒在該一或多個第二可規劃計數器已被中止之後，使該給定記憶體晶粒之複數個記憶體胞元自該第二低功率狀態 轉變至一作動功率狀態。該作動功率狀態相較於該閒置功率狀態可造成該給定記憶體晶粒之複數個記憶體胞元消耗更多功率。
實例33：如實例24之系統，該複數個記憶體胞元可包括有一或多種記憶體類型，包括有3維交叉點記憶體、快閃記憶體、鐵電記憶體、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、聚合物記憶體、奈米線、鐵電電晶體隨機存取記憶體(FeTRAM或FeRAM)、奈米線、電氣可抹除可規劃唯讀記憶體(EEPROM)或動態隨機存取記憶體(DRAM)。
實例34：如實例24之系統亦可包括有用於一運算平台之一處理器。該處理器可與該記憶體控制器耦合。該系統亦可包括有用於該運算平台之一網路介面。該網路介面可與該處理器及該記憶體控制器耦合。
實例35：如實例34之系統亦可包括有與該處理器耦合用以呈現一使用者介面視圖之一數位顯示器。
所強調的是，提供本揭露之摘要是為了符合37 C.F.R.Section 1.72(b)之要求，此摘要需能讓讀者快速確定本技術揭露的性質。其乃是基於瞭解將不會用於解讀或限制申請專利範圍之範疇或意義來提交。另外，在前述詳細說明中，可看出各種特徵是為了讓本揭露更順暢而集結在單一實例中。本揭露方法並非要解讀為反映所宣稱實例需要各請求項中所明載以外更多特徵的意圖。反而，如以下請求項反映，本發明標的內容落於少於單一所揭示實例 其所有特徵的範圍內。因此，以下申請專利範圍藉此係併入本文的詳細說明中，各請求項本身代表一各別的實例。在隨附申請專利範圍中，「包括有」及「裡面」等詞與各別的「包含有」及「其中」等詞分別當作等義詞使用。此外，「第一」、「第二」、「第三」等等用語僅用來當作標籤，非意欲對其物件外加數值要求。
雖然已用特定於結構化特徵及/或方法動作之措辭說明標的內容，仍要瞭解的是，隨附申請專利範圍中所界定的標的內容不必然受限於上述特定特徵或動作。反而，所揭示的上述特定特徵及動作乃作為實施申請專利範圍的例示性形式。
105‧‧‧命令匯流排
110‧‧‧控制器
120-1‧‧‧記憶體晶粒
121-1‧‧‧介面
122-1‧‧‧可規劃計數器
125-1‧‧‧記憶體胞元
200‧‧‧部分
210‧‧‧寫入後等待計數器
212、222、232‧‧‧計數值
220‧‧‧讀取後等待計數器
230‧‧‧LP後等待計數器

Claims (27)

  1. 一種設備，包含：複數個記憶體胞元，布置來回應於經由一命令匯流排接收自一記憶體裝置控制器之一命令而完成一或多個操作；以該複數個記憶體胞元來維持之一或多個第一可規劃計數器；以及該一或多個第一可規劃計數器之一介面，其使一第一計數值能夠被規劃至一或多個該等第一可規劃計數器，該第一計數值設定該複數個記憶體胞元在完成該一或多個操作之後，自一閒置功率狀態轉變至一第一低功率狀態之一第一延遲，該第一低功率狀態使該複數個記憶體胞元相較於該閒置功率狀態消耗更少功率。
  2. 如請求項1之設備，該命令包含一讀取命令或一寫入命令其中一者。
  3. 如請求項2之設備，當該命令為該寫入命令時，該一或多個第一可規劃計數器包含一寫入後等待計數器，用來在回應於該寫入命令由該複數個記憶體胞元完成一寫入操作之後，基於該第一計數值而向下計數或向上計數。
  4. 如請求項2之設備，當該命令為該讀取命令時，該一或多個第一可規劃計數器包含一讀取後等待計數器，用來在回應於該讀取命令由該複數個記憶體胞元完成一讀 取操作之後，基於該第一計數值而向下計數或向上計數。
  5. 如請求項1之設備，該一或多個可規劃計數器之介面包含由該複數個記憶體胞元維持之複數個暫存器的介面，該複數個暫存器可透過該介面由該記憶體裝置控制器存取，該第一計數值基於能夠將該第一計數值儲存至該複數個暫存器其中至少一些之該記憶體裝置控制器而被規劃至該等第一可規劃計數器中一或多者。
  6. 如請求項1之設備，包含布置來與複數個其他記憶體晶粒被包括於一固態驅動機中之一記憶體晶粒，該記憶體晶粒與該複數個其他記憶體晶粒經由該命令匯流排自該記憶體裝置控制器接收命令。
  7. 如請求項1之設備，包含該一或多個第一可規劃計數器在該第一延遲已逾時之前，回應於經由該命令匯流排接收自該記憶體裝置控制器之一第二命令而被中止，該複數個記憶體胞元在該一或多個第一可規劃計數器已被中止之後，自該閒置功率狀態轉變至一作動功率狀態，該作動功率狀態使該複數個記憶體胞元相較於該閒置功率狀態消耗更多功率。
  8. 如請求項1之設備，包含：以該複數個記憶體胞元來維持之一或多個第二可規劃計數器；以及該介面使一第二計數值能夠被規劃至該等第二可規劃計數器其中一或多者，該第二計數值設定該複數個 記憶體胞元在該一或多個第一可規劃計數器逾時之後，自該第一低功率狀態轉變至一第二低功率狀態之一第二延遲，該第二低功率狀態使該複數個記憶體胞元相較於該第一低功率狀態消耗更少功率。
  9. 如請求項8之設備，包含該一或多個第二可規劃計數器在該第二延遲已逾時之前，回應於經由該命令匯流排接收自該記憶體裝置控制器之一第二命令而被中止，該複數個記憶體胞元在該一或多個第二可規劃計數器已被中止之後，自該第二低功率狀態轉變至一作動功率狀態，該作動功率狀態使該複數個記憶體胞元相較於該閒置功率狀態消耗更多功率。
  10. 如請求項1之設備，該複數個記憶體胞元包括一或多種記憶體類型，包括3維交叉點記憶體、快閃記憶體、鐵電記憶體、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、聚合物記憶體、奈米線、鐵電電晶體隨機存取記憶體(FeTRAM或FeRAM)、奈米線、電氣可抹除可規劃唯讀記憶體(EEPROM)或動態隨機存取記憶體(DRAM)。
  11. 一種方法，包含：於一記憶體裝置，自一記憶體裝置控制器接收一命令以供該記憶體裝置完成一或多個操作；在該一或多個操作完成後啟動具有一第一計數值之一第一計數器，該第一計數器乃維持於該記憶體裝置；以及使該記憶體裝置回應於該第一計數器逾時自一閒 置功率狀態轉變至一第一低功率狀態，該第一低功率狀態導致該記憶體裝置相較於該閒置功率狀態消耗更少功率。
  12. 如請求項11之方法，包含：在該第一計數器已逾時之前，自該記憶體裝置控制器接收一第二命令；基於接收該第二命令而中止該第一計數器；以及使該記憶體裝置自該閒置功率狀態轉變至一作動功率狀態，該作動功率狀態導致該記憶體裝置相較於該閒置功率狀態消耗更多功率。
  13. 如請求項11之方法，包含：回應於自該記憶體裝置控制器接收該第一計數值，將該第一計數器規劃成具有該第一計數值。
  14. 如請求項11之方法，該記憶體裝置包含一固態驅動機中所包括的複數個記憶體晶粒其中一者，該複數個記憶體晶粒能夠透過至少一條命令匯流排自該記憶體裝置控制器接收命令。
  15. 如請求項11之方法，包含：在該第一計數器逾時後啟動具有一第二計數值之一第二計數器，該第二計數器乃維持於該記憶體裝置；以及使該記憶體裝置回應於該第二計數器逾時自該第一低功率狀態轉變至一第二低功率狀態，該第二低功率狀態導致該記憶體裝置相較於該第一低功率狀態消耗 更少功率。
  16. 如請求項15之方法，包含：在該第二計數器已逾時之前，自該記憶體裝置控制器接收一第二命令；基於接收該第二命令而中止該第二計數器；以及使該記憶體裝置自該第一低功率狀態轉變至一作動功率狀態，該作動功率狀態導致該記憶體裝置相較於該閒置功率狀態消耗更多功率。
  17. 如請求項15之方法，包含：回應於自該記憶體裝置控制器接收該第二計數值，將該第二計數器規劃成具有該第二計數值。
  18. 一種系統，包含：一記憶體控制器；以及經由至少一條命令匯流排與該記憶體控制器耦合之複數個記憶體晶粒，該複數個記憶體晶粒各別包括：布置來回應於來自該記憶體裝置控制器之一命令而完成一或多個操作之複數個記憶體胞元；一或多個第一可規劃計數器；以及該一或多個第一可規劃計數器之一介面，其使一第一計數值能夠被規劃至該等第一可規劃計數器其中一或多者，該第一計數值設定該複數個記憶體胞元在完成該一或多個操作之後自一閒置功率狀態轉變至一第一低功率狀態之一第一延遲，該第一低功率狀態使該複數個記憶體胞元相較於該閒 置功率狀態消耗更少功率。
  19. 如請求項18之系統，該命令包含一讀取命令或一寫入命令其中一者。
  20. 如請求項19之系統，當該命令為該寫入命令時，該一或多個第一可規劃計數器包含一寫入後等待計數器，用來在回應於定址至該複數個記憶體晶粒中之一給定記憶體晶粒的該寫入命令，由該複數個記憶體胞元於該給定記憶體晶粒完成一寫入操作之後，基於該第一計數值而向下計數或向上計數。
  21. 如請求項19之系統，當該命令為該讀取命令時，該一或多個第一可規劃計數器包含一讀取後等待計數器，用來在回應於定址至該複數個記憶體晶粒中之一給定記憶體晶粒的該讀取命令，由該複數個記憶體胞元於該給定記憶體晶粒完成一讀取操作之後，基於該第一計數值而向下計數或向上計數。
  22. 如請求項18之系統，該一或多個可規劃計數器之該介面包含由該複數個記憶體晶粒之各別記憶體晶粒來個別維持之複數個暫存器的介面，該複數個暫存器可由該記憶體裝置控制器透過該介面存取，該第一計數值基於能夠將該第一計數值儲存至該複數個暫存器之該記憶體裝置控制器，被規劃至該等第一可規劃計數器中一或多者。
  23. 如請求項18之系統，包含該一或多個第一可規劃計數器在該第一延遲已逾時之前，回應於經由該命令匯流排接 收自該記憶體裝置控制器之一第二命令而被中止，一給定記憶體晶粒在該一或多個第一可規劃計數器已被中止之後，接收該等第一與第二命令使該給定記憶體晶粒之複數個記憶體胞元自該閒置功率狀態轉變至一作動功率狀態，該作動功率狀態使該給定記憶體晶粒之複數個記憶體胞元相較於該閒置功率狀態消耗更多功率。
  24. 如請求項18之系統，包含複數個記憶體晶粒，其分別包括：一或多個第二可規劃計數器；以及該介面使一第二計數值能夠被規劃至該等第二可規劃計數器其中一或多者，該第二計數值設定該複數個記憶體胞元在該一或多個第一可規劃計數器逾時之後，自該第一低功率狀態轉變至一第二低功率狀態之一第二延遲，該第二低功率狀態使該複數個記憶體胞元相較於該第一低功率狀態消耗更少功率。
  25. 如請求項24之系統，包含該一或多個第二可規劃計數器在該第二延遲已逾時之前，回應於經由該命令匯流排接收自該記憶體裝置控制器之一第二命令而被中止，一給定記憶體晶粒在該一或多個第二可規劃計數器已被中止之後，接收該等第一與第二命令使該給定記憶體晶粒之複數個記憶體胞元自該第二低功率狀態轉變至一作動功率狀態，該作動功率狀態使該給定記憶體晶粒之複數個記憶體胞元相較於該閒置功率狀態消耗更多功率。
  26. 如請求項18之系統，包含： 用於一運算平台之一處理器，該處理器與該記憶體控制器耦合；以及用於該運算平台之一網路介面，該網路介面與該處理器及該記憶體控制器耦合。
  27. 如請求項26之系統，包含與該處理器耦合用以呈現一使用者介面視圖之一數位顯示器。
TW105124995A 2015-09-23 2016-08-05 用於使記憶體裝置進入低功率狀態的技術 TWI718169B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/862,269 2015-09-23
US14/862,269 US9818458B1 (en) 2015-09-23 2015-09-23 Techniques for entry to a lower power state for a memory device
PCT/US2016/042866 WO2017052731A1 (en) 2015-09-23 2016-07-18 Techniques for entry to a lower power state for a memory device
WOPCT/US16/42866 2016-07-18

Publications (2)

Publication Number Publication Date
TW201721356A true TW201721356A (zh) 2017-06-16
TWI718169B TWI718169B (zh) 2021-02-11

Family

ID=58387121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124995A TWI718169B (zh) 2015-09-23 2016-08-05 用於使記憶體裝置進入低功率狀態的技術

Country Status (5)

Country Link
US (2) US9818458B1 (zh)
EP (1) EP3353626A4 (zh)
CN (1) CN107924222A (zh)
TW (1) TWI718169B (zh)
WO (1) WO2017052731A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761520B (zh) * 2017-09-14 2022-04-21 南韓商三星電子股份有限公司 高頻寬記憶系統
TWI789184B (zh) * 2021-12-28 2023-01-01 新唐科技股份有限公司 微控制器及其記憶體控制方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504578B2 (en) * 2015-10-25 2019-12-10 Hewlett Packard Enterprise Development Lp Volatile memory device with automatic lower power state
KR102480017B1 (ko) * 2017-08-11 2022-12-21 삼성전자 주식회사 입출력 장치의 성능 및 전력소모를 조절하는 메모리 컨트롤러, 어플리케이션 프로세서 및 메모리 컨트롤러의 동작방법
US10446254B1 (en) * 2018-05-03 2019-10-15 Western Digital Technologies, Inc. Method for maximizing power efficiency in memory interface block
US10971215B1 (en) 2020-02-24 2021-04-06 Western Digital Technologies, Inc. Dynamically adjust data transfer speed for non-volatile memory die interfaces
US20220004328A1 (en) * 2020-07-01 2022-01-06 Facebook Technologies, Llc Hierarchical power management of memory for artificial reality systems
US11934252B2 (en) * 2021-03-17 2024-03-19 Micron Technology, Inc. Shallow hibernate power state
US20230350585A1 (en) * 2022-04-27 2023-11-02 Innogrit Technologies Co., Ltd. System and method for power management in solid state storage systems
KR20240025293A (ko) * 2022-08-18 2024-02-27 삼성전자주식회사 메모리 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5548763A (en) * 1993-07-26 1996-08-20 International Business Machines Corporation Desk top computer system having multi-level power management
US5630142A (en) * 1994-09-07 1997-05-13 International Business Machines Corporation Multifunction power switch and feedback led for suspend systems
JPH08115100A (ja) * 1994-10-13 1996-05-07 Olympus Optical Co Ltd 音声データ処理装置
US6438670B1 (en) 1998-10-02 2002-08-20 International Business Machines Corporation Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
JP2004030816A (ja) 2002-06-27 2004-01-29 Renesas Technology Corp 半導体装置
US20040059954A1 (en) * 2002-09-20 2004-03-25 Rainer Hoehler Automatic low power state entry
US7370215B2 (en) * 2005-06-27 2008-05-06 Intel Corporation Method and apparatus of self-powering down ATA devices
CN101558366B (zh) * 2006-12-15 2012-11-21 密克罗奇普技术公司 直接存储器存取控制器
US7724602B2 (en) * 2007-07-10 2010-05-25 International Business Machines Corporation Memory controller with programmable regression model for power control
TWI578330B (zh) 2007-10-09 2017-04-11 A-Data Technology Co Ltd Solid state semiconductor storage device with temperature control function and control method thereof
GB2477417A (en) * 2010-01-28 2011-08-03 Apple Inc Memory power reduction in a sleep state
US20110185208A1 (en) * 2010-01-28 2011-07-28 Apple Inc. Memory power reduction in a sleep state
US8350339B2 (en) 2010-06-07 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits having dummy gate electrodes and methods of forming the same
US8806233B2 (en) 2010-12-17 2014-08-12 Intel Corporation Power delivery noise reduction on a memory channel
US8539146B2 (en) 2011-11-28 2013-09-17 International Business Machines Corporation Apparatus for scheduling memory refresh operations including power states
US9117508B2 (en) 2012-01-19 2015-08-25 Rambus Inc. Integrated circuit with adaptive power state management
US9170639B2 (en) * 2013-04-09 2015-10-27 International Business Machines Corporation Method and apparatus for mitigating effects of memory scrub operations on idle time power savings modes
US9541984B2 (en) * 2013-06-05 2017-01-10 Apple Inc. L2 flush and memory fabric teardown
US9911485B2 (en) 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
KR101551817B1 (ko) * 2014-05-22 2015-09-09 한국전자통신연구원 메모리 삭제 방법 및 이를 위한 장치
KR102295223B1 (ko) * 2015-01-13 2021-09-01 삼성전자주식회사 속도 모드 관리자를 포함하는 저장 장치 및 사용자 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761520B (zh) * 2017-09-14 2022-04-21 南韓商三星電子股份有限公司 高頻寬記憶系統
US11893239B2 (en) 2017-09-14 2024-02-06 Samsung Electronics Co., Ltd. Quasi-synchronous protocol for large bandwidth memory systems
TWI789184B (zh) * 2021-12-28 2023-01-01 新唐科技股份有限公司 微控制器及其記憶體控制方法

Also Published As

Publication number Publication date
EP3353626A1 (en) 2018-08-01
WO2017052731A1 (en) 2017-03-30
EP3353626A4 (en) 2019-05-01
CN107924222A (zh) 2018-04-17
US9916104B2 (en) 2018-03-13
US20170115916A1 (en) 2017-04-27
TWI718169B (zh) 2021-02-11
US9818458B1 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
TWI718169B (zh) 用於使記憶體裝置進入低功率狀態的技術
KR102500661B1 (ko) 다중 레벨 셀 모드 비휘발성 메모리를 위한 비용 최적화된 단일 레벨 셀 모드 비휘발성 메모리
US10146477B2 (en) Command queuing
CN103946813B (zh) 基于使用统计量追踪的远存储器访问信号的生成
US9098402B2 (en) Techniques to configure a solid state drive to operate in a storage mode or a memory mode
US10372446B2 (en) Technology to dynamically modulate memory device read granularity
US20160132237A1 (en) Data storage device, data processing system and method of operation
KR101862112B1 (ko) 비휘발성 메모리(nvm) 기술 기반 메모리의 부팅 시간 제로화의 가속화
US11157064B2 (en) Techniques to dynamically enable and disable accelerator devices in compute environments
TWI637270B (zh) 混合式記憶體驅動器，電腦系統，及用於操作多重模式混合式驅動器之相關方法
US9520170B2 (en) Volume select for affecting a state of a non-selected memory volume
BR102014005665A2 (pt) Técnicas para economia de energia em cargas de trabalho
RU2643499C2 (ru) Управление памятью
US20170371785A1 (en) Techniques for Write Commands to a Storage Device
US20170062023A1 (en) Systems and methods to rejuvenate nonvolatile memory using timestamps
US10558255B2 (en) Hybrid hardware/firmware power management controller for media devices
KR102518010B1 (ko) 휘발성 메모리에 대한 극성 기반 데이터 트랜스퍼 기능
US20200364162A1 (en) First boot with one memory channel