CN1079076A

CN1079076A - 竖直腔面发射激光器光学互连工艺

Info

Publication number: CN1079076A
Application number: CN 93102380
Authority: CN
Inventors: G·P·奥尔布赖特; J·L·耶威尔
Original assignee: Bandgap Technology Corp
Current assignee: Bandgap Technology Corp
Priority date: 1992-01-21
Filing date: 1993-01-21
Publication date: 1993-12-01
Also published as: US5266794A; WO1993014514A1; AU3479993A

Abstract

一种三维光学互连，具有叠层的竖直方向对准的一些光电子集成(OEIC)组件。每一块OEIC组件都包括竖直腔面发射激光器(VCSEL)阵列、接收器和电子逻辑线路，它们均集成在单块半导体基片上。各OEIC组件之间的信息传递，是靠从VCSEL到相邻OEIC组件上相应接收器的激光辐射的自由空间传播来实现的。晶体管，例如异质结型双极晶体管，可用于驱动VCSEL。

Description

本申请与并此提出的美国申请有关，其在美国的申请系列号为07/790964，是在1991年11月7日提出的。

本发明涉及光学互连领域，更确切地说，涉及单片集成的面发射激光器和接收器的三维列阵，被用于改进竖直叠层光电集成电路组件之间的光学互连。

目前对于完全电子化信息处理器工作速率方面的主要局限，首先是由于同实际布线有关的问题。例如使用象共面金属带状线之类实际布线的全电子化处理器，其共面金属带状线的缺点是同电子逻辑固体组件的阻抗不匹配。这种阻抗失配可导致大量的功率消耗和降低工作速率。除此而外，电子元件之间的信息传递速度，大大取决于互连金属导线的特征性R-C时间常数。

尽管对互连结构进行选择能够改进某些处理系统的操作速度，但当这些固体组件的规格进一步减小时，它在有效地降低R-C时间常数方面并不完全适合。这可通过意识到当寄生电容C随着尺寸的减小而减小时，电阻R不仅不减小反而增加，而使R-C时间常数保持相对固定来更好地加以理解。

而且与采用实际布线相关的噪声也成问题。一般说来，每当经过带状线连接回路的信号变化时，总是会产生一个电压峰值。对于数字系统来说，必须采用昂贵和复杂的误差归算技术来补偿噪声，以便达到所要求的少量误差率。此外，在超大规模集成电路（VLSI）上碰到的数以百计甚至数以千计的电子逻辑固体组件中的信息递，通常为一系列，从而产生传统的Von Neumann阻塞问题。

对于阻抗不匹配以及Von Neumann阻塞问题的一种解决办法，是实现光电子互连。例如可参见（Goodman，J.W等发表在《应用光学》，VO1.27 PP.1742（1988）以及Kostuk，R.K.等发表在《应用光学》VO1.24（1985）的文章，均被结合在此作为参考。光电子互连的作用如同量子阻抗匹配元件，它利用光束来在电子元件之间建立互连或者信息传递途径，以避免失配和阻塞。与实际布线不同，这些阻抗匹配元件（例如激光器和光接收器）能够将电子转换成光子，然后将光子逆转换为电子，以建立互连。其优点在于光束之间并不民生强烈的相互作用，从而能够显著改善抗扰度。进一步说来，作为光学互连，对于功率和带宽的要求，并不象实际导线那样与其距离有关。

涉及这种光电子互连结构，已经作了大量的工作。例如新近提出的结构，包括使用二维列阵的面发射激光二极管和集成在单块半导体基片上的探测器列阵，例如发表在SPIE International Conference on Advances in Interconnection and Packaing，Vol，1389（1990），由J.L.Jewell等人在PP.401～407;由J.Jahns在P.P.523～526;由A.G.Dickinson等人在PP.503～514撰写的论文，以及发表在IEEE Proceeding-1989 Southeastcon，Session 12B5，PP.1132-1139由H.D.Hendricks等人撰写的论文，还有发表在SPIE Optoelectronic Signal Processing for Phased-Array Antennas，Vol.886，PP，1～11（1988）由P.K.L.Yu等人撰写的论文，所有这些论文均在此结合作为参考。

在现有技术中留待解决的问题，是要提供一种互连结构，（1）它采用的是高速率、高效率的光电子集成电路（OELC）发射器/接收器;（2）它采用的是能同三维混合式光电子信号处理系统兼容的OEiC互连工艺;（3）它适于制造，并能进行刚性内叠层光学互连的对准。

所有这些以及其它一些目的，是根据本发明来达到的，它是一种三维的光学互连，适于实现三维的光电子处理器。这种三维的光学互连，包括由一些竖直对准的光电子集成电路（OEIC）组件构成的叠层，其中每一组件都包括与发射器和接收器相连的电子逻辑线路。在该光学互连结构中，为电子处理用的电子逻辑线路，都同采用标准的半导体生长和处理工艺得到的半导体基片上的发射器和接收器单片集成在一起。

在本发明的最佳实施例中，每一块竖直对准的OEIC组件，均包括GaAs逻辑固体组件、发射器和接收器，全都制做在单块GaAs基本之上。更确切地说，发射器包括与竖直腔面发射激光器（VCSEL）竖直集成在一起的异质结场效应晶体管（HBT），而接收器则包括异质结型光电晶体管（HPT）。使用被设计成具有同样的外延层或结构的HBT和HPT，该构形不但能降低制造工艺的复杂性，而且能使每种结构都能起发射器或者接收器的作用。

来自GaAs逻辑固体组件的输出信号接在相应的HBT上面，然后被放大以驱动VCSEL至高于阈值并产生激光，而且将来自输出信号的信息调制为被发射的辐射。垂直于基片平面出射的光学辐射，被竖直发射给下一个相邻的OEIC组件。此光学辐射的波长被设计在GaAs基片的透射带内，并透过该基片发射给相应的接收器HPT，以进行检测及放大。经放大后的信号随后再由金属互连发送电子线路，以进一步作电子处理。在OEIC组件之间的这种发射和接收，就能够在相邻的OEIC组件之间建立信息交换途径和互连。

通过阅读结合附图所作的以下说明，可以得到对于本发明的更完全理解，其中，

图1为根据本发明原理的示范性三维光学互连结构;

图2为具有单片集成的异质结型光电晶体管（HPT）和竖直腔面发射激光器（VCSEL）的发射器最佳实施例横截面;

图3为用在图1所示三维光学互连中的示范性异质结场效应晶体管（HBT），对于某些基极注入电流时的集电极电流对集电极-发射极电压的特性曲线;

图4为对于用在图1所示三维光学互连中的示范性竖直腔面发射激光器（VCSEL）的，表示电压对电流（I-V）以及光功率对电流（L-I）的特性曲线;

图5为对于用在图1所示三维光学互连中的示范性异质结型光电晶体管（HPT）的电路构形;

图6为作为图1所示三维光学互连中使用的示范性异质结型光电晶体管，对于某些入射功率水平下的集电极电流对集电极-发射极电压的特性曲线;

图7为对于图1所示三维光学互连中使用的示范性异质结型光电晶体管的光谱响应曲线;

图8为单片集成的异质结场效应晶体管、竖直腔面发射激光器以及异质结型光电晶体管横截面，以及

图9为各种光电互连构形所具有的电流对于发射器耗散的电功率的特性曲线。

本发明基于采用高速率竖直腔面发射激光器（VCSEL），其与晶体管和高密度电子逻辑线路集成在一起以构成能够三维互连的光电子集成电路（OEIC）组件。具体说来，提供高速光学互连的VCSEL的规格、速率和结构，是由包含VCSEL列阵的竖直叠层的OEIC组件实现的。这些OEIC组件之间的信息交换，最好是靠相邻OEIC组件上VCSEL和相应的接收器间激光辐射的自由空间传播来实现。

三维光学互连的概念，可通过图1中四叠层的系统加以说明。在每一个OEIC互连或者结10_i.j处，元件列阵被用来产生、发射和接收光信号或者光束20_i.j，其中i表示OEIC组件，j表示元件号。每一块组件上的OEIC互连/或者结，基本上都是按同一图形排列的。此外，如图1中所示，这些OEIC组件都是竖直叠层和对准的，从而使一块组件上的结基本上总在处在相邻组件上这些结正下方。这就是说所有带j个元件的结在竖直路线上基本上是对准的。

每一元件列阵都包括一个发射器30_i.j和一个接收器40_i.j，前者被用来产生调制光束20_i.j，以提供对于相邻组件上的另一个OEIC互连或者结的连接;后者被用来接收载有数据或信息的调制光束或者光信号20_i.j。按照这种方式，可以建立发射器30_i.j和接收器40_i+l.j及/或40_i-l.j之间的光学互连。例如，发射器30_4.j可以和接收器40_3.1及/或40_5.1光学互连。将发射器30_i.j和接收器40_i.j与电子逻辑线路50_i（诸如组合和序贯逻辑固体组件）集成在一起，进一步能实现三维混合处理器。

对于本领域的技术人员是显见的，通过用电子学方法切断相关的发射器可以切断这些互连中的某一些，以建立随意预定的互连电路。此处，当然应该意识到，通过使用纤维或者整体（bulk）光学（例如光学成象中继系统），可以实现发射器30_i.j和接收器40_i.j之间的光学互连。

可以预料，以GaAs为基片的电子逻辑线路将被用来替代更成熟的硅加工工艺，因为在硅基片上难以生长和制造光学或者光电子学固体组件。此外，作为Si为主的集成电路工艺（CMOS）对于GaAs为主的集成电路工艺（增强型漏极耦合的FET逻辑线路）所具有的集成密度方面的主要优点，对于本三维光学互连结构并不特别相关。无须以与驱动高的输入/输出电容相关的电流驱动作代价，且能免除Von Neumann阻塞，故对于超大规模集成电路（VLSI）的冲击可以避免。

再一次参见图1，本发明的三维光学互连至少包括竖直对准的最好为GaAs的一叠层基片60₁至60₄。如通过以下描述将变得非常明显的那样，每一基片的平面都构成一个OEIC组件，为简化起见，将带有与相应基片同样的编号。此OEIC组件将被称之为60_i，其中表示OEIC组件的元件号，与上述指出的符号表示法一致。每一块OEIC组件60_i都包有电子逻辑线路50_i、发射器30_i.j以及接收器40_i.j，被单片集成在采用技术上公知的标准半导体生长及制造工艺生产的相应基片60_i上。

如图所示，发射器30_i.j和接收器40_i.j位于基片60_i的周围，且按所需要的图形配置。然而应当理解，发射器30_i.j和接收器40_i.j也可换一种方式按不同的几何图形或图样制做，取决于该系统的用途。例如，它们可以更均匀地分布在OEIC集成电路区域内，而且发射器可以放在距接收器一定距离处。

每个发射器30_i.j都包括一个与竖直腔面发射激光器（VCSEL）集成在一起的晶体管，例如异质结场效应晶体管（HBT）或者场效应晶体管（FET）。与边缘（edge）发射激光器不同，VCSEL发出的激光辐射是在垂直于其中所形成的P-n结平面上。对于VCSEL的详细讨论，例如可参见美国专利U.S.4，949，350;J.Jewell等人在Scientific American Vol.265，No.5，PP.86-94（1991.11）发表的文章，以及J.Jewell等人在IEEE Journal of Quantum Electronics，Vol.27，No.6，PP，1332-1346（1991，6）发表的文章，均在此结合作为参考。

最好将每一电子逻辑线路50_i的输出信号接在HBT上面，由其把电子逻辑线路50_i的输出信号进行放大，以便将VCSEL驱动至超过阈值并发出激光。来自VCSEL或者光束20_i.j的激光输出，根据该放大了的输出信号的幅度进行调制，因而使含有由电子逻辑线路50_i的输出信号所承载的信息。每一个接收器40_i.j都包括一个异质结型光电晶体管（HPT），以对来自相邻的OEIC组件由其以λs的波长射在该接收器40_i.j光吸收区内的光束20_i.j进行检测及放大。对于下面描述的特定烫遄组件结构来说，波长λs要选择在约比0.88μm长，其理由之一是因为GaAs半导体基片60_i对这些波长是透明的。

垂直于基片出射的光束20_i.j将竖直发射给下一块OEIC组件，以使每一光束20_i.j都能被相应的接收器探测。HPT的高功率电子输出端与电子逻辑线路50_i的一些GaAs逻辑固体组件的输入端相连，以作进一步处理;如果需要，随后再发送给发射器以与另一块相邻的OEIC组件互连。与此类似，包含发射器、接收器以及电子逻辑线路的每一后续的OEIC组件都能同相邻的OEIC组件连通，以便在相邻的OEIC组件之间能够建立三维内叠层光学互连，而且如果需要，可以在所有的OEIC组件中间建立这种光学互连。本领域的技术人员会了解作为电子逻辑线路50_i用的适合的功能电路，而且了解每一相邻的组件间例如构成大功率光电子信号处理器时适合的互连图形。

由于VCSEL的速率大约比成熟了的带状线互连的速率高一个数量级，故应当予计到，光学互连的处理器能够实现以许多千兆赫的时钟速率进行工作，而不是大多数的全电子化信息处理器工作在100兆赫的时钟速率上。

为了更好地理解本发明的三维光学互连，作为发射器30_i.j和接收器40_i.j的固体组件的结构以及它们在半导体基片50_i上的集成，将在下面进行讨论。

如图2所示，本发明所述三维光学互连的最佳实施例，采用的是单片集成的HBT70和VCSEL80作为每一个发射器30_i.j。HBT的工作方式是公知的，当然不在此作详细讨论。

发射器30_i.j是一个三极固体组件，每一组件都有一些接在发射极层90、基极层100以及来自VCSEL80的布喇格分布反射器110（或者n-型导电层115）上的接头。在工作过程中，来自电子逻辑线路50_i的低功率输出信号，在有经过布喇格分布反射器110和发射极层90的直流偏压存在的情况下，例如可经过共面带状线接在HBT70的基极层100上。当此电子逻辑线路50_i的输出信号处在接通状态下，该低功率输出将被HBT20进行放大。例如只有几个μw的典型低功率输出信号，可被放大到几百mw。

更确切地说，HBT70的功能是作为功率放大器。送给HBT70的低功率信号，通常以超过1600的增益进行放大。由于HBT70具有高增益，故如果需要，作为HBT70有可能驱动几十个VCSEL，以便取得大量输出端数。最好是让发射极层90具有n-型导电性，基极层具有窄带隙能的P-型导电性，集电极层160具有窄带隙能的n-型导电性。在工作时经过某电极层160和发射极层90施加偏压，并由电子逻辑线路将小电流单独加到基极层100上，以便由集电极层160中得到大电流。图3为对于常用HBT的某些基极注入电流时，集电极电流对集电极-发射极电压的特性曲线。

换一种方式，发射器30_i.j可以包括FET和单片集成在基片60_i上的VCSEL。同样，FET除为电压控制器件之外，能将此电子逻辑线路的低功率输出信号放大到足以驱动该VCSEL。这种类型的结构在共同进行中的美国专利序号No.中进行了描述，在此结合作为参考。

VCSEL 80发出垂直于基片130平面的激光辐射。比较有利的作法是采用传统的集成电路加工技术来制造VCSEL80，而且可以单独地编址，以便能实现可以电学编址易成形的光学互连。

VCSEL 80包括夹在反射镜（mirror）110和150之间如一个或多个量子阱那样的活性区140，可由分子束外延生长出来。一般说来，这些反射镜是由交错的四分之一波长的例如AlAs和AlGaAs层构成的分布布喇格反射器（DBR），所用的材料取决于作为量子阱使用的材料系。在工作时注入电流一般限制在此活性区内，例如通过采用环形质子注入区或者台面（mesa）结构，以达到受激发射。作为这种电流汇集使用的离子注入的细节，是在Y，H.Lee等人的Electronics Letters，Vol.26，PP.1308-1310（1990）文章中阐述的，在此结合作为参考。

然而应当理解，电学泵浦是靠将底部的反射镜150和基片130掺杂为一种导电性例如n-型导电性，并将顶部反射镜110的区域掺杂为具有相反导电性，例如P-型导电性，以便形成二极管结构并将适当的电压加在该二极管结构上来完成的。

换一种方式，打算让基片130不进行掺杂。在这种情况下，不是让VCSEL的基极平面接地，就是需要从基片底部到该器件水平面的电连接，以便能将适当的电压加在该二极管结构之上。

在现有技术中，VCSEL被设计为在770-1100nm波长范围内以非常低的驱动电流和电压发射的器件，是能够和模拟或者数字集成的CMOS或TTL电子线路兼容的。与传统的制成带有45°小平面反射镜的边缘发射激光器不同，VCSEL可以做成特别小的规格，例如直径为1μm数量级。

图4中表示的，是对于直径为10μm且工作在850nm波长上的VCSEL，电压对电流（I-V）以及光功率对电流（L-I）的特性曲线。

进一步说来，如下所述，VCSEL80阵列可以很容易地制造出来，即通过外延性沉积出VCSEL的半导体层，然后由光学光刻法限定的腐蚀出许多纵列，每一纵列都将VCSEL隔开。

设想对于本集成HBT和VCSEL来说，作为VCSEL活性区的半导体层将选自GaAs/InGaAs系，而且作为HBT的半导体层将选自GaAs/AlGaAs系。对于HBT来说，最好预期为n-p-n结构，因而要求HBT变成下一个VCSEL的n-型导电性反射镜。此外，HBT可以按竖直叠层或者并列几何图形的“HBT-朝上”、“HBT-朝下”进行制做。标准制造工艺包括有分子束外延（MBE）、化学湿选法腐蚀、活性离子腐蚀、离子注入、离子扩散以及接触金属体化，可被用来按照本发明的原理制造发射器。

每一个接收器40_i.j都包括一个HPT。用于构成高增益HBT70的同样表层，将被用作HPT的表层，但工作在双端悬空基极线路接法。该HPT将能够接收来自三维光学互连中上或下部相邻的OEIC组件的光辐射。工作过程中入射光经过透明的发射极90传播，而且分别在基极层100和集电极层160中被吸收，其结果是得到由光产生的电流。这种由光产生的电流，由于该结构中存在着异质结界面而以该器件的高增益进行放大。可以预料，约大于100A/W的响应度将能达到。图5及图6分别表示的是电路结构，以及对于典型HPT的不同入射光功率水平下的一组电流一电压曲线。如从图6中可以看出，对于240μm的入射光功率来说，将能产生出高于20mA的电流。

利用HPT作为接收器的进一步优点在于它的具有特征性的平坦的光谱响应，表示如图7。如果VCSEL的输出波长由于温度改变而发生变化，那么接收器对入射光信号的响应基本上不受影响，因而将是对温度不敏感的。

换一种方式，该接收器可以包括单片集成在基片60_i上的金属-半导体-金属（MSM）光电探测器和FET放大器。

图8表示根据本发明原理的示范性单片集成的HBT170、VCSEL180和HPT190。该示范性的实施例，是外延性生长在例如由竖直缓变凝固工艺制造的平面GaAs基片200上的。集电极、基极和发射极的薄层，分别包括n-AlGaAs层210、P-GaAs层220以及n-GaAs层230。本领域的技术人员将注意到构成HBT170的半导体层210、220以及230。重要的问题在于，HBT170的外延层仅生长GaAs基片200的整个结构的一部分上面，以使其余部分能被利用来制造GaAs电子集成电路240。在HBT170的外延层被沉积之后，VCSEL180的处延层在HBT170上面生长出来。

在这个示范性的实施例中，VCSEL 180包括一个类在分布布喇格反射器（DBR）260和270中间的激光腔250。该激光腔包括位于P-型导电性DBR260和n-型导电性DBR270之间的活性光发射量子阱区280。DBR260和270可以由交错的四分之一波长厚度的AlAs和AlGaAs层制做（图中未表示）。

在生长出HBT和VCSEL的表层之后，可以进行化学湿选法腐蚀，以对包括HBT和VCSEL在内的每个发射器实现单独的台面结构。本领域的技术人员会对制造发射器的台面结构用的化学溶液有所了解。对于具有如HBT170同样表层的HPT 190来说，VCSEL表层是由该台面结构一部分中腐蚀出来的，以便绕基片200周围形成HPT图案。另外，光刻和外延沉积技术的运用，可被利用来制造GaAs电子逻辑线路240。

传统性欧姆接点可被沉积在HBT170、HPT190以及DBR260的两侧边缘，以便分别提供对HBT170的发射极层210、基极层220和DBR260的欧姆接点290、300和310;并且分别提供对HPT 190的发射极层210a和集电极层230a的欧姆接点320和330。可以预料，在金属体化之前，基片200可被修磨和抛光，以增强来自相邻OEIC组件的后部照明。另外，对于VCSEL180来说，环形欧姆接点340便于接点310和DBR260间的接触而让发出的辐射射出。环形欧姆接点340可由标准的光刻工艺加工出来，包括蒸发和卸下工艺，在技术上是公知的。

如图8所示，来自相邻的OEIC组件而由输入1，输入2和输入3表示的光辐射，能够建立来自每一OEIC组件的连通。指定“以输出”表示的光辐射，能够提供对相邻OEIC组件的连通。也还应当指出的是，为便于来自上部的OEIC组件的光辐射（即输入3）被接收，上部的OEIC组件应当采用“HBT-向上”的构形，它很容易让此输出辐射向上或向下发出。对于“HBT-向上”的构形来说，HBT是在VCSEL之上制做的。

如图8所示，小透镜阵列也可与VCSEL、HBT和HPT集成在一起。这些小透镜可以折射、衍射或者梯度折射率透镜，被用来控制由VCSEL发出的辐射的传播，并使其射向下一块OEIC组件。

统计表明，基于面发射光电子互连基础上的VCSEL，对于边缘发射激光器和LED基础上的互连具有显著的优越性。

图9中表示的，是对于LED/PIN、边缘发射激光器/PIN、VCSEL/HPT和VCSEL/FET各种互连结构下，电流对发射器电功率的特性曲线。

作为LED、VCSEL以及边缘发射激光器的典型光效率，分别为0.01、0.04和0.5。随着VCSEL效率的提高（因其设计结构改进），电流对于发射器的电功率耗散间的特性也应当改善，如图9中的虚线所示。

进一步的统计表明，对于建立在互连基础上的VCSEL来说，其互连效率或光耦合效率，明显地优于LED或者边缘发射激光器。例如，据估计LED、边缘发射激光器和VCSEL的互连效率分别约为0.05、0.1和0.5。基于LED互连的互连效率低，是由于利用的是非相干成象;而作为边缘发射激光器的互连效率低，是由于发出的激光辐射为椭园形，最好是让VCSEL互连在其它光学器件上具有适宜的空间光束外形，以便实现本发明的三维光学互连。

应当认识到，本发明所述三维互连结构，可以采用由其它半导体材料制成的VCSEL，例如GaInAsP/InP，InP/InGaAsP，AlGaAs/GaInP或者InAlAs/InGaAsP，所有这些材料都可以制在InP基片上。对于这些半导体来说，VCSEL发射的波长约在1.0～1.65nm范围内。最好是让InP对于这些波长是透明的，容许通过它发射和接收，以建立光学互连。另外，本领域的技术人员概括本发明的教导，可以作出其它各种变更，并且落在本发明的精神和范围之内。

Claims

1、一种三维光电子互连，它包括：

具有至少一个第一平面表面的第一块半导体基片；

按第一种图案单片集成在上述第一表面上的第一阵列的竖直腔面发射激光器，其中每激光器用来产生所需波长的辐射，所述辐射垂直于上述第一平面发射；

用来产生第一组带有信息的电信号的装置；

对于每一激光器来说，响应于上述电信号而对上述辐射进行调制，以将上述信息光学叠加其上的装置；

具有至少一个第二平面表面的第二块半导体基片，上述第一及第二平面表面为非共面的；

按上述第一种图案单片集成在上述第二表面上的第二阵列的光接收器，用来接收来自相应激光器的辐射，然后将上述辐射转换成第二组电信号，以及

用来处理上述第二组电信号装置，从而通过在上述激光器和光接收器之间对于上述辐射的发射和接收，在上述产生第一组电信号的装置和处理第二组电信号的装置之间建立光电子互连。

2、如权利要求1的三维光电子互连，其中所述的用来产生第一块电信号的装置，包括GaAs逻辑线路。

3、如权利要求2的三维光电子互连，其中所述的GaAs逻辑线路，是单片集成在上述第一表面上的。

4、如权利要求1的三维光电子互连，其中所述的用来调制上述辐射的装置，包括一些异质结场效应晶体管，其中每个场效应晶体管都同相应的激光器单片集成在一起。

5、如权利要求1的三维光电子互连，其中所述第二阵列的光接收器，包括一些异质结型光电晶体管，其中每个光电晶体管都单片集成在上述第二块半导体基片上。

6、如权利要求1的三维光电子互连，其中所述的用来处理第二块电信号的装置，包括GaAs的逻辑线路固体组件。

7、如权利要求6的三维光电子互连，其中所述的GaAs逻辑线路固体组件，是单片集成在上述第二表面上的。

8、如权利要求1的三维光电子互连，其中所述第一块半导体基片为GaAs。

9、如权利要求1的三维光电子互连，其中所述第二块半导体基片为GaAs。

10、如权利要求1的三维光电子互连，其中所述的竖直腔面发射激光器，包括具有至少一个量子阱区域的活性区。

11、如权利要求10的三维光电子互连，其中所述的量子阱区域，包括若干第一层和若干第二层，所述第一层包括宽带隙的半导体材料，所述第二层包括窄带隙的半导体材料，而且所述第一层是和所述第二层相互交插的。

12、如权利要求11的三维光电子互连，其中所述的量子阱区域，由下述组合GaAs/AlGaAs，GaAs/InGaAs，AlGaAs/GaInP，InP/InGaAsP或者InAlAs/InGaAsP构合。

13、如权利要求1的三维光电子互连，其中所述的辐射波长，比0.88μm长。

14、一种三维光电子互连，它包括;

多个按竖直结构排列的光电子集成电路（OEIC）组件，所述每一个OEIC组件至少带有一个发射器和一个接收器，上述发射器包括一个竖直腔面发射激光器（VCSEL），用于产生光辐射，以使由一个OEIC组件向另一个OEIC组件上的接收器传送的光辐射，能在期间建立光电子互连。

15、如权利要求14的三维光电子互连，其中所述的OEIC3组件，进一步包括有半导体基片，所述的发射器和接收器单片集成在上述基片之上。

16、如权利要求15的三维光电子互连，其中所述的OEIC组件，进一步包括有单片集成在上述基片上的透镜，以为从上述激光器传送的光辐射定向。

17、如权利要求14的三维光电子互连，其中的OEIC组件，进一步包括用来对从上述激光器发出的光辐射进行调制的装置。

18、如权利要求16的三维光电子互连，其中所述的用于调制光辐射的装置，包括有异质结场效应晶体管。

19、如权利要求14的三维光电子互连，其中所述的接收器包括异质结型光电晶体管。

20、一种三维光电子互连，它包括：

带有非共面表面的第一及第二块半导体基片;

配置在上述第一块半导体基片上的竖直腔面发射激光器，用来产生垂直于上述第一块半导体基片发出的光辐射，以及

配置在上述第二块半导体基片上的装置，用来接收由上述激光器发出的光辐射，以使该光辐射的发送及接收能够建立光学互连。

21、如权利要求21的三维光电子互连，其中所述的竖直腔面发射激光器，是单片集成在上述第一块基片上的;而且上述接收光辐射装置，是单片集成在上述第二块半导体基片上的。

22、如权利要求20的三维光电子互连，进一步包括配置在上述第一块基片上的装置，以对由上述激光器发出的光辐射进行调制;而且透镜是配置在上述第二块基片上的，以便将由上述激光器发出的光辐射聚焦在上述光辐射接收装置上。

23、如权利要求22的三维光电子互连，其中所述的光辐射调制装置，是单片集成在上述第一块基片上的;而且所述透镜，是单片集成在上述第二块基片上的。

24、如权利要求23的三维光电子互连，进一步包括单片集成在上述第一块基片上的透镜，以便将由上述激光器发出的上述光辐射射向上述光辐射接收装置。