CN107886988B - 在存储器编程期间斜变抑制电压 - Google Patents

Abstract

抑制电压是被施加到邻近于使存储器单元在程序操作期间写入的程序字线的字线的电压。可以在程序脉冲期间斜升用于程序操作的抑制电压。作为施加导致初始升压通道电势由于泄露而急剧地减少的恒定的高抑制电压的替代，系统可以更低地开始使抑制电压并在程序脉冲期间斜升抑制电压。斜升可以是在程序脉冲期间的持续斜变或处于有限离散步骤。这样的抑制电压的斜变可以提供程序干扰和抑制干扰之间的更好的权衡。

Description

在存储器编程期间斜变抑制电压

本案为分案申请。其母案的发明名称为“在存储器编程期间斜变抑制电压”，申请日为2015年3月27日，申请号为201580010729.X。

技术领域

本发明的实施例一般涉及存储器设备，并且更特别地涉及在存储器编程期间斜升抑制电压以改进程序干扰和抑制干扰之间的权衡。

版权通知/许可

本专利文献的公开内容的部分可包含受版权保护的材料。版权所有人不反对任何人对专利文献或专利公开内容的复制，因为其出现在专利与商标局专利文件或记录中，但是版权所有人另外保留对其的所有版权权利。版权通知适用于如下面描述的、和在关于其的附图中的所有数据，以及适用于下面描述的任何软件：版权©2014，英特尔公司，保留所有权利。

背景技术

计算设备依赖于储存设备以存储在计算设备中使用的代码和数据。固态存储器设备提供了不具有在常规旋转磁盘储存设备中使用的机械部分的非易失性储存。常见的固态储存技术是闪速存储器，并且更具体地，基于NAND的闪速存储器是尤其常见的。通过在被编程的字线上施加高电压来对诸如闪速存储器的固态存储器进行写入或编程。被编程的单元位于被编程的字线和被选择的位线的交叉点处。被抑制的单元位于被编程的字线和未被选择的位线的交叉点处。将需要被编程的单元保持在零通道电势处（通过将电压从被选择的位线传递至它们的通道），并通过对不需要被编程的单元的通道升压（将它们与未被选择的位线隔离并允许通道电容性地耦合到抑制电压）来抑制不需要被编程的单元。在两个或若干邻近字线上施加抑制电压到被编程的字线。被抑制的通道的升压电压可以被称为升压通道电势，并且通常高于在其处可以从存储器设备读取数据的正常操作电压水平。通过来自抑制电压的电容性耦合以及通道中的升压泄漏来确定被抑制的通道的升压通道电势。

存储器设备易受两个不同种类的程序错误影响，两个不同种类的程序错误通常被称为“干扰”，或者无意编程或改变不是写入操作的意图目标的其它存储器单元。存储器单元可以被称为牺牲品单元（victim cell）。两个种类的无意编程可以被识别为程序干扰（PD）和抑制干扰（ID）。PD发生于属于被编程的字线和未被选择的位线的单元上。ID发生于属于被抑制的字线（在抑制电压下的字线）和被选择的位线的单元上。当升压通道电势在被抑制的通道中不够（低）时PD发生，这引起无意编程。通常，系统增加抑制字线上的抑制电压以改进未被选择的位线上的升压通道电势，这最终减少PD。

在ID方面，也在被选择的位线上的抑制字线上的单元可能在程序操作期间、尤其是在高抑制电压的情况下被无意地写入。因此，增加抑制电压可以减少PD，但是增加抑制电压趋向于增加ID。因此将理解的是，存在提供足够高的抑制电压以将PD维持在期望比率与不增加抑制电压以将ID维持在期望比率之间的权衡。

附图说明

以下描述包括具有通过本发明的实施例的实现方式的示例的方式给出的图解的附图的讨论。应通过示例的方式而不是通过限制的方式来理解附图。如本文中使用的，对一个或多个“实施例”的参考要被理解为描述在本发明的至少一个实现方式中包括的特定的特征、结构、和/或特性。因此，在本文中出现的诸如“在一个实施例中”或“在替换实施例中”的短语描述本发明的各种实施例和实现方式，并且不必然地全部指的是相同的实施例。然而，它们也不必然是互相排斥的。

图1是其中在程序操作窗口期间增加抑制电压的具有存储器设备的系统的实施例的框图。

图2是在程序操作期间斜升抑制电压的系统中的电压波形的实施例的图表表示。

图3是两种干扰机制对固定抑制电压和斜变抑制电压的依赖性的实施例的图表表示。

图4是用于在程序操作期间增加抑制电压的过程的实施例的流程图。

图5是其中可以实现抑制电压斜变的计算系统的实施例的框图。

图6是其中可以实现抑制电压斜变的移动设备的实施例的框图。

某些细节和实现方式的描述遵循包括对可描绘下面描述的实施例中的一些或所有的附图的描述以及讨论本文中呈现的发明概念的其它潜在实施例或实现方式。

具体实施方式

如本文中描述的，针对存储器单元的程序操作包括在程序操作期间斜升抑制电压。斜变电压的使用可以改进PD（程序干扰）与ID（抑制干扰）之间的权衡。通过在程序操作期间增加抑制电压，被抑制的单元（在被编程的字线和未被选择的位线的交叉处的那些）看到改进的平均升压通道电势，这减少了PD。还可以通过抑制电压的斜升斜率和初始电压的选择来控制ID。在一个实施例中，可以保持整体平均抑制电压恒定，并且从而不影响ID而是显著地减少PD。在一个实施例中，为了相等的PD，可以减少整体平均抑制电压，并且从而减少ID。

抑制电压的斜升可以弥补泄漏的影响，其典型地引起传统编程实现方式中增加的PD。当施加恒定抑制电压时，升压通道电势逐渐漏至小得多的值。将理解的是，泄漏与升压电势指数相关。更高的升压通道电势导致指数地更高的泄漏。因此，对于恒定抑制电压，泄漏在开端处更高得多，并且初始升压通道电势减少得非常快。作为施加减少由于泄漏引起的升压的恒定抑制电压的替代，系统可以更低地开始使抑制电压并在程序脉冲持续时间期间使其斜变。在一个实施例中，斜升可以是在程序脉冲持续时间期间的持续斜升。其它的更复杂的实现可以包括抑制电压的周期性上升步骤而不是恒定斜升（其可以被称为周期性斜升）。

将理解的是，期望的抑制电压是从所结合的两个干扰机制（PD和ID）生成最少的受干扰的单元的抑制电压。作为施加和保持固定高压水平作为抑制电压的替代，系统施加被配置成改进PD和ID之间的权衡的电压。系统可以更有效地对程序操作期间的抑制电压波形定形以减少受干扰单元的总数。抑制电压的斜升可以被称为对抑制电压波形定形。对抑制电压波形定形与传统固定抑制电压水平形成对照。

传统系统在整个程序脉冲期间提供恒定的抑制电压以对被抑制的通道升压。在程序脉冲的开始处，通过来自抑制字线的电容性耦合来确定升压通道电势。将理解的是，初始升压由于电子泄漏到通道中而随时间减少，这最终确定了PD的量值。升压泄漏与瞬时升压指数相关。因此，增加抑制电压的恒定或固定值提供相对于PD改进的递减回报（diminishing return）。

在一个实施例中，抑制电压定形包括创建三角形抑制电压波形。因此，在一个实施例中，持续的斜升技术可以被称为抑制电压的三角形终止（TTO）。将理解的是，TTO方法提供抑制电压的持续斜升，这可以确保由于泄漏引起的升压损耗由每一时刻处的抑制电压的增加所补偿。TTO或其它斜升技术可以允许在程序脉冲的开始处抑制电压相对于传统固定值方法的减少。

图1是其中在程序操作窗口期间增加升压电压的具有存储器设备的系统的实施例的框图。系统100表示其中在程序操作期间斜升抑制电压的系统，并且可以是或者包括电子电路和/或电路设备。系统100包括存储器设备110，其表示经受针对用以写入到存储器单元中的一个的程序操作的程序干扰和抑制干扰的存储器设备。在一个实施例中，存储器设备110是闪速存储器设备或者其它NAND存储器设备。

存储器阵列120包括N个字线（WL[0]到WL[N-1]）。N可以是例如32或64，尽管一般而言阵列120的大小不影响单元干扰的起因或通过斜升升压电压减少单元干扰的能力。阵列120包括M个位线（BL[0]到BL[M-1]）。在一个实施例中，存储器设备110包括多个阵列120，或者存储器单元的多个存储体，来将数据存储在分离地可寻址的位置中。通过认定字线和位线来寻址或选择阵列120内的每个存储器单元。C/A（列地址）解码器112可以从接收的命令确定针对特定命令认定哪个或哪些位线。R/A（行地址）解码器114可以从接收的命令确定针对所述命令认定哪个字线。除了所描绘的存储器单元之外，系统100还图解串选择线（SSL），其使得能够选择位线、接地选择线（GSL）以及共源线（CSL），如本领域技术人员所理解的那样。

存储器设备110基于从电源130接收的电力来操作。电源130表示在系统100内生成以对电子设备（其可以包括系统100）的电子组件供电的一个或多个电压源或电压水平。电源130可以包括操作电压供给132，其提供由存储器设备110使用而用于读取操作的电压水平。操作电压供给132典型地是由电子系统中的其它电子组件共同使用的电压水平，并且是典型地用于执行设备间通信的电压水平。

电源130还提供编程电压供给140，其能够生成高于操作电压供给132的电压水平。编程电压供给140提供足够高以克服存储器阵列120的存储器单元的通道阈值的电压水平以使得能够对存储器单元进行编程。将理解的是，特定电压水平依赖于设备特定的特性和设计，并且因此可以针对来自不同制造商的设备而不同。在一个实施例中，编程电压供给140包括可变控制部142，其表示使电源能够可变地控制电压输出的电路元件和/或逻辑。例如，与上面描述的内容一致，可变控制部142可以使得能够实现电压水平的持续斜升或周期性斜升。

程序控制逻辑150表示存储器设备110通过其接收系统100内的程序命令并接收一个或多个程序电压水平的硬件和/或逻辑。在一个实施例中，程序控制逻辑150是存储器设备110的一部分。一个或多个程序命令使得系统100发起针对存储器阵列120的一个或多个存储器单元的程序操作。程序电压可以包括用以施加到程序字线的程序电压水平（例如，足够高以对存储器单元编程的水平）。程序电压还可以表示被施加到邻近于所述程序字线的一个或多个字线以减少程序干扰的抑制电压。例如，如果字线WL[3]是程序字线（意味着存在在程序操作期间要写入的字线中的一个或多个单元），则可以对字线WL[2]和WL[4]加偏压至抑制电压。当选择WL[3]作为程序字线（诸如WL[1]和WL[5]）时也可以用抑制电压对其它字线加偏压。

在一个实施例中，程序电压表示经斜升的抑制电压。更特别地，在程序操作期间斜升抑制电压。要区别在程序操作期间斜升电压与在存储器设备110的操作的其它部分处斜升或接通或施加供给电压。还要区别斜升电压与得自字线的电阻性和电容性延迟的用以达到目标电压的延迟。是否可存在其中在另一时间处斜升电压的情况，或者是否最初接通抑制电压可以被视为斜升电压，传统系统不如本文中描述的那样斜升抑制电压。传统上，被提供给抑制字线的电压是由电源130施加的固定电压。用传统的固定抑制电压，如在被抑制的存储器单元处看到的升压通道电势由于泄漏而指数下降，即使施加了固定电压。然而，用本文中描述的经斜升的抑制电压，编程电压供给140和/或程序控制逻辑150在（一个或多个）抑制字线处提供在程序操作期间改变的电压水平。将理解的是，程序操作是认定了程序脉冲的时间窗，其中向程序字线施加程序电压水平。用经斜升的抑制电压，存储器单元看到在程序脉冲持续时间期间的升压通道电势的增加。

在一个实施例中，基于存储器阵列120中的设备的预期或已知的行为来设置程序操作窗口期间在（一个或多个）抑制字线处看到的电压增加的量。例如，传统上，将抑制电压设置成固定水平使得在该固定值中的任何进一步的增加生成比减少的PD单元更多的ID单元（PD和ID单元的总数是最小值）。可以基于存储器架构、到通道的电容性耦合以及升压泄漏特性的知识来计算作为用该最佳固定电压的结果的升压通道电势的指数下降。在程序操作窗口的时段内，这样的传统方法将导致由被抑制的存储器单元的通道在程序脉冲持续时间内看到的平均升压电势。例如，11V的固定抑制电压生成程序操作开端处的10V的升压通道电势。该电势在15微秒时间窗的过程内下降至大约6V，用于在整个程序脉冲持续时间内在存储器单元处看到的稍稍超过7V的平均。替代地考虑近似7V的初始抑制电压和在程序窗口期间斜升至12V。在一个实施例中，在编程脉冲期间的每个时刻处，通过由于斜变的抑制电压的瞬时增加来持续地补充由于泄漏而损耗的升压通道电势。在这样的情况中，在被抑制的存储器单元的通道处看到的平均电压将会比在传统方法中看到的平均升压通道电势（7V）高得多（例如，超过8V），这减少了PD。另外，由于针对斜变情况的抑制电压在大部分程序脉冲持续时间内低于传统固定情况（11V），因此也用斜变抑制方法减少了在被编程的位线上的其它单元上的ID。

图2是在程序操作期间斜升抑制电压的系统中的电压波形的实施例的图表表示。图表202表示各种抑制电压波形。图表204表示被抑制的存储器单元的升压通道电势。

首先参考图表202，Vpgm表示施加到程序字线的编程电压。将理解的是，在图表202和204中没有明确地示出电压水平的标度。Vinh_F表示传统的固定抑制电压，并且被示出用于相对对照。将理解的是，在图表202中的电压表示如被施加到存储器设备的电压，而在图表204中表示由那些电压水平生成的被抑制的存储器单元处的升压通道电势。

在经斜变的抑制电压的情况下，存在针对抑制电压的至少一个开始和结束电压。图表202表示持续增加的斜升电压。Vinh_START表示被施加给抑制字线的开始电压。Vinh_END表示被施加给抑制字线的结束电压。典型地，Vinh_START低于Vinh_F并且Vinh_END高于Vinh_F。初始升压通道电势与抑制电压成比例并且因此针对传统的抑制电压方法更高（如在图表204中看到的）。然而，由于泄漏针对更高的信道升压电势指数地更高，因此针对固定抑制电压方法该升压遵循指数下降快速地减少。针对斜升抑制电压方法的初始泄漏低得多并且因此在升压通道电势的初始下降更低。当抑制电压开始斜升时，升压通道电势由于来自抑制电压字线的电容性耦合也开始升高。将观察到，在升压通道电势中的这样的持续升高将逐渐地饱和，并且在得自斜变的电势的瞬时增加等于由该瞬时电势产生的泄漏的情况下渐近线出现（高电势引起增加的泄漏）。

参考计时，将观察到，ID在整个抑制脉冲宽度持续时间（t_PASS + t_P）期间活跃，并且PD仅在程序使能脉冲的程序脉冲宽度（t_P）或时段期间活跃。时间段t_PASS表示从系统开始对字线加偏压的时间到认定程序信号的时间的时间段。时间段t_P是在其期间认定程序信号的窗口或时间的时段。时间的时段如同电压水平一样，依赖于设备的架构和系统特定的特性。时间段t_R_DELAY（针对经斜变的抑制电压的延迟）表示达到抑制电压偏压的时间与系统开始斜升电压的时间之间的延迟时间段。

如在图表204中看到的，通过Vinh_F和到通道的被抑制的字线的电容性耦合来确定针对开端处的固定抑制电压的升压通道电势。然后通过瞬间泄漏确定升压通道电势的演化。将理解的是，因为泄漏的速率在高升压条件下高得多，因此进一步增加的Vinh_F将会在程序脉冲宽度期间最终提供朝向改进的升压通道电势的递减回报。另外，用以支持高升压所需的高Vinh_F引起在时段t_PASS期间的不必要的ID。

如在图表204中还看到的，通过保持低的在斜变方法中的初始抑制电压（Vinh_START），与传统的固定抑制电压方法相比，减少了t_PASS期间的ID（更高的初始电压电势对应于更高的ID）。系统可以在t_PASS期间保持低的Vinh_START，因为PD在该时段期间是不活跃的，并且因此降低抑制电压将不影响PD。在一个实施例中，经斜变的抑制电压是三角形斜变，其在延迟时段（t_R_DELAY）之后开始并继续斜变直到Vpgm脉冲的结束为止。

可以基于通道的升压泄漏特性来计算或确定t_R_DELAY、Vinh_START和Vinh_END的实际值。应指出的是，在实际实现中，最优的t_R_delay可能小于、大于、或等于t_PASS。斜升抑制电压可以提供更高的平均通道升压电势以减少t_P期间的PD。将理解的是，在t_PASS期间维持低的ID可以允许Vinh_END（相对于Vinh_F的值）的更高的值，而不会不利地影响总体ID。在一个实施例中，通过计算对在每个时刻处或在子时间段内针对存储器设备的电势泄漏进行计数将会需要什么电压水平来确定针对Vinh_START和Vinh_END的值。在一个实施例中，经斜变的抑制电压在曲线的每一微秒处具有三角形斜率，但不必然是在整个时段内直线增加。对泄漏进行计数允许系统改进PD同时维持传统上可以获得的相同的ID。

图3是在固定电压升压和经斜变的电压升压上的PD和ID的依赖性的实施例的图表表示。图表302提供了在系统中出现的受干扰单元数对抑制电压波形并且更特别的是针对固定Vinh实现的固定电压，以及针对经斜变的Vinh实现的开始电压的图表表示。将理解的是，图表表示在没有必然地按比例的情况下的曲线的一般形状。

上部的指数曲线（简单的虚线图案）开始于左侧并且下降至右侧，并且表示针对传统的固定抑制电压实现的PD。下部的指数曲线（虚线-点图案）也开始于左侧并且下降至右侧，并且表示针对根据本文中描述的实施例的经斜变的抑制电压实现的PD。将观察到，经斜变的抑制电压提供了比传统方法更低的PD。

两个曲线都跨过实线曲线，其在左侧低处开始并指数增长至右侧。该曲线表示针对任一抑制电压波形的ID，因为该特定图表假设适当地选择斜变抑制波形（Vinh_START、Vinh_END和t_R_DELAY）的形状使得其匹配传统的固定抑制电压方法的ID同时改进PD。两个实线U形曲线指示总的干扰，其可以通过将PD和ID加在一起来计算。因此，针对固定抑制电压实现的可能的干扰的最小总数高于针对斜变的抑制电压实现的干扰的最小总数。

可以假设系统设计者将会选择针对任何实现的最佳性能点。因此，将选择Vinh_F电压作为产生针对固定抑制电压的U形总曲线中的最低点的电压，并且将适当地选择Vinh_START、Vinh_END和t_R_DELAY以产生针对斜变的抑制电压的U形总曲线中的最低点。这两个最低点之间的差可以被理解为斜升抑制电压的益处。

图4是用于针对程序操作的增加抑制电压的过程的实施例的流程图。过程400是用于针对程序操作应用增加抑制电压的过程。具有支持增加的或经斜变的升压电压的存储器设备的系统进入编程序列或编程状态，402。例如，系统可能遭遇写入命令以请求存储器设备写入数据到一个或多个存储器单元。系统可以例如通过发送存储器写入命令至存储器设备来发起针对存储器设备的程序操作，404。所述命令可以包括由控制逻辑生成以使得存储器设备执行所请求的写入操作的各种信号。

存储器设备解码程序操作请求或写入命令并识别程序字线和一个或多个抑制字线，406。程序字线是具有在程序操作期间将被编程以满足请求或命令的存储器单元的字线。抑制字线是邻近于程序字线的字线。将抑制电压施加到抑制字线可以通过在程序操作期间将其通道电容性地耦合至抑制电压来减少未选择的位线上的被抑制的单元的无意编程的风险。

系统生成针对抑制字线的抑制电压，408。在程序操作的开始处生成的抑制电压是初始抑制电压（例如，Vinh_START），系统将在程序操作期间增加初始抑制电压。可以保持初始抑制电压低于传统的抑制电压。来自更低的初始抑制电压的泄漏将小于来自更高的电压的泄漏，并且更低的电压将导致更低的ID。系统生成程序电压以在程序脉冲期间施加到程序字线，410。

系统生成程序脉冲，412，并发起程序操作。当在程序操作窗口中，414时，或在脉冲期间，系统可以增加抑制字线上的抑制电压，416。斜升抑制电压是增加升压通道电势的一种方式。在一个实施例中，系统在整个程序脉冲期间生成持续的斜升电压。斜升可以指代其中系统在程序操作期间增加抑制电压而不必然地生成持续的斜升的若干间隔。系统可以确定程序操作是否结束，418。如果程序操作结束，420是分支，则系统可以从程序字线解除认定程序电压并从抑制字线解除认定抑制电压，422。如果程序操作没有结束，420否分支，则在一个实施例中，系统将继续斜升抑制电压，从而返回至414。

图5是其中可以实现升压电压斜变的计算系统的实施例的框图。系统500表示根据本文中描述的任何实施例的计算设备，并且可以是膝上型计算机、存储设备、桌上型计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机、路由或切换设备、或其它电子设备。系统500包括处理器520，其为系统500提供指令的执行、操作管理和处理。处理器520可以包括任何类型的微处理器、中央处理单元（CPU）、处理核、或其它处理硬件以给系统500提供处理。处理器520控制系统500的总体操作，并且可以是或包括一个或多个可编程通用或专用微处理器、数字信号处理器（DSP）、可编程控制器、专用集成电路（ASIC）、可编程逻辑设备（PLD）等等或这样的设备的组合。

存储器子系统530表示系统500的主存储器，并且提供用于要由处理器520执行的代码或要在执行例程中使用的数据值的暂时性存储。存储器子系统530可以包括一个或多个存储器设备，诸如只读存储器（ROM）、闪速存储器、一个或多个种类的随机存取存储器（RAM）、或其它存储器设备、或这样的设备的组合。存储器子系统530尤其存储并托管操作系统（OS）536以在系统500中提供用于执行指令的软件平台。另外，从存储器子系统530存储并执行其它指令538以提供系统500的逻辑和处理。由处理器520执行OS 536和指令538。存储器子系统530包括存储器设备532，其中存储器设备532存储数据、指令、程序、或其它项。在一个实施例中，存储器子系统包括存储器控制器534，存储器控制器534是用以生成并发布命令至存储器设备532的存储器控制器。将理解的是，存储器控制器534可能是处理器520的物理部分。

处理器520和存储器子系统530被耦合到总线/总线系统510。总线510是表示由适当的桥、适配器、和/或控制器连接的任何一个或多个分离的物理总线、通信线路/接口、和/或点对点连接的抽象。因此，总线510可以包括例如以下中的一个或多个：系统总线、外围组件互连（PCI）总线、超传输或工业标准架构（ISA）总线、小的计算机系统接口（SCSI）总线、通用串行总线（USB）、或电气和电子工程师协会（IEEE）标准1394总线（通常被称为“火线”）。总线510的总线还可以对应于网络接口550中的接口。

系统500还包括被耦合到总线510的一个或多个输入/输出（I/O）接口540、网络接口550、一个或多个内部大容量存储设备560、以及外围接口570。I/O接口540可以包括用户通过其与系统500交互（例如，视频、音频和/或字母数字对接）的一个或多个接口组件。网络接口550为系统500提供通过一个或多个网络与远程设备（例如，服务器、其它计算设备）通信的能力。网络接口550可以包括以太网适配器、无线互连组件、USB（通用串行总线）、或其它基于有线或无线标准或专有接口。

储存器560可以是或者包括用于以非易失性方式存储大量数据的任何常规介质，诸如一个或多个磁性、固态、或基于光学的盘、或组合。储存器560在持久性状态中保存代码或指令和数据562（即，保留值而不管对系统500的电力中断）。储存器560可以一般地被视为“存储器”，尽管存储器530是用以向处理器520提供指令的执行或操作存储器。而储存器560是非易失性的，存储器530可以包括易失性存储器（即，如果中断对系统500的电力则数据的值或状态是不确定的）。

外围接口570可以包括上面未特别地提及的任何硬件接口。外围设备一般指代从属地连接到系统500的设备。从属连接是其中系统500提供在其上操作执行以及用户与其交互的软件和/或硬件平台的连接。

在一个实施例中，处理器520对存储在存储器子系统530和/或储存器560（例如，使用NAND技术的固态驱动（SSD））中的数据执行操作。存储器子系统530和/或储存器560可以包括通过将程序电压施加到程序字线并将抑制电压施加到抑制字线来编程的存储器设备。为了对这样的存储器设备进行编程，系统可以在程序操作期间斜升抑制电压。因此，系统将初始抑制电压施加到（一个或多个）抑制字线，并在程序操作期间增加抑制电压。施加增加的抑制电压可以改进存储器设备内的总的单元干扰性能，并允许处理ID和PD之间的权衡方面更多的灵活性。

图6是其中实现升压电压斜变的移动设备的实施例的框图。设备600表示移动计算设备，诸如计算平板、高性能服务器、移动电话或智能电话、启用无线的电子阅读器、可穿戴计算设备、或其它移动设备。将理解的是，一般性地示出某些组件，而并非所有这样的设备的组件被示出在设备600中。

设备600包括处理器610，其执行设备600的主要处理操作。处理器610可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑设备、或其它处理构件。由处理器610执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括涉及与人类用户或与其它设备的I/O（输入/输出）的操作、涉及电力管理的操作、和/或涉及将设备600连接到另一设备的操作。处理操作还可以包括涉及音频I/O和/或显示I/O的操作。

在一个实施例中，设备600包括音频子系统620，其表示与向计算设备提供音频功能相关联的硬件（例如，音频硬件和音频电路）和软件（例如，驱动器、代码）组件。音频功能可以包括扬声器和/或耳机输出，以及麦克风输入。可以将用于这样的功能的设备集成到设备600中，或将用于这样的功能的设备连接到设备600。在一个实施例中，用户通过提供由处理器610接收并处理的音频命令与设备600交互。

显示子系统630表示为用户提供视觉和/或触觉显示以与计算设备交互的硬件（例如，显示设备）和软件（例如，驱动器）组件。显示子系统630包括显示接口632，其包括用于向用户提供显示的特定的屏幕或硬件设备。在一个实施例中，显示接口632包括与处理器610分离的逻辑以执行涉及显示的至少一些处理。在一个实施例中，显示子系统630包括向用户提供输出和输入两者的触摸屏设备。

I/O控制器640表示涉及与用户的交互的硬件设备和软件组件。I/O控制器640可以操作以管理作为音频子系统620和/或显示子系统630的部分的硬件。另外，I/O控制器640图解用于连接到设备600的附加设备的连接点，用户可以通过该附加设备与系统交互。例如，可以被附连到设备600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或键区设备、或供特定应用使用的其它I/O设备，诸如读卡器或其它设备。

如上面提及的，I/O控制器640可以与音频子系统620和/或显示子系统630交互。例如，通过麦克风或其它音频设备的输入可以提供用于设备600的一个或多个应用或功能的输入或命令。另外，作为显示输出的替代或除了显示输出之外，可以提供音频输入。在另一示例中，如果显示子系统包括触摸屏，则显示设备还用作输入设备，其可以至少部分地由I/O控制器640管理。在设备600上还可以存在附加按钮或开关以提供由I/O控制器640管理的I/O功能。

在一个实施例中，I/O控制器640管理设备，诸如加速计、相机、光传感器或其它环境传感器、陀螺仪、全球定位系统（GPS）、或可以被包括在设备600中的其它硬件。输入可以是直接用户交互的一部分，以及向系统提供环境输入以影响其操作（诸如过滤噪声、针对亮度检测调节显示、针对相机应用闪光、或其它特征）。在一个实施例中，设备600包括电力管理650，其管理电池电力使用、电池的充电、以及涉及节电操作的特征。

存储器子系统660包括（一个或多个）存储器设备662用于在设备600中存储信息。存储器子系统660可以包括非易失性（如果中断对存储器设备的电力则状态不改变）和/或易失性（如果中断对存储器设备的电力则状态不确定）存储器设备。存储器660可以存储应用数据、用户数据、音乐、照片、文档、或其它数据、以及涉及系统600的应用和功能的执行的系统数据（不论是长期的或是暂时的）。在一个实施例中，存储器子系统660包括存储器控制器664（其也可以被视为系统600的控制的一部分，并且可以潜在地被视为处理器610的一部分）。存储器控制器664包括调度程序以生成并发布命令到存储器设备662。

连接性670包括硬件设备（例如，无线和/或有线连接器和通信硬件）和软件组件（例如，驱动器、协议栈）以使设备600能够与外部设备通信。外部设备可以是分离的设备，诸如其它计算设备、无线接入点或基站、以及外围设备，诸如耳机、打印机、或其它设备。

连接性670可以包括多个不同类型的连接性。为了一般化，设备600被图解有蜂窝连接性672和无线连接性674。蜂窝连接性672一般指代由无线载体提供的蜂窝网络连接性，诸如经由GSM（全球移动通信系统）或变体或衍生物、CDMA（码分多址）或变体或衍生物、TDM（时分多路复用）或变体或衍生物、LTE（长期演进——也被称为“4G”）、或其它蜂窝服务标准提供的蜂窝网络连接性。无线连接性674指代不是蜂窝的无线连接性，并且可以包括个人区域网（诸如蓝牙）、局域网（诸如WiFi）、和/或广域网（诸如WiMax）、或其它无线通信。无线通信指代数据通过使用经调制的电磁辐射通过非固态介质的传输。有线通信通过固态通信介质发生。

外围连接680包括硬件接口和连接器、以及软件组件（例如，驱动器、协议栈）以做出外围连接。将理解的是，设备600可以都是（“到”682）到其它计算设备的外围设备，以及具有（“从”684）被连接到其的外围设备。设备600通常具有“对接”连接器以出于诸如管理（例如，下载和/或上传、改变、同步）设备600上的内容的目的连接到其它计算设备。另外，对接连接器可以允许设备600连接到允许设备600控制例如到视听设备或其它系统的内容输出的某些外围设备。

除了专有对接连接器或其它专有连接硬件之外，设备600还可以经由共用或基于标准的连接器做出外围连接680。共用类型可以包括通用串行总线（USB）连接器（其可以包括多个不同硬件接口中的任何一个）、包括迷你显示端口（MiniDisplayPort ）（MDP）的显示端口、高清晰度多媒体接口（HDMI）、火线、或其它类型。

在一个实施例中，处理器610对存储在存储器子系统660（其可以包括SSD或其它NAND设备）中的数据执行操作。存储器子系统660可以包括通过将程序电压施加到程序字线并将抑制电压施加到抑制字线来编程的存储器设备。为了对这样的存储器设备进行编程，系统可以在程序操作期间斜升抑制电压。因此，系统将初始抑制电压施加到（一个或多个）抑制字线，并在程序操作期间增加抑制电压。施加增加的抑制电压可以改进存储器设备内的总的单元干扰性能，并允许处理ID和PD之间的权衡方面更多的灵活性。

在一个方面中，一种方法包括：发起针对存储器设备的程序字线中的存储器单元的程序操作，所述程序操作具有在其期间所述程序操作执行的相关联的程序操作窗口；针对所述程序操作的开始为邻近于所述程序字线的一个或多个字线生成初始抑制电压；以及在所述程序操作窗口期间斜升所述抑制电压。

在一个实施例中，所述程序操作窗口包括程序使能脉冲的宽度。在一个实施例中，生成初始抑制电压和在所述程序操作窗口期间斜升所述抑制电压包括将所述抑制电压从初始值斜变至最终值，选择该两个值以导致平均升压通道电势高于得自以固定水平发起抑制电压并且导致相同抑制干扰的平均升压通道电势。在一个实施例中，在程序操作窗口期间斜升抑制电压包括在所述程序操作窗口期间持续地斜升所述抑制电压。在一个实施例中，斜升抑制电压包括用三角斜率斜升抑制电压。在一个实施例中，存储器设备包括NAND闪速存储器设备。在一个实施例中，抑制电压包括被施加到邻近于程序字线的多个字线的抑制电压。

在一个方面中，一种存储器子系统包括：存储器设备，包括所述存储器设备的字线中的存储器单元，所述存储器单元经由程序操作可编程，所述程序操作通过具有相关联的程序操作窗口的程序操作信号来触发；程序控制逻辑，用以发起程序操作以对所述存储器单元编程，包括设置所述程序操作信号；以及电压源，用以针对所述程序操作为邻近于所述存储器单元的所述字线的一个或多个相邻字线生成初始抑制电压，并且在所述程序操作信号期间斜升初始抑制电压。

在一个实施例中，程序操作信号包括程序使能脉冲。在一个实施例中，电压源用以生成初始抑制电压并且斜升抑制电压包括将所述抑制电压从初始值斜变至最终值，选择该两个值以导致平均升压通道电势显著地高于得自以固定水平发起抑制电压、导致相同抑制干扰的平均升压通道电势。在一个实施例中，电压源用以在程序操作窗口期间持续地斜升抑制电压。在一个实施例中，电压源用以用三角斜率斜升抑制电压。在一个实施例中，电压源用以在程序操作窗口期间周期性地斜升抑制电压。在一个实施例中，存储器设备包括NAND闪速存储器设备。

在一个方面中，一种电子设备包括：用以存储数据的存储器子系统，所述存储器子系统包括存储器设备，所述存储器设备包括所述存储器设备的字线中的存储器单元，所述存储器单元经由程序操作可编程，所述程序操作通过具有相关联的程序操作窗口的程序操作信号来触发；程序控制逻辑，用以发起程序操作以对所述存储器单元编程，所述程序操作包括设置程序操作信号；以及电压源，用以针对所述程序操作为邻近于所述存储器单元的所述字线的一个或多个字线生成初始抑制电压，并且在所述程序操作信号期间斜升抑制电压；以及触摸屏显示器，被耦合以基于从存储器设备存取的数据生成显示。

在一个实施例中，程序操作信号包括程序使能脉冲。在一个实施例中，电压源用以生成初始抑制电压，并且斜升抑制电压包括将程序电压从初始值斜变至最终值，选择该两个值以导致平均升压通道电势显著地高于得自以固定水平发起抑制电压、导致相同抑制干扰的平均升压通道电势。在一个实施例中，电压源用以在程序操作窗口期间持续地斜升抑制电压。在一个实施例中，电压源用以在程序操作窗口期间周期性地斜升抑制电压。在一个实施例中，电压源用以用三角斜率斜升抑制电压。在一个实施例中，存储器设备包括NAND闪速存储器设备。

在一个方面中，一种制品包括计算机可读储存介质，其具有存储于其上的内容，所述内容在被执行时执行包括以下的操作：发起针对存储器设备的程序字线中的存储器单元的程序操作，所述程序操作具有在其期间所述程序操作执行的相关联的程序操作窗口；针对所述程序操作的开始为邻近于所述程序字线的一个或多个字线生成初始抑制电压；以及在所述程序操作窗口期间斜升抑制电压。

在一个实施例中，程序操作窗口包括程序使能脉冲的宽度。在一个实施例中，用于生成初始抑制电压的内容和用于在程序操作窗口期间斜升抑制电压的内容包括用于将所述抑制电压从初始值斜变至最终值的内容，选择该两个值以导致平均升压通道电势高于得自以固定水平发起抑制电压、并且导致相同抑制干扰的平均升压通道电势。在一个实施例中，用于在程序操作窗口期间斜升抑制电压的内容包括用于在程序操作窗口期间持续地斜升抑制电压的内容。在一个实施例中，用于斜升抑制电压的内容包括用于用三角斜率斜升抑制电压的内容。在一个实施例中，存储器设备包括NAND闪速存储器设备。在一个实施例中，抑制电压包括被施加到邻近于程序字线的多个字线的抑制电压。

在一个方面中，一种装置包括：用于生成第一组（deck）的电路元件的构件，第一组具有堆叠在源导体之上的多层电路元件；用于发起针对存储器设备的程序字线中的存储器单元的程序操作的构件，所述程序操作具有在其期间所述程序操作执行的相关联的程序操作窗口；用于针对所述程序操作的开始为邻近于所述程序字线的一个或多个字线生成初始抑制电压的构件；以及用于在所述程序操作窗口期间斜升抑制电压的构件。

在一个实施例中，程序操作窗口包括程序使能脉冲的宽度。在一个实施例中，用于生成初始抑制电压的构件和用于在程序操作窗口期间斜升抑制电压的构件包括用于将所述抑制电压从初始值斜变至最终值的构件，选择该两个值以导致平均升压通道电势高于得自以固定水平发起所述抑制电压并导致相同抑制干扰的平均升压通道电势。在一个实施例中，用于在程序操作窗口期间斜升抑制电压的构件包括用于在程序操作窗口期间持续地斜升所述抑制电压的构件。在一个实施例中，用于斜升抑制电压的构件包括用于用三角斜率斜升所述抑制电压的构件。在一个实施例中，存储器设备包括NAND闪速存储器设备。在一个实施例中，抑制电压包括被施加到邻近于程序字线的多个字线的抑制电压。

如本文中图解的流程图提供各种过程动作的序列的示例。流程图可以指示要由软件或固件例程执行的操作以及物理操作。在一个实施例中，流程图可以图解可以在硬件和/或软件中实现的有限状态机（FSM）的状态。虽然以特定顺序或次序示出，但是除非另外指明，否则可以修改动作的次序。因此，所图解的实施例应仅被理解为示例，并且可以以不同次序执行过程，并且可以并行地执行一些动作。另外，可以在各种实施例中省略一个或多个动作；因此，并非所有动作都被要求在每个实施例中。其它过程流程是可能的。

到本文中描述了各种操作或功能的程度，它们可以被描述或定义为软件代码、指令、配置和/或数据。内容可以是直接地可执行的（“对象”或“可执行”形式）、源代码、或差异代码（“δ”或“补丁”代码）。可以经由具有存储于其上的内容的制品、或经由操作通信接口以经由该通信接口发送数据的方法来提供本文中描述的实施例的软件内容。机器可读储存介质可以使得机器执行所描述的功能或操作，并且包括以由机器（例如，计算设备、电子系统等）可存取的形式来存储信息的任何机构，诸如可记录/不可记录介质（例如，只读存储器（ROM）、随机存取存储器（RAM）、磁盘存储介质、光存储介质、闪速存储器设备等）。通信接口包括对接到硬接线、无线、光等等介质中的任何一个以通信到另一设备的任何机构，诸如存储器总线接口、处理器总线接口、互联网连接、盘控制器等。可以通过提供配置参数和/或发送信号来配置通信接口以将通信接口准备好提供描述软件内容的数据信号。可以经由被发送到通信接口的一个或多个命令或信号来访问通信接口。

本文中描述的各种组件可以是用于执行所描述的操作或功能的构件。本文中描述的每个组件包括软件、硬件、或这些的组合。可以将组件实现为软件模块、硬件模块、特殊用途硬件（例如，专用硬件、专用集成电路（ASIC）、数字信号处理器（DSP）等）、嵌入式控制器、硬接线电路等。

除了本文中描述的内容以外，可以对所公开的本发明的实施例和实现做出各种修改而不脱离其范围。因此，应以说明性而不是限制性意义来解释本文中的说明和示例。应仅参考所附权利要求来量度本发明的范围。

Claims (26)

1.一种存储器设备，包括：

一个或多个非易失性存储器单元阵列；以及

对一个或多个非易失性存储器单元阵列执行读取和程序操作的电路，该电路用于：

向所选字线施加程序电压脉冲（Vpgm）；以及

向相邻未选字线施加第一电压并且在所选字线被偏置到Vpgm的同时连续地以恒定的速率从第一电压斜升到第二电压；

其中向所选字线施加Vpgm之前斜升开始并且继续直到至少程序电压脉冲结束。

2.根据权利要求1所述的存储器设备，其中所述电路施加第一电压并且在相邻所选字线的多个字线上连续地斜升到第二电压。

3.根据权利要求1所述的存储器设备，其中第一和第二电压具有低于Vpgm的幅值。

4.根据权利要求1所述的存储器设备，其中第一电压具有大于0的幅值。

5.根据权利要求1所述的存储器设备，其中所述电路在向所选的字线施加程序电压之前开始从第一电压斜升。

6.根据权利要求1所述的存储器设备，其中存储器设备包括NAND存储器设备。

7.一种在存储器编程期间斜变抑制电压的系统，包括：

存储器设备，包括：

一个或多个非易失性存储器单元阵列；以及

对一个或多个非易失性存储器单元阵列执行读取和程序操作的电路，该电路用于：

向所选字线施加程序电压脉冲（Vpgm）；以及

向相邻未选字线施加第一电压并且在所选字线被偏置到Vpgm的同时连续地以恒定速率从第一电压斜升到第二电压，其中向所选字线施加Vpgm之前斜升开始并且继续直到至少程序电压脉冲结束；以及

电压供应，用于向存储器设备提供一个或多个电压电平以使能读取和程序操作的执行。

8.根据权利要求7所述的系统，其中电压供应用于提供程序电压（Vpgm）和第一电压。

9.根据权利要求8所述的系统，其中电压供应包括可变控制逻辑，用于在相邻未选字线上从第一电压连续斜升到第二电压。

10.根据权利要求7所述的系统，其中所述电路用于施加第一电压并且在相邻所选字线的多个字线上连续地斜升到第二电压。

11.根据权利要求7所述的系统，其中第一和第二电压具有低于Vpgm的幅值。

12.根据权利要求7所述的系统，其中第一电压具有大于0的幅值。

13.根据权利要求7所述的系统，其中所述电路在向所选的字线施加程序电压之前开始从第一电压斜升。

14.根据权利要求7所述的系统，还包括存储器控制器，用于向存储器设备发送命令以执行读取和程序操作。

15.根据权利要求7所述的系统，其中存储器设备包括NAND存储器设备。

16.一种在存储器编程期间斜变抑制电压的方法，包括：

向非易性存储器单元阵列的所选字线施加程序电压脉冲（Vpgm）；

向相邻未选字线施加第一电压；

在所选字线被偏置到Vpgm的同时连续地以恒定速率从第一电压斜升到第二电压；

其中向所选字线施加Vpgm之前斜升开始并且继续直到至少程序电压脉冲结束。

17.根据权利要求16所述的方法，还包括：

向相邻所选字线的多个字线施加第一电压；以及

在相邻所选字线的多个字线上从第一电压连续斜升到第二电压。

18.根据权利要求16所述的方法，其中第一和第二电压具有低于Vpgm的幅值。

19.根据权利要求16所述的方法，其中第一电压具有大于0的幅值。

20.根据权利要求16所述的方法，其中所述连续地斜升包括：

在向所选的字线施加程序电压之前开始从施加到未选字线的第一电压斜升。

21.一种计算机可读介质，在其上具有指令，当指令被执行时导致计算机设备执行根据权利要求16-20中任一个的方法。

22.一种设备，包括：

用于向非易性存储器单元阵列的所选字线施加程序电压脉冲（Vpgm）的装置；

用于向相邻未选字线施加第一电压的装置；

用于在所选字线被偏置到Vpgm的同时连续地以恒定速率从第一电压斜升到第二电压的装置；其中向所选字线施加Vpgm之前斜升开始并且继续直到至少程序电压脉冲结束。

23.根据权利要求22所述的设备，还包括：

用于向相邻所选字线的多个字线施加第一电压的装置；以及

用于在相邻所选字线的多个字线上从第一电压连续斜升到第二电压的装置。

24.根据权利要求22所述的设备，其中第一和第二电压具有低于Vpgm的幅值。

25.根据权利要求22所述的设备，其中第一电压具有大于0的幅值。

26.根据权利要求22所述的设备，其中用于所述连续地斜升的装置包括：

用于在向所选的字线施加程序电压之前开始从施加到未选字线的第一电压斜升的装置。

Images