CN107852168B - 具有主动电荷消除的跟踪和保持 - Google Patents

具有主动电荷消除的跟踪和保持 Download PDF

Info

Publication number
CN107852168B
CN107852168B CN201680043183.2A CN201680043183A CN107852168B CN 107852168 B CN107852168 B CN 107852168B CN 201680043183 A CN201680043183 A CN 201680043183A CN 107852168 B CN107852168 B CN 107852168B
Authority
CN
China
Prior art keywords
transistor
sampling capacitor
coupled
switch
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680043183.2A
Other languages
English (en)
Other versions
CN107852168A (zh
Inventor
H·艾格若瓦
M·I·艾尔查莫斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN107852168A publication Critical patent/CN107852168A/zh
Application granted granted Critical
Publication of CN107852168B publication Critical patent/CN107852168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

在所描述的示例中，一种跟踪和保持电路包括初级采样电容器(110)、初级开关晶体管(206)和消除晶体管(210)。初级开关晶体管(206)被配置为提供跟踪状态和保持状态，跟踪状态将输入信号(114)连接到初级采样电容器(110)，保持状态将输入信号(114)与初级采样电容器(110)隔离。消除晶体管(210)被耦合到初级采样电容器(110)。消除晶体管(210)被配置为当初级开关晶体管(206)在保持状态时，将电荷注入到初级采样电容器(110)上，该电荷消除由初级开关晶体管(206)注入到初级采样电容器(110)上的电荷。

Description

具有主动电荷消除的跟踪和保持
背景技术
电子电路系统通常包括用于将模拟信号转换成数字信号的器件以及用于将数字信号转换成模拟信号的器件。例如，数字模拟转换器(DAC)可以用于将数字信号转换成模拟信号。相反地，模拟数字转换器(ADC)可以用于将模拟信号转换成数字信号。
通常在将模拟信号转换成数字信号时使用的一种类型的电路是跟踪和保持电路。跟踪和保持电路一般地在两种模式之间切换，即跟踪模式和保持模式。当在跟踪模式时，向存储器件提供输入信号。当电路切换为保持模式时，存储器件在发生切换时保持输入信号的值。在电路在保持模式时的持续时间期间，跟踪和保持电路输出保持的值(例如，至ADC)。
发明内容
在所描述的示例中，具有主动消除电路系统的跟踪和保持注入电荷，该消除电路系统消除由采样开关注入的非线性电荷。在一个实施例中，跟踪和保持电路包括初级采样电容器、初级开关晶体管和消除晶体管。初级开关晶体管被配置为提供跟踪状态和保持状态，该跟踪状态将输入信号连接到初级采样电容器，该保持状态将输入信号与初级采样电容器隔离。消除晶体管被耦合到初级采样电容器。消除晶体管被配置为当初级开关晶体管在保持状态时，将电荷注入到初级采样电容器上，该电荷消除由初级开关晶体管注入到初级采样电容器上的电荷。
在另一个实施例中，电荷消除电路包括消除晶体管和开关。电荷消除晶体管被耦合到第一采样电容器。电荷消除晶体管被配置为当第一开关晶体管在高阻抗状态时，将电荷注入到第一采样电容器上，该电荷消除由第一开关晶体管注入到第一采样电容器上的电荷。开关被耦合到电荷消除晶体管的主体端子(body terminal)，并且被配置为当第一开关晶体管在高阻抗状态时，将电荷消除晶体管的主体端子连接到参考电压，并且当第一开关晶体管在低阻抗状态时，将电荷消除晶体管的主体端子连接到共模电压/公共电压(commonvoltage)。
在进一步的实施例中，跟踪和保持电路包括第一采样电容器、第一开关晶体管、消除晶体管、第一开关和第二开关。第一开关晶体管被配置为当在第一状态时，将信号源连接到第一采样电容器，并且当在第二状态时，将信号源与第一采样电容器隔离。消除晶体管被耦合到第一采样电容器。消除晶体管被配置为当第一开关晶体管在第二状态时，将电荷注入到第一采样电容器上，该电荷消除由第一开关晶体管注入到第一采样电容器上的电荷。第一开关被耦合到第一开关晶体管的主体端子。第一开关晶体管被配置为：当第一开关晶体管在第一状态时将第一开关晶体管的主体端子连接到第一开关晶体管的源极端子，并且当第一开关晶体管在第二状态时将第一开关晶体管的主体端子连接到公共电压。第二开关被耦合到消除晶体管的主体端子。第二开关被配置为：当第一开关晶体管在第二状态时，将消除晶体管的主体端子连接到参考电压，并且当第一开关晶体管在第一状态时，将消除晶体管的主体端子连接到公共电压。
附图说明
图1根据各种实施例示出了包括具有主动消除的跟踪和保持的系统的框图。
图2根据各种实施例示出了包括主动消除的跟踪和保持电路的示意图。
图3根据各种实施例示出了包括主动消除的跟踪和保持电路的示意图。
图4A和4B分别示出了在不具有主动消除的跟踪和保持电路中的信号和在具有主动消除的跟踪和保持电路中的信号。
图5示出了具有和不具有主动消除的跟踪和保持电路的性能。
具体实施方式
不同公司可以通过不同的名称来指代组件。术语“耦合(couple或couples)”意在指代间接的或直接的有线的或无线的连接。因此如果第一器件耦合到第二器件，其连接可以通过直接连接或通过经由其他器件和连接的间接连接。表述“基于”意在指代“至少部分基于”。因此，如果X基于Y，则X可以基于Y和任何数量的其他因素。
跟踪和保持电路包括采样开关，一般地包括场效应晶体管(FET)，其将输入信号切换至采样电容器。耦合到跟踪和保持电路(例如，顶部板采样跟踪和保持电路)的高速模拟数字转换器(ADC)的线性度可显著地被由跟踪和保持的采样开关注入的非线性电荷限制。注入的非线性电荷可通过减小采样开关的尺寸而被减少。然而，减小采样开关的尺寸可以减小ADC的带宽。示例实施例应用主动消除以减轻由跟踪和保持电路的采样开关注入的非线性电荷的影响。
对于高频率ADC，采样开关的尺寸可以由采样开关电阻和采样电容器的RC常数设置。因此，对于高频率操作，采样开关可以是相对大的，以减小“导通(ON)”电阻，并且增加带宽。
在跟踪模式中，采样开关可以通过使栅极(以保持栅极至源极电压(VGS)恒定)和主体(以保持VT恒定)二者自举(bootstrap)而被线性化。然而，当跟踪和保持切换到保持模式时，采样开关的主体可以被切换到接地(以确保反向偏置的源极-主体连接并且为了减少的信号馈通)。将FET主体切换到接地可以将非线性信号相关电荷注入到采样电容器上，这可使ADC的线性度降级。该注入的电荷的主要来源可以是在采样开关的漏极和主体之间的电压相关pn结电容(CDB)。当主体从输入信号切换到接地，在采样电容器上的电荷可以与该结电容共用。增加开关尺寸以提高在较高频率下的性能可能使在较低频率下的性能降级，这是因为结电容可能增加，并且因此，在结电容中的非线性电荷也可能增加。
示例实施例包括具有主动消除的跟踪和保持电路系统，其注入与由采样开关所注入的非线性电荷相反的电荷。为了消除注入的电荷，实施例包括虚拟开关，其尺寸可以是采样开关的一半。虚拟开关的主体被切换到与采样开关的主体相反的状态。例如，当采样开关的主体从输入信号变为接地时(其从跟踪转变到保持)，虚拟开关的主体从接地切换为保持信号。这种互补的构架减轻了采样开关的漏极-主体电容(CDB)的影响。
图1根据各种示例示出了包括具有主动消除的跟踪和保持电路102的系统100的框图。系统100包括信号源104、跟踪和保持电路102和ADC 106。信号源104可以是模拟信号的任何发生器或传播器(propagator)。ADC 106可以是FLASH ADC、逐次逼近型ADC或任何其他类型的ADC。跟踪和保持102从信号源104接收输入信号114。
跟踪和保持102包括采样开关108、采样电容器110和主动消除电路系统112。采样电容器110被耦合到采样开关108和主动消除电路系统112二者。采样开关108将输入信号114切换到采样电容器110。因此，当跟踪和保持102在跟踪模式时，采样开关108将输入信号114路由到采样电容器以对采样电容器110充电。当跟踪和保持102在保持模式时，采样开关108将采样电容器110与信号源104隔离，以允许ADC 106处理采样电容器110上的电压。当跟踪和保持102从跟踪模式切换为保持模式时，采样开关108将非线性电荷注入到采样电容器110上。为了补偿由采样开关108注入的非线性电荷，主动消除电路系统112将补偿电荷注入到采样电容器110上。由主动消除电路系统112注入的补偿电荷消除由采样开关108注入的非线性电荷的影响。
图2根据各种实施例示出了包括主动消除的跟踪和保持电路200的示意图。跟踪和保持电路200是跟踪和保持电路102的一个实施例。跟踪和保持电路200包括采样开关202、采样电容器110、时钟自举电路系统222和主动消除电路系统204。采样开关202包括FET206，在跟踪模式中，其被激活以将输入信号114连接到采样电容器110，并且在保持模式中，其被停用以将采样电容器110与输入信号114隔离。
时钟自举电路系统222和自举开关208在跟踪模式中操作，以通过基于输入信号114使FET 206的栅极自举以保持栅极至源极电压(VGS)恒定(即保持开关电阻恒定)并使FET206的主体自举到输入信号114以保持主体至源极电压恒定(即保持沟道电荷恒定)来提高FET 206的线性度。当跟踪和保持200在跟踪模式中时，自举开关208将FET 206的主体连接到输入信号114，并且，当跟踪和保持200在保持模式中时，自举开关208将FET 206的主体连接到接地。自举开关208可用任何电路系统实现，该电路系统可切换地将FET 206的主体连接到接地和输入信号114。因此，自举的栅极和主体保持FET206的电阻和沟道电荷恒定。
当跟踪和保持200被切换到保持模式且FET 206停用时，FET 206的主体被连接到接地(以确保反向偏置的源极-主体连接并且为了减少的信号馈通)。FET 206的正的漏极至主体电压产生具有电压相关电容的反向偏置的结。电容(CDB)是采样电容器110两端的电压的非线性函数(即，FET 206的漏极至主体电压(VDB)，CDB与
Figure BDA0001555672800000041
成比例)，并且注入的电荷可以是：
Figure BDA0001555672800000042
因此，将FET 206的主体连接至接地可以将非线性信号相关电荷注入到采样电容器110上，这进而可以使ADC 106的线性度降级。
主动消除电路系统204被耦合到采样开关202和采样电容器110。主动消除电路系统204是主动消除电路系统112的一个实施例。主动消除电路系统204包括辅助采样开关224、和辅助采样电容器216、虚拟FET 210和自举开关212。辅助采样开关224包括FET 218，其与FET 206类似，当跟踪和保持200在保持状态中时，该FET 218将输入信号114可切换地连接到辅助采样电容器216，并且当跟踪和保持200在保持模式中时，其将辅助采样电容器216与输入信号114隔离。辅助开关FET 218的栅极由自举时钟信号驱动，该自举时钟信号驱动初级开关FET 206的栅极，并且FET 218的主体与FET 206同步地在输入信号和接地之间切换。因此，当FET 206的主体被连接到输入信号114时，FET 218的主体被连接到输入信号114，并且当FET 206的主体被连接到接地时，FET 218的主体被连接到接地。因此，辅助采样开关224和辅助采样电容器216形成冗余跟踪和保持电路，其中辅助采样电容器216两端的电压近似等于初级采样电容器110两端的电压。
虚拟FET 210被耦合到初级采样电容器110和辅助采样电容器216。单位增益缓冲放大器214将辅助采样电容器216耦合到自举开关212。一些实施例可以将辅助采样电容器216直接耦合到自举开关212并且忽略缓冲放大器214。自举开关212被连接到虚拟FET 210的主体和栅极。当跟踪和保持200在跟踪模式中时(保持漏极-主体结反向偏置)，自举开关212将虚拟FET 210的主体连接到接地，并且当跟踪和保持200在保持模式中时，自举开关212将虚拟FET 210的主体连接到辅助采样电容器216。因此，当FET 206的主体被连接到输入信号114时，虚拟FET 210的主体被连接到接地，并且当FET 206的主体被连接到接地时，虚拟FET 210的主体被连接到辅助采样电容器216。虚拟FET 210的源极和漏极被连接。因此，虚拟FET 210可以小于FET 206(例如，FET 206的尺寸的一半)。当跟踪和保持200在保持模式中时，由虚拟FET 210注入到采样电容器110上的电荷消除由FET 206注入到采样电容器110上的电荷。通过主动消除电路系统204的非线性电荷的消除允许跟踪和保持200提供在超过2.5千兆赫(GHz)的频率处超过90dB的无杂散动态范围。
图3根据各种实施例示出了包括主动消除的跟踪和保持电路300的示意图。跟踪和保持电路300是跟踪和保持电路102的一个实施例。跟踪和保持电路300包括采样开关202、采样电容器110、时钟自举电路系统222和主动消除电路系统304。采样开关202包括FET206，其在跟踪模式中被激活以将输入信号114连接到采样电容器110，并且在保持模式中被停用以将采样电容器110与输入信号114隔离。
时钟自举电路系统222与自举开关208在跟踪模式中操作，以通过基于输入信号114使FET的栅极自举以保持栅极至源极电压(VGS)恒定(即保持开关电阻恒定)和使FET 206的主体自举到输入信号114以保持主体至源极电压恒定(即保持沟道电荷恒定)来提高FET206的线性度。当跟踪和保持300在跟踪模式中时，自举开关208将FET 206的主体连接到输入信号114，并且，当跟踪和保持300在保持模式中时，自举开关208将FET 206的主体连接到接地。自举开关208可用任何电路系统实现，该电路系统将FET 206的主体可切换地连接到接地和输入信号114。因此，自举的栅极和主体保持FET 206的电阻和沟道电荷恒定。
当跟踪和保持300被切换到保持模式且FET 206停用时，FET 206的主体被连接到接地(以确保反向偏置的源极-主体连接并且为了减少的信号馈通)。FET 206的正的漏极至主体电压产生具有电压相关电容的反向偏置的结。电容(CDB)是采样电容器110两端的电压的非线性函数(即，FET 206的漏极至主体电压(VDB)，CDB与
Figure BDA0001555672800000061
成比例)，并且注入的电荷可以被上述等式(1)描述。因此，将FET 206的主体连接至接地可以将非线性信号相关电荷注入到采样电容器110上，这进而可以使ADC 106的线性度降级。
主动消除电路系统304被耦合到采样开关202和采样电容器110。主动消除电路系统304是主动消除电路系统112的一个实施例。主动消除电路系统304包括虚拟FET 210、自举开关212和缓冲放大器302。虚拟FET 210被耦合到采样电容器110。缓冲放大器302是单位增益缓冲放大器，其将采样电容器110耦合到自举开关212。自举开关212被连接到虚拟FET210的主体和栅极。当跟踪和保持300在跟踪模式中时(保持漏极-主体结反向偏置)，自举开关212将虚拟FET 210主体连接到接地，并且当跟踪和保持300在保持模式中时，自举开关212将虚拟FET 210的主体连接到采样电容器110。因此，当FET 206的主体被连接到输入信号114时，虚拟FET 210的主体被连接到接地，并且当FET 206的主体被连接到接地时，虚拟FET 210的主体被连接到采样电容器110。虚拟FET 210的源极和漏极被连接。因此，虚拟FET210可以小于FET 206(例如，FET 206的尺寸的一半)。当跟踪和保持300在保持模式中时，由虚拟FET 210注入到采样电容器110上的电荷消除由FET 206注入到采样电容器110上的电荷。主动消除电路系统304的性能与主动消除电路系统204的性能可以是类似的。
图4A和4B分别示出了在不具有主动消除的跟踪和保持电路中的信号和在具有主动消除的跟踪和保持电路中的信号。图4A示出了缺少主动消除电路系统204、304的跟踪和保持电路，其跟踪输入信号直到时间402。在时间402处，跟踪和保持的开关FET被停用以打开采样开关，并且在恒定的沟道电荷被释放(dump)在采样电容器110上时，采样电容器上的电压下降。保持线性度不受影响。在时间404处，自举开关将开关FET的主体连接到接地，并且开关FET将非线性信号相关电荷注入到采样电容器上。注入到采样电容器上的非线性信号相关电荷可以使耦合到跟踪和保持电路的ADC的线性度降级。
图4B示出了跟踪和保持电路102，其跟踪输入信号114直到时间402。在时间402处，采样开关108通过取消应用到FET 206的栅极的控制信号被断开，并且在恒定的沟道电荷被释放在采样电容器110上时，采样电容器110上的电压下降。保持线性度不受影响。在时间404处，自举开关208将FET 206的主体连接到接地，并且FET 206将非线性电荷信号相关电荷注入到采样电容器110上。在时间406处，主动消除电路系统204、304消除由FET 206注入到采样电容器110上的电荷，并且ADC 106的线性度不受影响。
图5示出了具有和不具有主动消除电路系统204、304的跟踪和保持电路的性能。图5示出了相对于不具有主动消除电路系统112的跟踪和保持，具有主动消除电路系统112的跟踪和保持电路系统可以提供175兆赫(MHz)处的三次谐波的34dB减小和在2.5千兆赫(GHz)处三次谐波的22dB减小。类似地，图5示出了相对于不具有主动消除电路系统112的跟踪和保持，具有主动消除电路系统112的跟踪和保持可以提供175MHz处的大约35dB的和在2.5GHz处约23dB的无杂散动态范围(SFDR)的增加。
在所描述的实施例中，修改是可能的，并且在权利要求范围内，其他实施例是可能的。

Claims (18)

1.一种用于对输入信号进行采样的电路，其包含：
适于接收所述输入信号的输入端子；
初级采样电容器；
初级开关晶体管，其耦合在所述输入端子和所述初级采样电容器之间，并且被配置为在跟踪状态中将所述输入端子耦合到所述初级采样电容器；并且在保持状态中将所述输入端子与所述初级采样电容器隔离；
耦合到所述初级采样电容器的消除晶体管，其中所述消除晶体管是场效应晶体管；以及
耦合到所述消除晶体管的主体端子的第二开关，并且所述第二开关被配置为在所述保持状态中将所述消除晶体管的所述主体端子耦合到参考电压，并且在所述跟踪状态中将所述消除晶体管的所述主体端子耦合到公共电压，其中所述消除晶体管的所述主体端子被耦合到所述消除晶体管的栅极端子。
2.根据权利要求1所述的电路，其中所述初级开关晶体管是场效应晶体管，所述电路进一步包含：
耦合到所述初级开关晶体管的主体端子的第一开关，并且所述第一开关被配置为在所述跟踪状态中将所述初级开关晶体管的所述主体端子耦合到所述初级开关晶体管的源极端子，并且在所述保持状态中将所述初级开关晶体管的所述主体端子耦合到公共电压。
3.根据权利要求1所述的电路，其中所述参考电压近似等于所述初级采样电容器两端的电压。
4.根据权利要求1所述的电路，进一步包含辅助保持电路，其包含：
辅助采样电容器；以及
辅助开关晶体管，其被配置为：在所述跟踪状态中将所述输入端子耦合到所述辅助采样电容器；并且在所述保持状态中将所述输入端子与所述辅助采样电容器隔离；
其中所述辅助采样电容器被配置为在所述保持状态中耦合到所述消除晶体管。
5.根据权利要求4所述的电路，进一步包含缓冲放大器，所述缓冲放大器包含：
输入端子，其耦合到所述辅助采样电容器；以及
输出端子，其被配置为在所述保持状态中耦合到所述消除晶体管。
6.根据权利要求1所述的电路，进一步包含缓冲放大器，所述缓冲放大器包含：
输入端子，其耦合到所述初级采样电容器；以及
输出端子，其被配置为在所述保持状态中耦合到所述消除晶体管。
7.根据权利要求1所述的电路，其中所述消除晶体管的源极端子被连接到所述消除晶体管的漏极端子。
8.根据权利要求1所述的电路，其中所述消除晶体管大约是所述初级开关晶体管的一半大。
9.一种用于模数转换的电路，其包含：
适于接收输入信号的输入端子；
第一采样电容器；
第一开关晶体管，其耦合在所述输入端子和所述第一采样电容器之间，并且被配置为：当所述第一开关晶体管处于低阻抗状态时，将所述输入端子耦合到所述第一采样电容器；并且当所述第一开关晶体管处于高阻抗状态时，将所述输入端子与所述第一采样电容器隔离；
耦合到所述第一采样电容器的电荷消除晶体管；以及
耦合到所述电荷消除晶体管的主体端子的开关，并且所述开关被配置为当所述第一开关晶体管处于所述高阻抗状态时，将所述电荷消除晶体管的所述主体端子耦合到参考电压，并且当所述第一开关晶体管处于所述低阻抗状态时，将所述电荷消除晶体管的所述主体端子耦合到公共电压，其中所述电荷消除晶体管的所述主体端子被耦合到所述电荷消除晶体管的栅极端子。
10.根据权利要求9所述的电路，其中所述参考电压近似等于所述第一采样电容器两端的电压。
11.根据权利要求9所述的电路，进一步包含：
第二采样电容器：以及
第二开关晶体管，其被配置为：当所述第一开关晶体管处于所述低阻抗状态时，将所述输入端子耦合到所述第二采样电容器；以及当所述第一开关晶体管处于所述高阻抗状态时，将所述输入端子与所述第二采样电容器隔离；
其中所述第二采样电容器被配置为当所述第二开关晶体管处于高阻抗状态时耦合到所述电荷消除晶体管。
12.根据权利要求11所述的电路，进一步包含缓冲放大器，所述缓冲放大器包含：
输入端子，其耦合到所述第二采样电容器；以及
输出端子，其被配置为当所述第二开关晶体管处于所述高阻抗状态时耦合到所述电荷消除晶体管。
13.根据权利要求9所述的电路，进一步包含缓冲放大器，所述缓冲放大器包含：
输入端子，其耦合到所述第一采样电容器；以及
输出端子，其被配置为当所述第一开关晶体管处于所述高阻抗状态时耦合到所述电荷消除晶体管。
14.根据权利要求9所述的电路，其中所述电荷消除晶体管的源极端子耦合到所述电荷消除晶体管的漏极端子。
15.一种用于对输入信号进行采样的电路，其包含：
适于接收所述输入信号的输入端子；
第一采样电容器；
第一开关晶体管，其耦合在所述输入端子和所述第一采样电容器之间，并且被配置为在第一状态中将所述输入端子耦合到所述第一采样电容器；并且在第二状态中将所述输入端子与所述第一采样电容器隔离；
耦合到所述第一采样电容器的消除晶体管，其中，所述消除晶体管被配置为当所述第一开关晶体管处于所述第二状态时将电荷注入到所述第一采样电容器上，该电荷消除由所述第一开关晶体管注入到所述第一采样电容器上的电荷；以及
辅助保持电路，其包含：
第二采样电容器；以及
第二开关晶体管，其被配置为：当所述第一开关晶体管处于所述第一状态时，将所述输入端子耦合到所述第二采样电容器；并且当所述第一开关晶体管处于所述第二状态时，将所述输入端子与所述第二采样电容器隔离；
其中所述第二采样电容器在所述第一开关晶体管处于所述第二状态时耦合到所述消除晶体管。
16.根据权利要求15所述的电路，进一步包含：
耦合到所述第一开关晶体管的主体端子的第一开关，并且所述第一开关被配置为：当所述第一开关晶体管处于所述第一状态时，将所述第一开关晶体管的所述主体端子耦合到所述第一开关晶体管的源极端子，并且当所述第一开关晶体管处于所述第二状态时，将所述第一开关晶体管的所述主体端子耦合到公共电压；以及
耦合到所述消除晶体管的主体端子的第二开关，并且所述第二开关被配置为当所述第一开关晶体管处于所述第二状态时，将所述消除晶体管的主体端子耦合到参考电压，并且当所述第一开关晶体管处于所述第一状态时，将所述消除晶体管的所述主体端子耦合到公共电压。
17.根据权利要求16所述的电路，其中所述消除晶体管的所述主体端子被耦合到所述消除晶体管的栅极端子；以及所述消除晶体管的源极端子被耦合到所述消除晶体管的漏极端子。
18.根据权利要求15所述的电路，进一步包含缓冲放大器，所述缓冲放大器包含：
输入端子，其耦合到所述第一采样电容器；以及
输出端子，其被配置为当所述第一开关晶体管处于所述第二状态时耦合到所述消除晶体管。
CN201680043183.2A 2015-09-11 2016-09-12 具有主动电荷消除的跟踪和保持 Active CN107852168B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562217603P 2015-09-11 2015-09-11
US62/217,603 2015-09-11
US15/261,303 US10037814B2 (en) 2015-09-11 2016-09-09 Track and hold with active charge cancellation
US15/261,303 2016-09-09
PCT/US2016/051331 WO2017044954A1 (en) 2015-09-11 2016-09-12 Track and hold with active charge cancellation

Publications (2)

Publication Number Publication Date
CN107852168A CN107852168A (zh) 2018-03-27
CN107852168B true CN107852168B (zh) 2021-10-22

Family

ID=58237023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680043183.2A Active CN107852168B (zh) 2015-09-11 2016-09-12 具有主动电荷消除的跟踪和保持

Country Status (3)

Country Link
US (1) US10037814B2 (zh)
CN (1) CN107852168B (zh)
WO (1) WO2017044954A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396766B2 (en) * 2017-12-26 2019-08-27 Texas Instruments Incorporated Parasitic capacitance cancellation using dummy transistors
CN108649953A (zh) * 2018-05-04 2018-10-12 中国电子科技集团公司第二十四研究所 一种基于p阱浮空技术的采样开关及控制方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052000A (en) * 1997-04-30 2000-04-18 Texas Instruments Incorporated MOS sample and hold circuit
US6400301B1 (en) * 2000-09-07 2002-06-04 Texas Instruments Incorporated amplifying signals in switched capacitor environments
US6636083B1 (en) * 2001-04-24 2003-10-21 Pacesetter, Inc. Leakage current cancellation technique for low power switched-capacitor circuits
WO2007058932A1 (en) * 2005-11-10 2007-05-24 Cambridge Analog Technology, Llc Precision sampling circuit
CN101001085A (zh) * 2006-12-30 2007-07-18 深圳市芯海科技有限公司 信号采样保持电路
CN101123122A (zh) * 2007-09-14 2008-02-13 苏州市华芯微电子有限公司 一种数据采样/保持方法及其电路
US7453291B2 (en) * 2004-09-09 2008-11-18 The Regents Of The University Of California Switch linearized track and hold circuit for switch linearization
CN102291116A (zh) * 2011-06-02 2011-12-21 成都华微电子科技有限公司 翻转式采样保持电路
US8283948B2 (en) * 2009-04-13 2012-10-09 Texas Instruments Incorporated Capacitor nonlinearity correction
CN102751989A (zh) * 2011-04-20 2012-10-24 索尼公司 模拟到数字转换器和信号处理系统
CN103684461A (zh) * 2012-09-21 2014-03-26 美国亚德诺半导体公司 取样电路，减少取样电路中失真的方法以及包括这种取样电路的模拟数字转换器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962325A (en) * 1988-09-09 1990-10-09 Analog Devices, Inc. Sample-hold amplifier circuit
DE69325691T2 (de) * 1992-10-19 2000-02-17 Koninkl Philips Electronics Nv Abtast-und Halteschaltung mit Reduktion des Taktdurchgriffs
US5572154A (en) * 1995-07-03 1996-11-05 Motorola, Inc. Circuit and method of sampling an analog signal
US6956411B1 (en) * 2003-03-27 2005-10-18 National Semiconductor Corporation Constant RON switch circuit with low distortion and reduction of pedestal errors
WO2008094626A2 (en) * 2007-01-30 2008-08-07 Kenet, Inc. Common-mode insensitive sampler
US7663424B2 (en) * 2007-04-11 2010-02-16 Texas Instruments Incorporated Circuit and method for reducing charge injection and clock feed-through in switched capacitor circuits
GB2452567A (en) 2007-09-10 2009-03-11 Texas Instruments Ltd A track and hold circuit using output transistor capacitance as the hold capacitor
US7834665B2 (en) 2007-10-17 2010-11-16 Agilent Technologies, Inc. Track-and-hold circuit with adjustable charge compensation
US20110148473A1 (en) * 2009-12-22 2011-06-23 Nxp B.V. Switch-body pmos switch with switch-body dummies
US8115518B1 (en) * 2010-08-16 2012-02-14 Analog Devices, Inc. Integrated circuit for reducing nonlinearity in sampling networks
JP2012090002A (ja) * 2010-10-18 2012-05-10 Olympus Corp 半導体装置及びサンプルホールド回路
US8378717B1 (en) * 2011-11-14 2013-02-19 National Taipei University Of Technology High-speed BiCMOS double sampling track-and-hold amplifier circuit
US8581636B2 (en) 2011-12-24 2013-11-12 St-Ericsson Sa Sample-and-hold circuit arrangement
WO2014053911A2 (en) * 2012-09-07 2014-04-10 Analog Devices Technology Analog to digital converter including a pre-charge circuit
US9246505B2 (en) 2014-01-14 2016-01-26 William Marsh Rice University Systems and methods for active cancellation for improving isolation of transmission gates in high-frequency analog to digital converters
US9576679B2 (en) * 2014-10-09 2017-02-21 Silicon Laboratories Inc. Multi-stage sample and hold circuit

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052000A (en) * 1997-04-30 2000-04-18 Texas Instruments Incorporated MOS sample and hold circuit
US6400301B1 (en) * 2000-09-07 2002-06-04 Texas Instruments Incorporated amplifying signals in switched capacitor environments
US6636083B1 (en) * 2001-04-24 2003-10-21 Pacesetter, Inc. Leakage current cancellation technique for low power switched-capacitor circuits
US7453291B2 (en) * 2004-09-09 2008-11-18 The Regents Of The University Of California Switch linearized track and hold circuit for switch linearization
WO2007058932A1 (en) * 2005-11-10 2007-05-24 Cambridge Analog Technology, Llc Precision sampling circuit
CN101001085A (zh) * 2006-12-30 2007-07-18 深圳市芯海科技有限公司 信号采样保持电路
CN101123122A (zh) * 2007-09-14 2008-02-13 苏州市华芯微电子有限公司 一种数据采样/保持方法及其电路
US8283948B2 (en) * 2009-04-13 2012-10-09 Texas Instruments Incorporated Capacitor nonlinearity correction
CN102751989A (zh) * 2011-04-20 2012-10-24 索尼公司 模拟到数字转换器和信号处理系统
CN102291116A (zh) * 2011-06-02 2011-12-21 成都华微电子科技有限公司 翻转式采样保持电路
CN103684461A (zh) * 2012-09-21 2014-03-26 美国亚德诺半导体公司 取样电路，减少取样电路中失真的方法以及包括这种取样电路的模拟数字转换器

Also Published As

Publication number Publication date
CN107852168A (zh) 2018-03-27
WO2017044954A1 (en) 2017-03-16
US10037814B2 (en) 2018-07-31
US20170076823A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
US6992509B2 (en) Switched-capacitor sample/hold having reduced amplifier slew-rate and settling time requirements
EP0875904B1 (en) A sample-and-hold circuit
KR101888103B1 (ko) 분산형 부트스트랩 스위치
EP2977989B1 (en) Sample-and-hold circuit for an interleaved analog-to-digital converter
US7532042B2 (en) Precision sampling circuit
US20100207792A1 (en) Signal sampling circuit
US9716510B2 (en) Comparator circuits with constant input capacitance for a column-parallel single-slope ADC
US7279940B1 (en) Switched-capacitor circuit with time-shifted switching scheme
CN107852168B (zh) 具有主动电荷消除的跟踪和保持
US20070046359A1 (en) Apparatus and method for effecting switching of an input signal by a switching transistor
US20140043092A1 (en) Input switches in sampling circuits
Hummerston et al. An 18-bit 2MS/s pipelined SAR ADC utilizing a sampling distortion cancellation circuit with− 107dB THD at 100kHz
US10439628B2 (en) Top plate sampling circuit including input-dependent dual clock boost circuits
CN110690884B (zh) 一种采用cmos传输门的栅压自举开关电路
US10547308B2 (en) Reconfigurable low power and low area gate bootsrapping circuit
Ong et al. A method for reducing the variation in" on" resistance of a MOS sampling switch
Nazzal et al. Low-power bootstrapped sample and hold circuit for analog-to-digital converters
Wang et al. A high-speed high-resolution low-distortion CMOS bootstrapped switch
US11159133B2 (en) Buffer circuit for radio frequency signals
US10733391B1 (en) Switching scheme for low offset switched-capacitor integrators
Asgari et al. Body effect compensation of analog switches using variable voltage function
Yang et al. A low-voltage low-distortion MOS sampling switch
US10686461B1 (en) Top plate sampling analog-to-digital converter (ADC) with residue amplifier non-linearity reduction
Macedo et al. Track and hold for Giga-sample ADC applications using CMOS technology
Qian et al. A low distortion CMOS bootstrapped switch

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant