CN107846284A - 一种处理高速数据的设备和方法 - Google Patents

一种处理高速数据的设备和方法 Download PDF

Info

Publication number
CN107846284A
CN107846284A CN201711191802.5A CN201711191802A CN107846284A CN 107846284 A CN107846284 A CN 107846284A CN 201711191802 A CN201711191802 A CN 201711191802A CN 107846284 A CN107846284 A CN 107846284A
Authority
CN
China
Prior art keywords
data
fpga chip
circuit
fgpa
speed data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711191802.5A
Other languages
English (en)
Inventor
陈钰龙
周爱明
王大波
梁活强
闲新仔
雷龙云
周柳奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Huilipu Road and Bridge Information Engineering Co Ltd
Original Assignee
Guangdong Huilipu Road and Bridge Information Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huilipu Road and Bridge Information Engineering Co Ltd filed Critical Guangdong Huilipu Road and Bridge Information Engineering Co Ltd
Priority to CN201711191802.5A priority Critical patent/CN107846284A/zh
Publication of CN107846284A publication Critical patent/CN107846284A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种处理高速数据的设备，包括数据交换接口、CPU、第一FPGA芯片、第二FPGA芯片和供电系统，供电系统通过降噪电路分别与CPU、第一FPGA芯片和第二FPGA芯片连接，降噪电路包括初级滤波电路、功率放大电路和尾端滤波电路组成，处理高速数据的方法步骤为，S1：数据输入；S2：数据处理；S3：数据输出与储存，数据的输入与输出均通过数据交换接口完成本发明结构简单、设计合理，数据通过CPU1、第一FPGA芯片和第二FPGA芯片的配合进行处理，由于设置了写入有FGPA程序的第二FGPA芯片，无需等待第一FPGA芯片内置FGPA程序的更新，使得数据处理适合各种场景，同时电流信号的输出非常稳定，保证数据输入、处理、存储和输出的正常进行。

Description

一种处理高速数据的设备和方法
技术领域
本发明及数据处理范围，具体是一种处理高速数据的设备和方法。
背景技术
数据是对事实、概念或指令的一种表达形式，可由人工或自动化装置进行处理。数据经过解释并赋予一定的意义之后，便成为信息，数据处理是对数据的采集、存储、检索、加工、变换和传输，数据处理的基本目的是从大量的、可能是杂乱无章的、难以理解的数据中抽取并推导出对于某些特定的人们来说是有价值、有意义的数据，数据处理是系统工程和自动控制的基本环节，数据处理贯穿于社会生产和社会生活的各个领域，数据处理技术的发展及其应用的广度和深度，极大地影响着人类社会发展的进程。
目前的数据处理设备主要通过数据传输系统实现数据的交换和传输，现代的数据处理设备中的FGPA芯片主要根据内置程序执行数据交换传输，而FGPA芯片主要根据需求定制设计，只能适用于特定的传输场景，一旦数据传输场景发生改变，则需要对处理设备中的FPGA芯片跟新，更改FPGA芯片的内置程序，可以看出，现有的FGPA芯片的内置程序操作非常麻烦，使得数据传输处理系统的适用性大大降低，另外现代的数据处理设备一般都是通过电源直接供电，电源产生的电流信号直接传输给数据处理传输设备，这种情况下电流信号容易发生波动，从而对设备的正常工作运行造成较大的影响。
为此，针对上述背景技术中提出的问题，本领域技术人员提出了一种新型的高速输出处理设备和方法。
发明内容
本发明的目的在于提供一种处理高速数据的设备和方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种处理高速数据的设备，包括数据交换接口、CPU、第一FPGA芯片、第二FPGA芯片和供电系统，所述第二FGPA芯片与第一FGPA芯片相接，第二FGPA芯片加载有FGPA程序；所述CPU1分别与第一FPGA芯片和第二FPGA芯片相接；所述供电系统通过降噪电路分别与CPU、第一FPGA芯片和第二FPGA芯片连接，降噪电路包括初级滤波电路、功率放大电路和尾端滤波电路组成；所述初级滤波电路为由第一电感和第一电容构成的第一RC滤波电路；所述尾端滤波电路包括第二电感和第二电容组成的第二RC滤波电路、第三电感和第三电容组成的第三RC滤波电路与第四电感和第四电容组成的第四滤波RC电路；所述功率放大电路包括三极管，三极管的集电极通过第一电阻连接有电源，三极管的基极与第一RC滤波电路的输出节点连接，三极管的集电极通过第三电阻与第二RC滤波电路的输出节点连接。
进一步的，所述数据交换接口设置有多个。
进一步的，所述第二RC滤波电路、第三RC滤波电路和第四RC滤波电路依次串联而成。
进一步的，所述三极管通过第二电阻接地。
一种处理高速数据的方法，其特征在于，步骤包括：
S1：数据输入；
S2：数据处理；
S3：数据输出与储存。
进一步的，所述数据的输入与输出均通过数据交换接口完成。
进一步的，所述数据存储通过云存储客户端，云存储客户端接收前端设备收集的数据，将所采集的数据写入到云存储集群，云存储集群包括多个数据节点，该步骤包括：云存储客户端将收集的数据写入到数据节点，数据节点将所采集的数据直接写入到硬盘内，即可完成数据的储存。
与现有技术相比，本发明的有益效果是：通过设置第二FPGA芯片作为第一FPGA芯片加载FPGA程序的桥梁，在CPU1控制第二FPGA芯片为第一FPGA芯片加载FPGA程序后，可以实现第一FPGA芯片内置FPGA程序的更新，使得第一FPGA芯片在与数据交换接口进行数据传输的时候，可以根据不同的数据传输场景，通过第二FPGA芯片和CPU1实现相应FPGA程序的加载，可以实现在数据交换传输的时候，无需将第一FPGA芯片进行返厂更新，便捷的实现第一FPGA芯片内FPGA程序的更新，在供电的时候，通过初级滤波电路可以保证电流信号的稳定性，避免电流出现大跳跃的现象，经过功率放大电路处理的电流通过尾端滤波电路可以得到相对功率稳定、平滑的电流信号，可以为整个数据处理系统提供稳定的供电，本发明数据的输入和输出通过数据交换接口完成，数据通过CPU、第一FPGA芯片和第二FPGA芯片的配合进行处理，数据的处理速度得到极大提高，同时供电系统为CPU、第一FPGA芯片和第二FPGA供电，数据输入、处理、存储和输出的正常进行。
附图说明
图1为处理高速数据的设备的结构示意图。
图2为处理高速数据的设备中降噪电路的电路原理框图。
图3为处理高速数据的设备中降噪电路的电路原理图。
图4为处理高速数据的方法的工作流程图。
具体实施方式
下面结合具体实施方式对本专利的技术方案作进一步详细地说明。
请参阅图1-3，一种处理高速数据的设备，包括数据交换接口4、CPU1、第一FPGA芯片3、第二FPGA芯片2和供电系统6，所述第二FGPA芯片2与第一FGPA芯片3相接，第二FGPA芯片2加载有FGPA程序；所述CPU1分别与第一FPGA芯片3和第二FPGA芯片2相接，通过设置第二FPGA芯片2作为第一FPGA芯片3加载FPGA程序的桥梁，在CPU1控制第二FPGA芯片2为第一FPGA芯片3加载FPGA程序后，可以实现第一FPGA芯片3内置FPGA程序的更新，使得第一FPGA芯片3在与数据交换接口4进行数据传输的时候，可以根据不同的数据传输场景，通过第二FPGA芯片2和CPU1实现相应FPGA程序的加载，可以实现在数据交换传输的时候，无需将第一FPGA芯片3进行返厂更新，便捷的实现第一FPGA芯片3内FPGA程序的更新；所述供电系统6通过降噪电路5分别与CPU1、第一FPGA芯片3和第二FPGA芯片2连接，降噪电路5包括初级滤波电路7、功率放大电路8和尾端滤波电路9组成；所述初级滤波电路7为由第一电感10和第一电容11构成的第一RC滤波电路；所述尾端滤波电路9包括第二电感12和第二电容13组成的第二RC滤波电路、第三电感14和第三电容15组成的第三RC滤波电路与第四电感16和第四电容17组成的第四滤波RC电路；所述功率放大电路8包括三极管18，三极管18的集电极通过第一电阻20连接有电源，三极管18的基极与第一RC滤波电路的输出节点连接，三极管18的集电极通过第三电阻21与第二RC滤波电路的输出节点连接，在供电的时候，通过初级滤波电路7可以保证电流信号的稳定性，避免电流出现大跳跃的现象，经过功率放大电路8处理的电流通过尾端滤波电路9可以得到相对功率稳定、平滑的电流信号，可以为整个数据处理系统提供稳定的供电。
上述，数据交换接口4设置有多个，多个数据交换接口4均与第一FPGA芯片3相接。
上述，第二RC滤波电路、第三RC滤波电路和第四RC滤波电路依次串联而成。
上述，三极管18通过第二电阻19接地。
一种处理高速数据的方法，步骤包括：
S1：数据输入；
S2：数据处理：
S3：数据输出与储存：
上述，数据的输入与输出均通过数据交换接口4完成。
上述，数据存储通过云存储客户端，云存储客户端接收前端设备收集的数据，将所采集的数据写入到云存储集群，云存储集群包括多个数据节点，该步骤包括：云存储客户端将收集的数据写入到数据节点，数据节点将所采集的数据直接写入到硬盘内，即可完成数据的储存。
本发明的工作原理是：数据的输入和输出通过数据交换接口4完成，数据通过CPU1、第一FPGA芯片3和第二FPGA芯片2的配合进行处理，由于设置了写入有FGPA程序的第二FGPA芯片2，无需等待第一FPGA芯片3内置FGPA程序的更新，使得数据的处理速度得到极大提高，同时供电系统6通过降噪电路5分别与CPU1、第一FPGA芯片3和第二FPGA芯片2连接，使得电流信号的输出非常稳定，保证数据输入、处理、存储和输出的正常进行。
上面对本专利的较佳实施方式作了详细说明，但是本专利并不限于上述实施方式，在本领域的普通技术人员所具备的知识范围内，还可以在不脱离本专利宗旨的前提下做出各种变化。

Claims (7)

1.一种处理高速数据的设备，包括数据交换接口、CPU、第一FPGA芯片、第二FPGA芯片和供电系统，其特征在于，所述第二FGPA芯片与第一FGPA芯片相接，第二FGPA芯片加载有FGPA程序；所述CPU1分别与第一FPGA芯片和第二FPGA芯片相接；所述供电系统通过降噪电路分别与CPU、第一FPGA芯片和第二FPGA芯片连接，降噪电路包括初级滤波电路、功率放大电路和尾端滤波电路组成；所述初级滤波电路为由第一电感和第一电容构成的第一RC滤波电路；所述尾端滤波电路包括第二电感和第二电容组成的第二RC滤波电路、第三电感和第三电容组成的第三RC滤波电路与第四电感和第四电容组成的第四滤波RC电路；所述功率放大电路包括三极管，三极管的集电极通过第一电阻连接有电源，三极管的基极与第一RC滤波电路的输出节点连接，三极管的集电极通过第三电阻与第二RC滤波电路的输出节点连接。
2.根据权利要求1所述的处理高速数据的设备，其特征在于，所述数据交换接口设置有多个。
3.根据权利要求1所述的处理高速数据的设备，其特征在于，所述第二RC滤波电路、第三RC滤波电路和第四RC滤波电路依次串联而成。
4.根据权利要求1所述的处理高速数据的设备，其特征在于，所述三极管通过第二电阻接地。
5.一种处理高速数据的方法，其特征在于，步骤包括：
S1：数据输入；
S2：数据处理；
S3：数据输出与储存。
6.根据权利要求5所述的处理高速数据的方法，其特征在于，所述数据的输入与输出均通过数据交换接口完成。
7.根据权利要求5所述的处理高速数据的方法，其特征在于，所述数据存储通过云存储客户端，云存储客户端接收前端设备收集的数据，将所采集的数据写入到云存储集群，云存储集群包括多个数据节点，该步骤包括：云存储客户端将收集的数据写入到数据节点，数据节点将所采集的数据直接写入到硬盘内，即可完成数据的储存。
CN201711191802.5A 2017-11-24 2017-11-24 一种处理高速数据的设备和方法 Pending CN107846284A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711191802.5A CN107846284A (zh) 2017-11-24 2017-11-24 一种处理高速数据的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711191802.5A CN107846284A (zh) 2017-11-24 2017-11-24 一种处理高速数据的设备和方法

Publications (1)

Publication Number Publication Date
CN107846284A true CN107846284A (zh) 2018-03-27

Family

ID=61679351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711191802.5A Pending CN107846284A (zh) 2017-11-24 2017-11-24 一种处理高速数据的设备和方法

Country Status (1)

Country Link
CN (1) CN107846284A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2608084A1 (en) * 2011-12-22 2013-06-26 Airbus Operations S.L. Heterogeneous parallel systems for accelerating simulations based on discrete grid numerical methods
CN204166522U (zh) * 2014-10-28 2015-02-18 南京长峰航天电子科技有限公司 一种高速大容量flash单板存储电路板
CN204463103U (zh) * 2015-03-23 2015-07-08 北京润科通用技术有限公司 一种数据传输系统及数据处理设备
CN105919588A (zh) * 2016-03-28 2016-09-07 上海夏先机电科技发展有限公司 基于usb传输的便携式心电监测装置
CN206250962U (zh) * 2016-12-20 2017-06-13 东华理工大学 用于云计算的滤波电路
CN206629033U (zh) * 2017-03-26 2017-11-10 崔晓晖 大数据处理的降噪电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2608084A1 (en) * 2011-12-22 2013-06-26 Airbus Operations S.L. Heterogeneous parallel systems for accelerating simulations based on discrete grid numerical methods
CN204166522U (zh) * 2014-10-28 2015-02-18 南京长峰航天电子科技有限公司 一种高速大容量flash单板存储电路板
CN204463103U (zh) * 2015-03-23 2015-07-08 北京润科通用技术有限公司 一种数据传输系统及数据处理设备
CN105919588A (zh) * 2016-03-28 2016-09-07 上海夏先机电科技发展有限公司 基于usb传输的便携式心电监测装置
CN206250962U (zh) * 2016-12-20 2017-06-13 东华理工大学 用于云计算的滤波电路
CN206629033U (zh) * 2017-03-26 2017-11-10 崔晓晖 大数据处理的降噪电路

Similar Documents

Publication Publication Date Title
CN103927698B (zh) 一种智能变电站虚端子关联设备自动识别方法
CN206773693U (zh) 一种符合OCP Mezzanine card标准的PCIe Riser卡
CN105139629A (zh) 一种提高低压电力线宽带载波数据采集效率的方法
CN102012935A (zh) 通过Excel对系统之间数据治理的方法
CN106959399A (zh) 台区识别系统及其方法
CN104732041A (zh) 一种基于多scd模板的虚端子表自动生成方法
CN204166088U (zh) 局部放电信号采集装置
CN104050003A (zh) 一种采用shell脚本启动Nutch采集系统的方法
CN108039041A (zh) 一种高速4g集中器通信模块、用电信息采集系统及方法
CN107846284A (zh) 一种处理高速数据的设备和方法
CN105334379A (zh) 一种电网电压采样输入电路
CN108132636A (zh) 基于单片机控制的多通道数据采集处理系统
CN206741692U (zh) 电能表的电能数据提取装置
CN205450641U (zh) 一种远程数据采集系统
CN112532432B (zh) 一种基于ltu终端的自动成图方法及系统
CN204066103U (zh) 一种用于计算机的usb信号放大传输电路
CN203117966U (zh) 一种多仪器识别电路及接口
CN209657106U (zh) 控制设备及系统
CN107346295A (zh) 一种数据传输线缆和数据传输方法
CN202093391U (zh) 多功能数字信号输入卡件
CN102629284B (zh) 基于智能装置物理网络端口建模的智能变电站通信设计的方法
CN106202697B (zh) 一种便于做铁塔设计差异比较的方法及系统
CN204442520U (zh) 一种基于多嵌入式内核的并行图像融合系统
CN206629033U (zh) 大数据处理的降噪电路
CN206292326U (zh) 一种基于LabView的电能质量监测系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180327