CN107846141A - 一种电源启动电路 - Google Patents

Abstract

本发明揭示了一种启动电路，所述启动电路包括电源、高压启动电路、分压电路、震荡保护电路及输出电路；且通过在高压启动电路中设置第一及第二二极管，使得本发明的启动电路可在高压下启动、低压状态下锁定；并通过设置震荡保护电路，使得在向外接负载供电的情况下，即使电源发生扰动，启动电路依然能保持正常运行。

Description

一种电源启动电路

技术领域

本发明属于一种电源启动电路，特别是一种可以抗扰动的电源启动电路。

背景技术

传统的IC卡系统需要两种信号，电源信号VDD及势能信号EN，并且通常为电源信号VDD为高电平、势能信号EN为低电平时启动，其他情况下则不启动。并且，通常是通过启动电容作为电源，而IC卡启动后，启动电容内的电压容易下降，产生扰动，则IC卡系统很容易关断，造成震荡，因此，必须设计一种可以抗扰动的电源启动电路。

发明内容

本发明提供一种电源启动电路，所述电源启动电路包括电源、高压启动电路、分压电路、震荡保护电路及输出电路；

所述高压启动电路包括呈镜像电流源的第一及第二PMOS管、第一及第二二极管，所述第一及第二PMOS管的源极均与电源相连通，且其栅极相互连接；所述第一PMOS管的栅极及漏极相短接，第一PMOS管的漏极与第一二极管的负极相连接，第二PMOS管的漏极与输出电路相连接；所述第一二极管的正极连接第二二极管的负极，第二二极管的正极连接所述分压电路，第一二极管的击穿电压不小于第二二极管的击穿电压；

所述分压电路包括相互串联连接的第一电阻和第二电阻，所述第一电阻与所述第二二极管的正极相连接，第二电阻的一端接地，输出电路连接于第一电阻及第二电阻之间以达到分压的目的；

所述震荡保护电路包括呈镜像电流源的第三及第四PMOS管，所述第三及第四PMOS管的源极均与电源相连接，且其栅极相互连接；所述第三PMOS管的漏极连接于第一及第二二极管的之间，所述第四PMOS管的栅极及漏极相互短接，且第四PMOS管的漏极与输出电路相连接；

输出电路，所述输出电路包括第一NMOS管，所述第一NMOS管的漏极与外界负载相连接并向外接负载输出电压，并且其漏极还与第二及第四PMOS管的漏极相连接；第一NMOS管的源极接地，栅极连接于第一电阻及第二电阻之间以达到分压的目的。

作为本发明的进一步改进，所述第一二极管及第二二极管的击穿电压相同。

作为本发明的进一步改进，所述输出电路还包括有钳位电路，所述钳位电路包括第二NMOS管及第三二极管，所述震荡保护电路还包括与所述钳位电路相配合的第五PMOS管，所述第五PMOS管为第四PMOS管的镜像，且第五PMOS管的源极与电源相连接，栅极与第四PMOS管的栅极相连接，漏极与第二PMOS管的漏极相连接且一同连接至第三二极管的负极，所述第三二极管的正极接地；所述第二NMOS管的源极与第一NMOS管的漏极相连接，第二NMOS管的漏极与第四PMOS管的漏极相连接，第二NMOS管的栅极与第三二极管的负极相连接。

作为本发明的进一步改进，所述第三二极管的击穿电压小于第一及第二二极管的击穿电压。

作为本发明的进一步改进，所述钳位电路还包括有第三电阻，所述第三电路连接于第二NMOS管的源极及第一NMOS管的漏极之间以降低电路电流，减少功耗。

作为本发明的进一步改进，所述输出电路还包括有第四二极管，所述第四二极管的负极与第一NMOS管栅极相连接，正极与第一NMOS管的源极相连接以防止静电。

与现有技术相比，本发明具有以下有益效果：

当电源未上电时，电源及输出电压均为低电平，外接负载不启动；

当电源上电时，且电源电压不够击穿第一及第二二极管时，第一PMOS管导通但未有电流经过，第二PMOS管为第一PMOS管的镜像，则第二PMOS管也形成通路，则第一NMOS管的漏极电压即输出电压为高电平，外接负载不启动；

当电源上电，且电源电压击穿第一及第二二极管时，第一及第二二极管形成通路，第二电阻上的分压即为第一NMOS管的栅极电压，当该分压大于第一NMOS管的开启电压时，第一NMOS管导通，第一NMOS管的漏极接地，输出电压为低电平，外接负载启动；

第一NMOS管导通后，第四PMOS管进而也导通，第四PMOS管上形成电流，则第三PMOS管为第四PMOS管的镜像，第三PMOS管上形成电流将第一PMOS管及第一二极管短路，则即使电源电压有降低，仍然能击穿第二二极管，第一NMOS管也能保持导通，使得输出电压保持低电平，外接负载保持启动；

本发明的电源启动电路中采用高压启动电路及分压电路，直至电源足以击穿第一及第二二极管、且第二电阻上的分压大于第一NMOS管的启动电压时，系统才开始启动，达到了欠压锁定的效果；

另外，所述电源启动电路采用震荡保护电路，以防止外接负载启动时电源电压下降导致的系统震荡，提高了系统的稳定性。

附图说明

图1为本发明电源启动电路的较佳实施例的电路图；

图2为本发明电源启动电路中电源的较佳实施例的电路图；

具体实施方式

以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

如图1所示，本发明提供了一种电源启动电路，所述电源启动电路包括电源、高压启动电路10、分压电路20、震荡保护电路30及输出电路40。在本实施方式中，电源为VDD，输出电路40连接外接负载，并且向外接负载提供电压，所提供的电压为EN，并且在本发明中，由于所述电源启动电路向IC卡供电，因此只有当电源VDD为高电平，输出电压EN为低电平的时候，外接负载才启动。

所述高压启动电路10包括呈镜像电流源的第一及第二PMOS管P1-P2、第一及第二二极管D1-D2。所述第一及第二PMOS管P1-P2的源极均与电源相连通，且其栅极互相连接，并且，所述第一PMOS管P1的栅极和漏极相短接，从而第二PMOS管P2为第一PMOS管P1的镜像，当第一PMOS管P1导通时，第二PMOS管P2也导通，当第一PMOS管P1产生电流时，第二PMOS管P2中也形成方向、大小均相同的电流。

所述第一PMOS管P1的漏极与第一二极管D1的负极相连接，第一二极管D1的正极与第二二极管D2的负极相连接，第二二极管D2的正极与分压电路20相连接，从而当电源上电时，第一PMOS管P1导通，但是只有当电压VCC大到足以击穿第一二极管D1及第二二极管D2时，该条电路才能形成通路，分压电路20才会形成有电压。由于二极管击穿后会形成有压降，当第一及第二二极管D2上均导通时，第一二极管D1负极的电压大于第二二极管D2负极的电压。第一二极管D1的击穿电压不小于第二二极管D2的击穿电压。当然，为了降低工艺的复杂度，本实施方式中，所述第一二极管D1的击穿电压与第二二极管D2的击穿电压相等。

所述第二PMOS管P2的漏极与输出电路40相连接，使得在外接负载未启动时，输出电压EN能保持高电平。

所述分压电路20包括相互串联连接的第一电阻R1及第二电阻R2，所述第一电阻R1与第二二极管D2的正极相连接，第二电阻R2的一端接地，并且所述输出电路40连接于第一电阻R1及第二电阻R2之间以达到分压目的。因此，当第一及第二二极管D2导通后，第二电阻R2上的分压为：

其中，V_P1DS为第一PMOS管P1导通时，漏极和源极之间的压降。

所述输出电路40包括第一NMOS管N1，所述第一NMOS管N1的漏极与外接负载相连接，并向外接负载提供输出电压EN。第一NMOS管N1的漏极还与第二PMOS管P2的漏极相连接，以在第一NMOS管N1断开的时候，第一NMOS管N1的漏极即输出电压EN形成高电平。第一NMOS管N1的源极接地，栅极连接于第一及第二电阻R2之间，则第二电阻R2上的分压V_R2即为第一NMOS管N1的栅极电压，当该分压V_R2达到第一NMOS管N1的栅极电压时，第一NMOS管N1导通形成通路，输出电压EN接地为低电平，外接负载启动。

所述震荡保护电路30包括呈镜像电流的第三及第四PMOS管P3-P4，所述第三及第四PMOS管P3-P4的源极均与电源相连接，且其栅极相互连接，并且第四PMOS管P4的栅极和漏极相互短接，因此所述第三PMOS管P3为第四PMOS管P4的电流镜，当第四PMOS管P4导通时，第三PMOS管P3导通，当第四PMOS管P4形成电流时，第三PMOS管P3也形成电流。所述第四PMOS管P4的漏极与第一NMOS管N1相连接，因此，只有当第一NMOS管N1导通时，第四PMOS管P4的这条支路上才形成电流。

所述第三PMOS管P3的漏极连接于第一及第二二极管D1-D2的之间，因此，当第四PMOS管P4形成电流后，第三PMOS管P3也形成有电流，并将第一PMOS管P1及第一二极管D1短接。

则此时第二电阻R2上的分压即第一NMOS管N1的栅极电压为：

其中，V_P3DS为第三PMOS管P3导通时，源极和漏极之间的压降。

并且，由于第三PMOS管P3的尺寸较第四PMOS管P4的尺寸较大，因此第三PMOS管P3的V_P3TH较小，可以忽略不计，因此，该分压V_R2记为：

因此，当电源VDD未上电时，电源及输出电压为低电平，外接负载不启动；

当电源VDD上电时，且电压不够击穿第一及第二二极管D1-D2时，第一PMOS管P1导通但是不形成有电流，第二PMOS管P2为第一PMOS管P1的镜像，则第二PMOS管P2也形成通路，使得第一NMOS管N1的漏极处即输出电压EN为高电平，外接负载不启动；

当电源VDD的电压足够击穿第一及第二二极管D1-D2时，第一及第二二极管D1-D2形成通路，第二电阻R2上的分压即为第一NMOS管N1的栅极电压，若该分压达到第一NMOS管N1的启动电压时，第一NMOS管N1启动并导通，第一NMOS管N1的漏极接地，输出电压EN即为低电平。

当第一NMOS管N1导通后，第四PMOS管P4的漏极和源极之间也形成电流，从而第三PMOS管P3也镜像第四PMOS管P4并形成电流，从而将第一PMOS管P1及第一二极管D1短路。第一PMOS管P1及第二PMOS管P2均不形成电流。此时，第二电阻R2上的分压即第一NMOS管N1的栅极电压大于第一NMOS管N1的启动电压，因此第一NMOS管N1保持通路，输出电压EN保持低电平，外接负载持续启动。并且，即使外接负载启动后，使得电源电压VDD降低，也仍然能够击穿第二二极管D2，保持电路的稳定。

具体的，当电源电压VDD击穿第一及第二二极管D2时，第一二极管D1负极处的电压大于第二二极管D2负极处的电压，因此，电源电压VDD必须大于第二二极管D2的击穿电压才可以使得第一NMOS管N1导通。因此，当外接负载启动时，电源电压VDD发生扰动且略有降低，但是仍然可以击穿第二二极管D2，从而第一二极管D1的击穿电压不小于所述第二二极管D2的击穿电压。因此，使得第一NMOS管N1保持启动，输出电压EN保持低电平。

在本实施方式中，所述第一二极管D1及第二二极管D2的击穿电压相同，既可以满足电路的需求，也使得电源电压VDD不至于过高，降低了电路消耗。

本发明中，所述输出电路40还包括有钳位电路50，所述钳位电路50包括第二NMOS管N2及第三二极管D3，所述震荡保护电路30还包括与所述钳位电路50相配合的第五PMOS管P5，所述第五PMOS管P5为第四PMOS管P4的镜像，且第五PMOS管P5的源极与电源相连接，栅极与第四PMOS管P4的栅极相连接，因此，当第四PMOS管P4导通或形成电流时，第五PMOS管P5也导通或形成电流。所述第五PMOS管P5漏极与第二PMOS管P2的漏极相连接，且共同连接至所述第三二极管D3的负极，所述第三二极管D3的正极接地。所述第二NMOS管N2的栅极与第三二极管D3的负极相连接，并且第二NMOS管N2的漏极与第四PMOS管P4的漏极相连接，第二NMOS管N2的源极与第一NMOS管N1的漏极相连接。所述第三二极管D3为齐纳管。

因此，当电源VDD上电且第一NMOS管N1未开启时，第一NMOS管N1的漏极和源极不导通，但是由于第三二级管D3的负极连接至第二PMOS管P2的漏极，因此第三二极管D3被击穿。又由于第三二极管D3为齐纳管，则可将第三二极管D3负极处的电压稳定至一个电压值V₃。此时，由于第二PMOS管P2导通，第二NMOS管也导通，第二NMOS管N2导通所需要的栅极及源极之间的压降约为1V，则输出电压EN则被钳制在V₃-1。在本实施方式中，所述第三二极管D3击穿后的可将电压V3稳定至6V以下，则输出电压EN则被钳制在5V以下。

这是由于本发明电源启动电路中的MOS管均采用薄栅氧工艺，薄栅氧工艺可减少工艺步骤，降低制造成本。但是采用薄栅氧后的MOS管的栅极均不能承受较高的电压，因此需要在输出电路40中增加钳位电路50，以使得输出电压EN始终保持在5V以下。从而又可以兼容普通MOS管工艺中的栅氧耐压水平，以保证MOS管的栅极处于安全范围内。

并且，可以得出，第三二极管D3的击穿电压必须小于第一及第二二极管D2的击穿电压，以防止电源VDD上电，但是输出电压EN仍然保持低电平的情况。

所述钳位电路50还包括有第三电阻R3，所述第三电阻R3连接于第二NMOS管N2的源极及第一NMOS管N1的漏极之间。则当第一及第二NMOS管N1-N2导通时，通过设置第三电阻R3来降低该条支路上的电流，以减小系统功耗。

另外，当第一PMOS管P1导通时，第二PMOS管P2镜像第一PMOS管P1的电流，通过调整设计第一及第二PMOS管P1-P2的尺寸，可以将第二PMOS管的电流控制在很小的范围内，同时满足第三二极管D3的导通需求和第二NMOS管栅极电压的稳定。

同时，所述输出电压还包括有第四二极管D4，所述第四二极管D4的负极与第一NMOS管N1的栅极相连接，正极与第一NMOS管N1的源极相连接，以防止第一NMOS管N1源极接地后产生的静电。

因此，综上为本发明的电源启动电路，具有降低功耗，防止电源扰动等一系列优点。

如图2所示，为本发明电源启动电路的电源电压的电路图。初始高压电源AC通过启动电阻R201给储能电容C204充电，二极管D203处于反向关断状态。当VDD电压达到启动电压时，系统启动，变压器L202会产生能量，提供给储能电容C204。通过启动电阻R201的电流值：

I₂₀₁＝I_VDD+I₂₀₄-I₂₀₃

其中I201是通过电阻R201的电流；IVDD是流入到IC卡的VDD管脚的电流；I204是给储能电容C204充电电流；I203是通过D203的电流。所述IC卡的VDD管脚处的电压即为上述所述的电源电压VDD。

整个系统启动前，二极管D203处于反向关断状态，I203近似忽略；启动后I203远大于I201，此时I201可以近似忽略。为了提高系统的启动速度，通常尽量减小启动电阻R201的阻值；但是启动后R201会一直存在功耗，为了降低系统的待机功耗有需要尽量增大启动电阻R201的值。

另外，减小芯片的电流IVDD的消耗，也可以提高C204的充电电流速度，提高启动速度；同时采用较大的启动电阻R201电阻值，降低了系统待机功耗。

因此，上述V_R2`-V_R2的值记为VDD的滞回电压V_TH，

该滞回电压V_TH决定了整个系统稳定工作的能力，以及外围器件电容C204的选择，以使得整个系统始终处于稳定工作的状态内。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (6)

1.一种电源启动电路，其特征在于：所述电源启动电路包括电源、高压启动电路、分压电路、震荡保护电路及输出电路；

所述高压启动电路包括呈镜像电流源的第一及第二PMOS管、第一及第二二极管，所述第一及第二PMOS管的源极均与电源相连通，且其栅极相互连接；所述第一PMOS管的栅极及漏极相短接，第一PMOS管的漏极与第一二极管的负极相连接，第二PMOS管的漏极与输出电路相连接；所述第一二极管的正极连接第二二极管的负极，第二二极管的正极连接所述分压电路，第一二极管的击穿电压不小于第二二极管的击穿电压；

所述分压电路包括相互串联连接的第一电阻和第二电阻，所述第一电阻与所述第二二极管的正极相连接，第二电阻的一端接地，输出电路连接于第一电阻及第二电阻之间以达到分压的目的；

所述震荡保护电路包括呈镜像电流源的第三及第四PMOS管，所述第三及第四PMOS管的源极均与电源相连接，且其栅极相互连接；所述第三PMOS管的漏极连接于第一及第二二极管的之间，所述第四PMOS管的栅极及漏极相互短接，且第四PMOS管的漏极与输出电路相连接；

输出电路，所述输出电路包括第一NMOS管，所述第一NMOS管的漏极与外界负载相连接并向外接负载输出电压，并且其漏极还与第二及第四PMOS管的漏极相连接；第一NMOS管的源极接地，栅极连接于第一电阻及第二电阻之间以达到分压的目的。

2.根据权利要求1所述的电源启动电路，其特征在于：所述第一二极管及第二二极管的击穿电压相同。

3.根据权利要求1所述的电源启动电路，其特征在于：所述输出电路还包括有钳位电路，所述钳位电路包括第二NMOS管及第三二极管，所述震荡保护电路还包括与所述钳位电路相配合的第五PMOS管，所述第五PMOS管为第四PMOS管的镜像，且第五PMOS管的源极与电源相连接，栅极与第四PMOS管的栅极相连接，漏极与第二PMOS管的漏极相连接且一同连接至第三二极管的负极，所述第三二极管的正极接地；所述第二NMOS管的源极与第一NMOS管的漏极相连接，第二NMOS管的漏极与第四PMOS管的漏极相连接，第二NMOS管的栅极与第三二极管的负极相连接。

4.根据权利要求3所述的电源启动电路，其特征在于：所述第三二极管的击穿电压小于第一及第二二极管的击穿电压。

5.根据权利要求3所述的电源启动电路，其特征在于：所述钳位电路还包括有第三电阻，所述第三电路连接于第二NMOS管的源极及第一NMOS管的漏极之间以降低电路电流，减少功耗。

6.根据权利要求1所述的电源启动电路，其特征在于：所述输出电路还包括有第四二极管，所述第四二极管的负极与第一NMOS管栅极相连接，正极与第一NMOS管的源极相连接以防止静电。