CN107845394A - 存储装置及其操作方法 - Google Patents

存储装置及其操作方法 Download PDF

Info

Publication number
CN107845394A
CN107845394A CN201710482651.2A CN201710482651A CN107845394A CN 107845394 A CN107845394 A CN 107845394A CN 201710482651 A CN201710482651 A CN 201710482651A CN 107845394 A CN107845394 A CN 107845394A
Authority
CN
China
Prior art keywords
write
memory block
memory
ratio
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710482651.2A
Other languages
English (en)
Inventor
丁相元
庆允英
崔贤镇
金志守
李俊镐
全镇完
郑在成
朴埈奭
郑镛祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107845394A publication Critical patent/CN107845394A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/70—Details relating to dynamic memory management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储装置及操作存储装置的方法。所述存储装置包括第一存储区及第二存储区。所述方法包括：响应于来自主机的写入请求为从所述主机接收到的写入数据调整所述第一存储区对所述第二存储区的写入比率；以及，以经调整的写入比率将所述写入数据写入至所述第一存储区及所述第二存储区。所述第一存储区包括具有第一写入速度的存储单元，且所述第二存储区包括具有与所述第一写入速度不同的第二写入速度的存储单元。

Description

存储装置及其操作方法
相关申请的交叉参考
本申请主张在2016年9月19日在韩国知识产权局提出申请的韩国专利申请第10-2016-0119560号的优先权，所述韩国专利申请的公开内容全文并入本案供参考。
技术领域
本发明概念涉及一种存储装置及操作所述存储装置的方法。
背景技术
计算机系统可包括各种类型的记忆系统，每一个记忆系统均包括记忆装置及控制器。记忆装置用来存储数据。记忆装置可使用易失性记忆装置或非易失性记忆装置来实作。易失性记忆装置需要电力来维持所存储数据。非易失性记忆装置则即使在不再施加电力之后仍保持所存储数据。记忆装置可包括第一存储区及第二存储区。第一存储区的写入速度可与第二存储区的写入速度不同。
发明内容
根据本发明概念的示例性实施例，提供一种操作存储装置的方法，所述存储装置包括第一存储区及第二存储区，所述方法包括：所述存储装置的控制器响应于来自主机的写入请求为从所述主机接收到的写入数据调整所述第一存储区对所述第二存储区的写入比率；以及所述控制器以经调整的写入比率将所述写入数据写入至所述第一存储区及所述第二存储区，其中所述第一存储区包括具有第一写入速度的存储单元，且所述第二存储区包括具有与所述第一写入速度不同的第二写入速度的存储单元。
根据本发明概念的示例性实施例，提供一种操作存储装置的方法，所述存储装置包括第一存储区及第二存储区，所述方法包括：所述存储装置的控制器基于在第一周期期间从主机接收到的写入请求及写入数据来监测所述存储装置的工作负荷(workload)；基于所监测工作负荷为所接收的写入数据调整所述第一存储区对所述第二存储区的写入比率；以及以经调整的写入比率将所述写入数据写入至所述第一存储区及所述第二存储区，其中所述第一存储区包括具有第一写入速度的存储单元，且所述第二存储区包括具有与所述第一写入速度不同的第二写入速度的存储单元。
根据本发明概念的示例性实施例，提供一种存储装置，所述存储装置包括：存储器，包括第一存储区及第二存储区，所述第一存储区包括具有第一写入速度的存储单元，所述第二存储区包括具有与所述第一写入速度不同的第二写入速度的存储单元；以及控制器，被配置成从主机接收写入请求及写入数据，动态地调整对于所接收的写入数据的所述第一存储区对所述第二存储区的写入比率，并控制所述存储器以经调整的写入比率将所述写入数据写入至所述第一存储区及所述第二存储区。
根据本发明概念的示例性实施例，提供一种存储装置，所述存储装置包括记忆装置及控制器。所述记忆装置包括单层单元(single level cell，SLC)区及多层单元(multilevel cell，MLC)区，其中所述记忆装置存储写入比率X:Y，其中X是写入至所述单层单元区的第一数据量且Y是写入至所述多层单元区的第二数据量，其中X与Y不相同。所述控制器被配置成从主机接收写入模式及写入数据，基于所述写入模式调整所述写入比率，并根据经调整的写入比率将所述写入数据写入至所述单层单元区及所述多层单元区。
附图说明
结合附图阅读以下详细说明将更清楚地理解本发明概念的实施例，在附图中：
图1是根据本发明概念示例性实施例的存储系统的方块图。
图2是说明根据本发明概念示例性实施例的图1所示存储装置的实例的方块图。
图3A及图3B说明图2所示存储器的实例。
图4是说明图2所示控制器的实例的方块图。
图5说明根据本发明概念示例性实施例的以多个写入比率对图2所示存储器来执行的单层单元(SLC)写入操作以及第一混合写入操作至第三混合写入操作。
图6说明根据本发明概念示例性实施例的以多个写入比率进行的混合写入操作。
图7A及图7B分别说明根据本发明概念示例性实施例的图5所示单层单元写入操作以及第一混合写入操作至第三混合写入操作。
图8A至图8C说明根据本发明概念某些示例性实施例的混合写入操作及迁移(migration)操作。
图9是示出根据本发明概念示例性实施例的当以多个写入比率执行写入操作时缓冲区大小与性能之间的关系的曲线图。
图10是示出根据本发明概念示例性实施例的在多个写入比率情况下存储装置的寿命的曲线图。
图11是示出根据本发明概念示例性实施例的在多个写入比率情况下存储装置的性能、缓冲区大小、及寿命的曲线图。
图12是根据本发明概念示例性实施例的一种操作存储装置的方法的流程图。
图13是根据本发明概念示例性实施例的一种操作存储装置的方法的流程图。
图14是根据本发明概念示例性实施例的一种在主机与存储装置之间进行的操作的流程图。
图15是根据本发明概念示例性实施例的一种操作存储装置的方法的流程图。
图16是示出根据本发明概念示例性实施例的当写入比率随着时间改变时存储装置的寿命的曲线图。
图17是说明根据本发明概念示例性实施例的图1所示存储装置的另一实例的方块图。
图18说明根据本发明概念示例性实施例的以多个写入比率对图17所示存储器进行的混合写入操作。
图19说明根据本发明概念示例性实施例的图18所示混合写入操作。
图20是说明根据本发明概念示例性实施例的图1所示存储装置的另一实例的方块图。
图21是示出施加至图20所示工作负荷监测器的第一周期及第二周期的曲线图。
图22A至图22C是示出根据本发明概念示例性实施例的存储装置根据工作负荷来运行的曲线图。
图23是根据本发明概念示例性实施例的一种操作存储装置的方法的流程图。
图24是说明根据本发明概念示例性实施例的图1所示存储装置的另一实例的方块图。
图25是说明根据本发明概念示例性实施例的图1所示存储装置的另一实例的方块图。
图26是根据示例性实施例的电子设备的方块图。
[符号的说明]
1、2、3、4、5、6、7：模式
10：存储系统
51：单层单元写入操作/写入操作
52：第一混合写入操作/写入操作
52a、53a、54a、191a、192a、193a：三层单元写入区段
52b、53b、54b、61b、62b、63b、191b、192b、193b：单层单元写入区段
53：第二混合写入操作/写入操作
54：第三混合写入操作/写入操作
61：第一混合写入操作/写入操作
61a、62a、63a：多层单元写入区段
62：第二混合写入操作/写入操作
63：第三混合写入操作/写入操作
91、101、232、234：单层单元写入操作
92、93、94、95、96、102、103、104、105、106、231、233：混合写入操作
100、1300：存储装置
100A、100B、100C、100D、100E：存储装置
110、110’、110A、110B、110C：控制器
110a：控制器
111、111’、111a、111b、111c：写入比率管理器
112、1100：处理器
113：随机存取存储器
114：主机界面
115：存储器界面
116：总线
120：存储器/第一存储器
120a、120b：存储器
121、121a、131、141、151：单层单元区
122、122a、132、142、152：三层单元区
123、BLK4：区块
130：第二存储器/存储器
140：第三存储器/存储器
150：第四存储器/存储器
160：温度传感器
171：混合写入模式
172：单层单元写入模式
191：第一混合写入操作/混合写入操作
192：第二混合写入操作/混合写入操作
193：第三混合写入操作/混合写入操作
200：主机
1000：电子设备
1100：处理器
1111：工作负荷监测器
1112a、1112b、1112c：写入比率调整器
1113：数据分配器
1200：记忆装置
1400：调制解调器
1500：输入/输出装置
1600：电源
BLK1：第一区块
BLK2：第二区块
BS1、BS2、BS3、BS4、BS5、BS6、BS7：缓冲区大小
D：数据输入区段
L1：寿命
LT1、LT2、LT3、LT4、LT5、LT6、LT7：单层单元寿命
MEM：存储器
MEM1：第一存储器
MEM2：第二存储器
MEM3：第三存储器
MEM4：第四存储器
MEM_REG1、MR1：第一存储区
MEM_REG2、MR2：第二存储区
P1：性能/第一性能
P2：性能/第二性能
P3：性能/第三性能
P4：第四性能
P5：第五性能
P6：第六性能
PAGE1：页面区块/第一页面
PAGE2：第二页面
PAGE4：页面
Perf1、Perf2、Perf3、Perf4、Perf5、Perf6、Perf7：性能
PGM：数据编程区段
S1：第一缓冲区大小
S2：缓冲区大小
S3：第三缓冲区大小
S4：第四缓冲区大小
S5：第五缓冲区大小
S6：第六缓冲区大小
S100、S110、S120、S125、S130、S140、S145、S150、S210、S220、S230、 S240、S250、S260：操作
SLC：单层单元
SLC_BLK1～SLC_BLKi：单层单元区块
Ta：第一周期
Tm：第二周期
TLC：三层单元
TLC_BLK1～TLC_BLKj：三层单元区块
WL1：第一字线
WL2：第二字线
WL4：字线
WR：写入请求
WD、WD1、WD2、WD3、WD4：写入数据
具体实施方式
图1是根据本发明概念示例性实施例的存储系统10的方块图。
参考图1，存储系统10包括存储装置100及主机200(例如，主机装置)。存储系统10可由以下电子装置实作：例如个人计算机(personal computer，PC)、膝上型计算机、移动终端、智能手机、平板个人计算机、个人数字助理(personal digital assistant，PDA)、企业数字助理(enterprise digital assistant，EDA)、数字照相机、数字摄像机、音频装置、便携式多媒体播放器(portable multimedia player， PMP)、个人导航装置(personalnavigation device，PND)、MP3播放器、掌上游戏机(handheld game console)或电子书阅读器。此外，存储系统10可由例如腕表(例如，智能手表)或头戴式显示器(head-mounteddisplay，HMD)等穿戴式装置实作。
存储装置100包括控制器110及存储器MEM。存储器MEM包括具有不同性能的第一存储区MR1及第二存储区MR2。在实施例中，第一存储区MR1能够以第一写入速度进行写入，而第二存储区MR2能够以另一第二写入速度进行写入。然而，本发明概念的实施例并不仅限于此。除第一存储区MR1及第二存储区MR2之外，存储装置100可进一步包括其他存储区。在本实施例中，第一存储区MR1包括能够以第一写入速度进行写入的存储单元，而第二存储区MR2 包括能够以与所述第一写入速度不同的第二写入速度进行写入的存储单元。
在示例性实施例中，第一存储区MR1及第二存储区MR2被实作在单个存储器芯片中。举例来说，第一存储区MR1可对应于所述单个存储器芯片的某些区块或页面，而第二存储区MR2可对应于所述单个存储器芯片的其他区块或页面。在示例性实施例中，第一存储区MR1与第二存储区MR2由不同的芯片来实作。举例来说，第一存储器芯片可用于实作第一存储区MR1，而另一第二存储器芯片可用于实作第二存储区MR2。在实施例中，第一存储区MR1是易失性存储器，而第二存储区MR2是非易失性存储器。在实施例中，第一存储区MR1 及第二存储区MR2两者均为易失性存储器。在实施例中，第一存储区MR1 及第二存储区MR2两者均为非易失性存储器。
在实施例中，第一存储区MR1及第二存储区MR2两者为同类存储器(例如，平面NAND或平面VNAND)。就此来说，可写入至第一存储区MR1中所包括的每一存储单元的位的数目可与可写入至第二存储区MR2中所包括的每一存储单元的位的数目不同。举例来说，第一存储区MR1可为单层单元(SLC) 区，而第二存储区MR2可为多层单元(MLC)区或三层单元(triplelevel cell， TLC)区。在另一实例中，第一存储区MR1可为快速单层单元区，而第二存储区MR2可为慢速单层单元区。
在实施例中，第一存储区MR1与第二存储区MR2为具有不同性能的同类存储器。举例来说，第一存储区MR1可为低延迟NAND(low latency NAND， LLNAND)闪速存储器，而第二存储区MR2可为垂直VAND(vertical NAND， VNAND)闪速存储器。在实施例中，第一存储区MR1与第二存储区MR2为具有不同特性的同类存储器。举例来说，第一存储区MR1可对应于相变随机存取存储器(phase-change random access memory，PRAM)，而第二存储区MR2可对应于NAND闪速存储器。在另一实例中，第一存储区MR1可对应于静态随机存取存储器(static RAM，SRAM)，第二存储区MR2可对应于动态随机存取存储器(dynamic RAM，DRAM)，且存储器MEM可为高速缓冲存储器。
控制器110响应于从主机200接收到的写入请求来控制存储器MEM将数据写入至存储器MEM。在本发明示例性实施例中，控制器110包括写入比率管理器111。写入比率管理器111动态地调整对于写入数据的第一存储区MR1对第二写入区MR2的写入比率。“写入比率”可被定义为待写入至第一存储区MR1 的数据量对待写入至第二存储区MR2的数据量的比率。举例来说，第一存储区 MR1在给定周期期间被写入有X个数据单位(位、千位、兆字节等)的数据，而第二存储区MR2在同一周期期间被写入有Y个数据单位。写入比率可被表达为X:Y，其中X及Y可大于或等于0。在示例性实施例中，写入比率管理器111 控制存储器MEM以经调整的写入比率将写入数据写入至进行混合的第一存储区MR1及第二存储区MR2。在实施例中，控制器110或写入比率管理器111可由处理器实作。
在示例性实施例中，存储装置100是嵌置在电子装置中的内部存储器。举例来说，存储装置100可为通用闪存(universal flash storage，UFS)记忆装置、嵌入式多媒体卡(embedded multimedia card，eMMC)、或固态驱动器(solid state drive，SSD)。在示例性实施例中，存储装置100为被配置成可从电子装置移除的外部存储器。举例来说，存储装置100可包括选自通用闪存存储器卡、紧凑式闪存(compact flash，CF)卡、安全数字(securedigital，SD)卡、微安全数字(micro secure digital，micro-SD)卡、迷你安全数字(minisecure digital，mini-SD) 卡、极端数字(extreme digital，xD)卡、及存储器棒中的至少一个。
然而，本发明概念的实施例并不仅限于上述存储装置的实作方式。举例来说，本发明概念的实施例可应用于包括高速存储器(例如，静态随机存取存储器)及低速存储器(例如，动态随机存取存储器)的高速缓冲存储器。在此种情形中，处理器(例如中央处理器(central processing unit，CPU))可基于当前运行的应用程序的类型或操作环境来动态地调整高速存储器对低速存储器的写入比率。
图2是说明根据实施例的图1所示存储装置100的实例100A的方块图。
参考图2，存储装置100A包括控制器110及存储器120，且存储器120包括单层单元区121及三层单元区122。单层单元区121可对应于图1所示第一存储区MR1(“MEM_REG1”)的实例，而三层单元区122可对应于图1所示第二存储区MR2(“MEM_REG2”)的实例。然而，本发明概念的实施例并不仅限于此。存储器120中所包括的第二存储区MR2可为多层单元区。单层单元区121 包括分别被配置成存储1位数据的多个单层单元，而三层单元区122包括分别被配置成存储3位数据的多个三层单元。单层单元区121的第一写入速度比三层单元区122的第二写入速度快。
在本发明示例性实施例中，基于单层单元区121与三层单元区122之间的写入速度的差来对单层单元区121及三层单元区122执行混合写入操作。在实施例中，写入比率管理器111根据主机200的要求或由存储装置100A作出的内部决定来动态地调整单层单元区121对三层单元区122的写入比率，且数据存储在以所述写入比率进行混合的单层单元区121及三层单元区122中。如此一来，可通过动态地调整写入比率来控制单层单元区121的消耗速度。因此，可对存储装置100A的性能、寿命、及缓冲区大小进行控制。
具体来说，如果在混合写入操作中提高单层单元区121对三层单元区122 的写入比率，则可将更大量的数据写入至具有更快写入速度的单层单元区121。因此，尽管存储装置100A的总体写入性能(即，写入速度)得以提高，但单层单元区121会被迅速地消耗。因而，会在较早的时间点处执行从单层单元区121 至三层单元区122的数据迁移操作。结果，单层单元区121的寿命缩短，从而导致存储装置100A的寿命减少。因此，在本实施例中，对写入比率进行动态地调整以提供所期望的性能、缓冲区大小、及寿命，且以经调整的写入比率将写入数据写入至进行混合的单层单元区121及三层单元区122。
图3A说明图2所示存储器120的实例120a，且图3B说明图2所示存储器 120的另一实例120b。
参考图3A，存储器120a包括单层单元区121a及三层单元区122a。单层单元区121a包括多个单层单元区块SLC_BLK1至SLC_BLKi，且三层单元区122a 包括多个三层单元区块TLC_BLK1至TLC_BLKj。参考图3B，存储器120b可包括多个区块123。在某些实施例中，区块123可为单层单元区块及/或三层单元区块。图3B示出其中每四个区块包括三个单层单元区块及单个三层单元区块的实例。
图4是说明图2所示控制器110的实例110a的方块图。
参考图4，控制器110a包括经由总线116而彼此通信的写入比率管理器111、处理器112、随机存取存储器113、主机界面114、及存储器界面115。处理器 112可包括中央处理器或微处理器，且可对控制器110a的总体操作进行控制。随机存取存储器113可根据处理器112的控制来运行。随机存取存储器113可用作工作存储器、缓冲存储器、或高速缓冲存储器。在本实施例中，写入比率管理器111执行写入比率调整操作所需要的数据可被加载至随机存取存储器113 中。主机界面114可提供主机(例如，图1中的200)与控制器110a之间的界面，且存储器界面115可提供控制器110a与存储器120之间的界面。
参考图2及图4，写入比率管理器111管理存储器120中所包括的单层单元区121对三层单元区122的写入比率。具体来说，写入比率管理器111可根据主机的要求及/或由存储装置100A作出的内部决定来动态地调整写入比率。写入比率管理器111可由硬件、软件、或固件来实作，且可基于位于随机存取存储器113内的数据来驱动写入比率管理器111。以下，将参考图5至图8C来详细地阐述写入比率管理器111的操作。
图5说明根据本发明概念实施例的以多个写入比率对图2所示存储器120 执行的单层单元写入操作及混合写入操作。
参考图2及图5，单层单元写入操作51对应于其中单层单元区121对三层单元区122的写入比率为1:0的情形。在此种情形中，写入数据仅存储在单层单元区中。单层单元写入操作51包括交替地及重复地进行的数据输入区段D及数据编程区段PGM。数据输入区段D为其中将数据从控制器110输入至存储器120 的区段。在实施例中，存储器120可进一步包括页缓冲器(page buffer)，且在数据输入区段D期间，从存储器120输入的数据可存储在页缓冲器中。尤其是，从存储器120输入的数据可存储在包括在页缓冲器中的高速缓存锁存器(cache latch)。数据编程区段PGM为其中将输入至存储器120的数据编程至单层单元区121中的区段。举例来说，在数据编程区段PGM期间，输入至存储器120的数据可编程至单层单元区121。控制器110可将写入数据划分成多个部分数据，且可在每一数据输入区段D处将所述部分数据从控制器110传送至存储器120。
第一混合写入操作52对应于其中单层单元区121对三层单元区122的写入比率为X1:Y的情形，其中X1及Y为大于或等于1的整数。在此种情形中，写入数据存储在以X1:Y的比率进行混合的单层单元区121及三层单元区122中。第一混合写入操作52包括交替地及重复地进行的三层单元写入区段52a及单层单元写入区段52b。即，当三层单元写入区段52a结束时，单层单元写入区段 52b可开始。接着，当单层单元写入区段52b结束时，三层单元写入区段52a 可开始。就此来说，可以字线为单位执行三层单元写入区段52a与单层单元写入区段52b之间的切换。因此，在结束对三层单元区122中所包括的连接至一个字线的存储单元的编程之后，可开始对单层单元区121中所包括的连接至一个字线的存储单元进行编程。
具体来说，三层单元写入区段52a为将数据存储在三层单元区122中的区段，而三层单元写入区段52b为将数据存储在单层单元区121中的区段。在三层单元写入区段52b期间，可依序执行3位数据输入、对第一位数据进行存储的第一编程、3位数据输入、对第二位数据进行存储的第二编程、3位数据输入、以及对第三位数据进行存储的第三编程。另一方面，在单层单元写入区段52b 期间，可依序执行单个位数据输入及对单个位数据进行存储的编程。
第二混合写入操作53对应于其中单层单元区121对三层单元区122的写入比率为X2:Y(其中X2及Y为大于或等于1的整数且X2大于X1)的情形。在此种情形中，写入数据存储在以X2:Y的写入比率进行混合的单层单元区121及三层单元区122中。第二混合写入操作53包括交替地及重复地进行的三层单元写入区段53a及单层单元写入区段53b。三层单元写入区段53a可实质上相同于三层单元写入区段52a，而在单层单元写入区段53b期间比在单层单元写入区段 52b期间可编程的数据多。
第三混合写入操作54对应于其中单层单元区121对三层单元区122的写入比率为X3:Y(其中X3及Y为大于或等于1的整数且X3大于X2)的情形。在此种情形中，写入数据存储在以X3:Y的比率进行混合的单层单元区121及三层单元区122中。第三混合写入操作54包括交替地及重复地进行的三层单元写入区段54a及单层单元写入区段54b。三层单元写入区段54a可实质上相同于三层单元写入区段53a，而在单层单元写入区段54b期间比在单层单元写入区段53b 期间可编程的数据多。
根据本实施例，写入比率管理器111根据主机的要求及/或由存储装置100A 作出的内部决定来实时地调整写入比率。因此，可选择单层单元写入操作51以及第一混合写入操作52至第三混合写入操作54中的一个。然而，本发明概念的实施例并不仅限于此。在实施例中，写入比率管理器111将单层单元区121 对三层单元区122的写入比率调整为0:1。在此种情形中，写入数据仅存储在三层单元区122中。在实施例中，写入比率管理器111可选择写入操作51至写入操作54以及使得写入数据仅存储在三层单元区122中的上述写入操作中的一个写入操作。
图6说明根据本发明概念实施例的以多个写入比率进行的混合写入操作。具体来说，图6说明当图2所示存储装置100A包括多层单元区而非三层单元区 122时的混合写入操作。
参考图6，第一混合写入操作61对应于其中单层单元区对多层单元区的写入比率为X1:Y(其中X1及Y为大于或等于1的整数)的情形。在此种情形中，写入数据存储在以X1:Y的比率进行混合的单层单元区及多层单元区中。第一混合写入操作61包括交替地及重复地进行的多层单元写入区段61a及单层单元写入区段61b。即，当多层单元写入区段61a结束时，单层单元写入区段 61b可开始。接着，当单层单元写入区段61b结束时，多层单元写入区段61a可开始。就此来说，可以字线为单位执行多层单元写入区段61a与单层单元写入区段61b之间的切换。因此，在结束对多层单元区中所包括的连接至一个字线的存储单元的编程之后，可开始对单层单元区中所包括的连接至一个字线的存储单元进行编程。具体来说，多层单元写入区段61a为将数据存储在多层单元区中的区段，而单层单元写入区段61b为将数据存储在单层单元区中的区段。在多层单元写入区段61a期间，可依序执行2位数据输入、对第一位数据进行存储的第一编程、2位数据输入、以及对第二位数据进行存储的第二编程。另一方面，在单层单元写入区段61b期间，可执行交替地及重复地进行的单个位数据输入及对单个位数据进行存储的编程。
第二混合写入操作62对应于其中单层单元区对多层单元区的写入比率为 X2:Y(其中X2及Y为大于或等于1的整数且X2大于X1)的情形。在此种情形中，写入数据可存储在以X2:Y的比率进行混合的单层单元区及多层单元区中。第二混合写入操作62包括交替地及重复地进行的多层单元写入区段62a及单层单元写入区段62b。多层单元写入区段62a可实质上相同于多层单元写入区段61a，而在单层单元写入区段62b期间比在单层单元写入区段61b期间可编程的数据多。
第三混合写入操作63对应于其中单层单元区对多层单元区的写入比率为 X3:Y(其中X3及Y为大于或等于1的整数且X3大于X2)的情形。在此种情形中，写入数据可存储在以X3:Y的比率进行混合的单层单元区及多层单元区中。第三混合写入操作63可包括交替地及重复地进行的多层单元写入区段63a 及单层单元写入区段63b。多层单元写入区段63a可实质上相同于多层单元写入区段62a，而在单层单元写入区段63b期间比在单层单元写入区段62b期间可编程的数据多。
根据本实施例，写入比率管理器111可根据主机的要求及/或由存储装置作出的内部决定来实时地调整写入比率。因此，可选择单层单元写入操作以及第一混合写入操作61至第三混合写入操作63中的一个。然而，本发明概念的实施例并不仅限于此。写入比率管理器可将单层单元区对多层单元区的写入比率调整为0:1。在此种情形中，写入数据仅存储在多层单元区中。在实施例中，写入比率管理器111可选择写入操作61至写入操作63以及使得写入数据仅存储在多层单元区中的上述写入操作中的一个写入操作。
图7A及图7B分别说明根据本发明概念实施例的图5所示单层单元写入操作51以及第一混合写入操作52至第三混合写入操作54。
参考图7A，在为图5所示单层单元写入操作51的情形中，快速地将写入数据全部存储在单层单元区121中。接着，将存储在单层单元区121中的数据迁移至三层单元区122。在实施例中，当单层单元区121的空的空间大于或等于预设空间(例如，30％)时执行迁移操作。如果将存储在单层单元区121中的数据迁移至三层单元区122，存储在单层单元区121中的数据可能是无效数据且可能通过擦除操作(erase operation)而从单层单元区121删除，从而在单层单元区121中确保空的空间。因此，可快速地将随后所接收的写入数据全部存储在单层单元区121中。因而，单层单元区121也可被称为高速缓冲区，而三层单元区122也可被称为主区。
由于迁移操作，可将存储在单层单元区121中的写入数据再次存储在三层单元区122中。因此，由于实际上写入至存储器100A的数据量与从主机接收到的数据量相比而增加，因此写入放大因数(write amplification factor，WAF)可增大。此外，由于将相同的数据冗余地写入至单层单元区121及三层单元区122，因此功耗可增加。此外，如果通过迁移操作在单层单元区121中确保空的空间，则再次将数据存储在单层单元区121中。因此，单层单元区121的编程/擦除循环计数可增加。
因此，当执行单层单元写入操作时，存储装置100A的写入性能因对于单层单元区121的快的写入速度而非常高。然而，能够维持恒定的高性能的区段为短的，且能够提供恒定的高性能的缓冲区大小为小的。此外，单层单元区121 的编程/擦除循环计数的增加可缩短存储装置100A的寿命。
参考图7B，在为图5所示第一混合写入操作52至第三混合写入操作54的情形中，将写入数据混合地写入至单层单元区121及三层单元区122。具体来说，将写入数据划分成多个部分数据，且将所述多个部分数据依序输出至控制器110 并接着交替地存储在单层单元区121及三层单元区122中。接着，将存储在单层单元区121中的数据迁移至三层单元区122。
根据本实施例，由于将写入数据混合地写入至单层单元区121及三层单元区122，因此写入至单层单元区121的数据量与图7A所示单层单元写入操作相比可减少。因此，单层单元区121的消耗速度与图7A所示单层单元写入操作相比可降低。因此，迁移执行时间点与图7A所示单层单元写入操作相比可被延迟。因而，写入放大因数(WAF)及功耗可减小，且可以较慢的速度执行单层单元区121的编程/擦除循环计数。
因此，当执行混合写入操作时，由于单层单元区121的相对快的写入速度与三层单元区122的相对慢的写入速度的混合，因而存储装置100A的写入性能与图7A所示写入性能相比为低的，但与仅将数据写入至三层单元区122的三层单元写入操作相比可维持为高的。以及，其中存储装置100A可维持恒定性能的区段比在图7A中长，且可提供恒定性能的缓冲区大小与在图7A中相比为大的。此外，由于可以较慢的速度执行单层单元区121的编程/擦除循环计数，因此单层单元区121的寿命可延长，从而使得存储装置100A的寿命延长。
图8A至图8C说明根据本发明概念某些实施例的混合写入操作及迁移操作。
参考图8A，以单层单元区121及三层单元区122的区块为单位执行混合写入操作。在三层单元写入区段(例如，图5中的52a)中，将数据存储在三层单元区122的第一区块BLK1中。接着，在单层单元写入区段(例如，图5中的 52b)中，将下一数据存储在单层单元区121的第一区块BLK1中。接着，在三层单元写入区段中，将数据存储在三层单元区122的第二区块BLK2中。在单层单元写入区段中，将数据存储在单层单元区121的第二区块BLK2中。如此一来，可以区块为单位交替地执行三层单元写入操作及单层单元写入操作，且可在迁移时间点处将存储在单层单元区121中的数据迁移至三层单元区122的某些区块(例如，BLK4)。
参考图8B，以单层单元区121及多层单元区122的页面为单位执行混合写入操作。在三层单元写入区段(例如，图5中52a)中，将数据存储在三层单元区122的页面区块PAGE1中。接着，在单层单元写入区段(例如，图5中的52b) 中，将下一数据存储在单层单元区121的第一页面PAGE1中。接着，在三层单元写入区段中，将数据存储在三层单元区122的第二页面PAGE2中。在单层单元写入区段中，将数据存储在单层单元区121的第二页面PAGE2中。如此一来，可以页面为单位交替地执行三层单元写入操作及单层单元写入操作，且可在迁移时间点处将存储在单层单元区121中的数据迁移至三层单元区122的某些页面(例如，PAGE4)。
参考图8C，以单层单元区121及三层单元区122的字线为单位执行混合写入操作。在三层单元写入区段(例如，图5中的52a)中，将数据存储在连接至三层单元区122的第一字线WL1的存储单元中。接着，在单层单元写入区段(例如，图5中的52b)中，将下一数据存储在连接至单层单元区121的第一字线 WL1的存储单元中。接着，在三层单元写入区段中，将数据存储在连接至三层单元区122的第二字线WL2的存储单元中。在单层单元写入区段中，将数据存储在连接至单层单元区121的第二字线WL2的存储单元中。如此一来，可以字线为单位交替地执行三层单元写入操作及单层单元写入操作，且可在迁移时间点处将存储在单层单元区121中的数据迁移至连接至三层单元区122的某些字线(例如，WL4)的某些存储单元。
图9是示出根据本发明概念实施例的当以多个写入比率执行写入操作时缓冲区大小与性能之间的关系的曲线图。
参考图9，水平轴表示缓冲区大小而垂直轴表示性能。缓冲区大小是存储装置100A的使用量(即，存储在存储装置100A中的数据量)，且可以兆字节MB为单位来表达。性能可为存储装置100A的写入性能(即，写入速度)，且可以MB/s为单位来表达。以下，将参考图2及图9来详细地阐述在不同写入比率情况下缓冲区大小与性能之间的关系。
当根据主机的要求或由存储装置100A作出的内部决定而需要最大性能时，存储装置100A可将写入比率调整为1:0，且执行仅将数据写入至单层单元区121 的单层单元写入操作91。在此种情形中，存储装置100A在单层单元区121的使用量小于或等于第一缓冲区大小S1时提供第一性能P1。然而，在实际中用户可能并不总是需要最大性能。虽然，如果将写入比率固定为1:0且执行单层单元写入操作91，则存储装置100A的寿命可减少，且其功耗可增加。根据本实施例，当需要小于最大性能的性能时，存储装置100A基于所需要的性能来动态地调整写入比率且执行混合写入操作92至混合写入操作96。
在写入比率为5:1的混合写入操作92的情形中，存储装置100A在单层单元区121及三层单元区122的使用量小于或等于第二缓冲区大小S2时提供比第一性能P1低的第二性能P2。在写入比率为4:1的混合写入操作93的情形中，存储装置100A在单层单元区121及三层单元区122的使用量小于或等于第三缓冲区大小S3时提供比第二性能P2低的第三性能P3。在写入比率为3:1的混合写入操作94的情形中，存储装置100A在单层单元区121及三层单元区122的使用量小于或等于第四缓冲区大小S4之前提供比第三性能P3低的第四性能P4。在写入比率为2:1的混合写入操作95的情形中，存储装置100A在单层单元区 121及三层单元区122的使用量小于或等于第五缓冲区大小S5时提供比第四性能P4低的第五性能P5。在写入比率为1:1的混合写入操作96的情形中，存储装置100A在单层单元区121及三层单元区122的使用量小于或等于第六缓冲区大小S6时提供比第五性能P5低的第六性能P6。
图10是示出根据本发明概念实施例的在多个写入比率情况下存储装置的寿命的曲线图。以下，将参考图2及图10来详细地阐述在不同写入比率情况下存储装置100A的寿命。
参考图2及图10，单层单元写入操作101对应于其中单层单元区121对三层单元区122的写入比率为1:0的情形，且仅将数据写入至单层单元区121。因此，会快速地消耗单层单元区121且会在更早的时间点处执行从单层单元区121 至三层单元区122的迁移。因此，由于单层单元区121的编程/擦除循环计数迅速增加，因此单层单元区121的寿命可为最短(L1)且因此存储装置100A的寿命可为最短。
混合写入操作102至混合写入操作106对应于其中单层单元区121对三层单元区122的写入比率分别为5:1、4:1、3:1、2:1、及1:1的情形，且将数据写入至单层单元区121及三层单元区122。因此，与单层单元写入操作101相比，会缓慢地消耗单层单元区121，且会在更晚的时间点处执行从单层单元区121 至三层单元区122的迁移。因此，由于单层单元区121的编程/擦除循环计数缓慢增加，因此单层单元区121的寿命比L1长。随着所有写入数据中写入至单层单元区121的数据量减少，即随着写入比率从5:1增加至1:1，单层单元区121的寿命可延长，从而使得存储装置100A的寿命延长。因此，根据本实施例，写入比率管理器111可根据主机的要求或由存储装置100A作出的内部决定来动态地调整写入比率，因而会延长存储装置100A的寿命。
图11是示出根据本发明概念实施例的在不同写入比率情况下存储装置的性能、缓冲区大小、及寿命的曲线图。以下，将参考图2及图11来详细地阐述在不同写入比率情况下存储装置100A的性能、缓冲区大小、及寿命。
参考图2及图11，在其中单层单元区121对三层单元区122的写入比率为 1:0的单层单元写入模式的情形中，存储装置100A的性能为最高，但其缓冲区大小为最小且其寿命为最短。在其中单层单元区121对三层单元区122的写入比率为N:1的混合写入模式的情形中，随着N减小(即，写入比率从Z:1减小至X:1)，存储装置100A的性能降低，但其缓冲区大小及其寿命可增加。另一方面，在其中单层单元区121对三层单元区122的写入比率为0:1的三层单元写入模式的情形中，存储装置100A的性能最低，但其缓冲区大小最大且其寿命最长。
图12是根据本发明概念示例性实施例的一种操作存储装置的方法的流程图。
参考图12，根据本实施例的操作存储装置的方法可为将数据写入至存储装置的操作，且可包括例如图1所示存储装置100按时间次序执行的操作。参考图1至图11所提供的说明可应用于本实施例，且将不再予以赘述。以下，将参考图1、图4、及图12来详细地阐述操作存储装置的方法。
在操作S100中，从主机200接收写入请求及写入数据。具体来说，主机界面114可从主机200接收写入请求及写入数据。在此种情形中，写入数据的大小及写入请求的频率可根据主机200的当前运行的应用程序的类型或操作环境而不同。举例来说，当在主机200中执行照相机应用程序时，主机200可将写入请求及写入数据提供至存储装置100以在其中存储由拍摄操作所产生的数据。在此种情形中，写入数据的大小可非常大且写入请求的频率可相对高。
在操作S130中，对于写入数据而动态地调整第一存储区MR1对第二存储区MR2的写入比率。在此种情形中，第一存储区MR1可包括具有第一写入速度的存储单元，而第二存储区MR2可包括具有与所述第一写入速度不同的第二写入速度的存储单元。具体来说，写入比率管理器111可基于主机200的要求、写入数据的大小、写入请求的频率、及/或第一存储区MR1及第二存储区MR2 的状态信息来动态地调整写入比率。
在实施例中，写入比率管理器111基于从主机200接收到的模式信息来调整写入比率。在实施例中，写入比率管理器111通过利用模式信息存取随机存取存储器113中所存储的表来选择具体写入比率。举例来说，所述表可包括多个表项(entry)，其中每一表项包括不同的模式数编号及写入比率，且模式信息包括与所述表项中的一个表项对应的模式编号。在实施例中，写入比率管理器 111以规则的时间间隔调整写入频率。举例来说，写入比率管理器111可周期性地判断是否调整写入比率，且接着在判断出需要改变时，将当前写入比率变为新的及不同的写入比率。在实施例中，写入比率管理器111在写入操作期间实时地调整写入比率。在实施例中，写入比率管理器111在随机存取存储器113 中所缓冲的写入数据超过参考容量时调整写入比率。在实施例中，写入比率管理器111在存储装置100的温度处于参考范围之外时调整写入比率。在实施例中，写入比率管理器111在温度高于阈值时选择更多地依赖于三层单元区的写入比率。举例来说，如果单层单元区121对三层单元区122的写入比率为1:0且温度突然超过阈值，则写入比率管理器111可将写入比率调整为5:1或4:1。
在操作S150中，将写入数据以经调整的写入比率写入至进行混合的第一存储区MR1及第二存储区MR2。具体来说，存储器界面115可依序输出从写入数据划分出的部分数据，且可控制存储装置100将依序输出的部分数据交替地写入至第一存储区MR1及第二存储区MR2。
图13是根据本发明概念示例性实施例的一种操作存储装置的方法的流程图。
参考图13，根据本实施例的所述操作方法可对应于图12所示方法的实作实例。具体来说，根据本实施例的所述方法可进一步包括图12所示方法中的操作 S110。以下，将参考图1及图13来阐述根据本实施例的操作方法，并着重于与图12所示方法的不同之处。
在操作S100中，从主机200接收写入请求及写入数据。在操作S110中，从主机200接收写入模式信息。写入模式信息可为用于调整第一存储区MR1对第二存储区MR2的写入比率的信息。在实施例中，写入模式信息包括指示写入比率的写入模式。然而，本发明概念的实施例并不仅限于此。写入模式信息可为主机200所期望的最大性能、寿命、缓冲区大小等。在实施例中，操作S100 与操作S110实质上同时执行，且存储装置100从主机200接收写入请求、写入数据、及写入模式信息。举例来说，主机200可将包括写入请求(例如，写入命令、写入数据、及写入模式信息)的消息发送至存储装置100。然而，本发明概念的实施例并不仅限于此。操作S110可在操作S100之前执行。
在操作S130中，对于写入数据动态地调整第一存储区MR1对第二存储区 MR2的写入比率。具体来说，写入比率管理器111可基于写入模式信息来动态地调整写入比率，且提供主机20所期望的存储环境。在操作S150中，以经调整的写入比率将写入数据写入至进行混合的第一存储区MR1及第二存储区MR2。以下，将参考图14及表1详细地阐述根据本实施例的根据主机200的要求来调整写入比率的操作。
图14是根据本发明概念示例性实施例的一种在主机200与存储装置100之间进行的操作的流程图。表1是示出在图14所示操作S210中所提供的信息的实例的表。
表1
参考图14及表1，在操作S210中，存储装置100将存储装置100的性能、缓冲区大小、及寿命信息中的至少一个提供至主机200。在实施例中，存储装置 100将表1所示表提供至主机200。举例来说，第一存储区MR1可为单层单元区，而第二存储区MR2可为三层单元区。本文所用的用语“模式”指示可由主机200选择的各种模式。本文所用的用语“类型”指示根据各种写入比率进行的单层单元写入或混合写入。本文所用的用语“单层单元(SLC)寿命”指示单层单元区的在每一模式中所预期的寿命。本文所用的用语“性能”指示存储装置100的在每一模式中所预期的写入性能(即，写入速度)。本文所用的用语“缓冲区大小”指示存储装置100的在每一模式中所预期的存储空间。
模式1指示其中单层单元区对三层单元区的写入比率为1:0的单层单元写入模式，且模式2至模式7指示其中单层单元区对三层单元区的写入比率为N:1 的混合写入模式。随着写入至单层单元区的数据量对所有写入数据量的比率减小，即随着模式从模式1变为模式7，单层单元寿命延长(即，LT1<LT2<LT3 <LT4<LT5<LT6<LT7)，性能降低(即，Perf1>Perf2>Perf3>Perf4>Perf5> Perf6>Perf7)，且缓冲区大小增大(即，BS1<BS2<BS3<BS4<BS5<BS6<BS7)。
在操作S220中，主机200确定所需要的性能、缓冲区大小、及寿命中的至少一个。由于所需要的性能、缓冲区大小、及寿命可根据主机200的当前运行的应用程序的类型或操作环境而不同，因此主机200可对当前写入请求确定所需要的性能、缓冲区大小、及寿命中的至少一个。在操作S230中，主机200确定写入模式。主机200可基于所确定的所需性能、缓冲区大小、及寿命来确定写入模式。
在操作S240中，主机200将写入模式传送至存储装置100。举例来说，主机200可将表1所示模式1至模式7中的一个传送至存储装置100作为写入模式。然而，本发明概念的实施例并非不限于此。主机200可将仅将数据存储在三层单元区中的三层单元写入模式传送至存储装置100。在实施例中，主机200 将写入模式与写入请求及写入数据一起传送至存储装置100。在实施例中，主机 200在将写入请求及写入数据传送至存储装置100之后将写入模式传送至存储装置100。在实施例中，主机200在将写入模式传送至存储装置100之后将写入请求及写入数据传送至存储装置100。
在操作S250中，存储装置100调整写入比率。存储装置100基于所接收的写入模式来动态地调整第一存储区MR1对第二存储区MR2的写入比率。在操作S260中，存储装置100将所期望的性能、缓冲区大小、及寿命中的至少一个提供至主机200。
图15是根据本发明概念示例性实施例的一种操作存储装置的方法的流程图。
参考图15，根据本实施例的操作方法可对应于图12所示方法的实作实例。具体来说，根据本实施例的操作方法可进一步包括图12所示方法中的操作 S120。以下，将参考图1及图15来阐述根据本实施例的操作方法，并着重于与图12所示方法的不同之处。
在操作S100中，从主机200接收写入请求及写入数据。在操作S120中，对第一存储区MR1及第二存储区MR2的写入数据及状态信息进行监测。在实施例中，写入比率管理器111监测写入数据的大小及写入请求的频率。在实施例中，第一存储区MR1及第二存储区MR2的状态信息可包括对于第一存储区 MR1及第二存储区MR2中的每一个的编程/擦除循环计数、第一存储区MR1及第二存储区MR2中的每一个的自由区块的数目、以及第一存储区MR1及第二存储区MR2中的每一个的数据保持时间(data retention time)。举例来说，写入比率管理器111可在编程/擦除循环计数超过阈值计数时或在数据保持时间小于阈值时间时选择更多地依赖于三层单元区的写入比率。举例来说，如果单层单元区121对三层单元区122的写入比率为1:0且编程/擦除循环超过阈值计数或数据保持时间小于阈值时间，则写入比率管理器111可将写入比率调整为5:1或 4:1。可基于记忆装置的年岁(age)来计算数据保持时间。
在操作S140中，基于监测的结果来动态地调整第一存储区MR1对第二存储区MR2的写入比率。具体来说，写入比率管理器111可通过基于监测的结果动态地调整写入比率来控制存储装置100的性能、缓冲区大小、及寿命。在操作S150中，以经调整的写入比率将写入数据写入至进行混合的第一存储区 MR1及第二存储区MR2。以下，将参考图16来更详细地阐述基于监测的结果动态地调整写入比率的操作S140。
图16是示出根据本发明概念实施例的当写入比率随着时间改变时存储装置的寿命的曲线图。以下，将参考图2及图16来详细地阐述存储装置的寿命的改变。
参考图16，水平轴表示时间，而垂直轴表示寿命。在仅将数据写入至单层单元区121的单层单元写入模式172的情形中，寿命随着时间以恒定的比率减少。根据本实施例，写入比率管理器111基于单层单元区121及三层单元区122 的写入数据及状态信息来动态地调整写入比率。因此，在将数据写入至以写入比率进行混合的单层单元区121及三层单元区122的混合写入模式171的情形中，寿命减少速度与单层单元写入模式172相比可降低。
具体来说，写入比率管理器111可在初始时将单层单元区121对三层单元区122的写入比率确定为1:0以仅将数据写入至单层单元区121。因此，存储装置100A可提供最大性能。随着时间的经过，对于单层单元区121的写入操作及迁移操作的重复次数可增加，且因此单层单元区121的编程/擦除循环计数可接近最大值。就此来说，写入比率管理器111可按照Z:1、Y:1、及X:1的次序来调整写入比率，以减小写入至单层单元区121的数据对所有写入数据的比率(Z> Y>X)。此外，随着时间的经过，写入比率管理器111可将写入比率确定为0:1以将数据完全写入至三层单元区122。
图17是说明根据本发明概念示例性实施例的图1所示存储装置100的另一实例100B的方块图。
参考图17，存储装置100B包括控制器110’以及第一存储器120至第四存储器150，且控制器110’包括写入比率管理器111’。根据本实施例的存储装置 100B为图2所示存储装置100A的经修改型式。与图2所示存储装置100A不同，存储装置100B包括多个存储器，即，第一存储器120至第四存储器150，所述多个存储器可分别由单独存储器芯片来实作。在实施例中，第一存储器120至第四存储器150(例如，“MEM1”、“MEM2”、“MEM3”、及“MEM4”)分别经由第一通道至第四通道连接至控制器110’。然而，本发明概念的实施例并不仅限于此。举例来说，在替代实施例中，第一存储器120至第四存储器150中的至少两个彼此共享通道。
在本实施例中，第一存储器120包括单层单元区121及三层单元区122，且第二存储器130包括单层单元区131及三层单元区132。此外，第三存储器140 包括单层单元区141及三层单元区142，且第四存储器150包括单层单元区151 及三层单元区152。在此种情形中，单层单元区121、131、141、及151可对应于图1所示第一存储区MR1的实例，且三层单元区122、132、142、及152 可对应于图1所示第二存储区MR2的实例。然而，本发明概念的实施例并不仅限于此。第一存储器120至第四存储器150中的至少一个可包括多层单元区而非三层单元区。此外，第一存储器120至第四存储器150中的至少一个可进一步包括多层单元区。
图18说明根据本发明概念示例性实施例的以多个写入比率进行的对于第一存储器120至第四存储器150的第一混合写入操作至第三混合写入操作191、 192、及193。
参考图17及图18，第一混合写入操作191可对应于其中单层单元区121、 131、141、及151对三层单元区122、132、142、及152的写入比率为X1:Y(其中X1及Y为大于或等于1的整数)的情形。在此种情形中，写入数据存储在以X1:Y的比率进行混合的单层单元区121、131、141、及151以及三层单元区 122、132、142、及152中。第一混合写入操作191包括交替地及重复地进行的三层单元写入区段191a及单层单元写入区段191b。就此来说，可以字线为单位执行三层单元写入区段191a与单层单元写入区段191b之间的切换。
三层单元写入区段191a为将数据存储在三层单元区122、132、142、及152 中的区段，而单层单元写入区段191b为将数据存储在单层单元区121、131、141、及151中的区段。在三层单元写入区段191a中，可依序执行3位数据输入、对第一位数据进行存储的第一编程、3位数据输入、对第二位数据进行存储的第二编程、3位数据输入、以及对第三位数据进行存储的第三编程。在单层单元写入区段191b中，可依序执行单个位数据输入及对单个位数据进行存储的编程。
第二混合写入操作192可对应于其中单层单元区121、131、141、及151对三层单元区122、132、142、及152的写入比率为X2:Y(其中X2及Y为大于或等于1的整数且X2小于X1)的情形。在此种情形中，写入数据可存储在以 X2:Y的比率进行混合的单层单元区121、131、141、及151以及三层单元区122、 132、142、及152中。第二混合写入操作192可包括交替地及重复地进行的三层单元写入区段192a及单层单元写入区段192b。三层单元写入区段192a可实质上相同于三层单元写入区段191a，而在单层单元写入区段192b中比在单层单元写入区段191b中可编程的数据少。
第三混合写入操作193可对应于其中单层单元区121、131、141、及151对三层单元区122、132、142、及152的写入比率为X3:Y(其中X3及Y为大于或等于1的整数且X3小于X2)的情形。在此种情形中，写入数据可存储在以 X3:Y的比率进行混合的单层单元区121、131、141、及151以及三层单元区122、 132、142、及152中。第三混合写入操作193可包括交替地及重复地进行的三层单元写入区段193a及单层单元写入区段193b。三层单元写入区段193a可实质上相同于三层单元写入区段192a，而在单层单元写入区段193b中比在单层单元写入区段192b中可编程的数据少。
在混合写入操作191至混合写入操作193中的任一个期间对于存储器120 至存储器150进行的数据写入可交错地进行。在实施例中，在第一混合写入操作191期间，首先完成对第一存储器120的三层单元区122的写入，其次完成对第二存储器130的三层单元区132的写入，再次完成对第三存储器140的三层单元区142的写入，且然后完成对第四存储器150的三层单元区152的写入。在实施例中，在第一混合写入操作191期间，首先在完成对三层单元区122的写入之后完成对第一存储器120的单层单元区121的写入，其次在完成对三层单元区132的写入之后完成对第二存储器130的单层单元区131的写入，再次在完成对三层单元区142的写入之后完成对第三存储器140的单层单元区141 的写入，且然后在完成对三层单元区152的写入之后完成对第四存储器150的单层单元区151的写入。
根据本实施例，写入比率管理器111’根据主机的要求及/或由存储装置100B 作出的内部决定来实时地调整写入比率。因此，可选择单层单元写入操作以及包括第一混合写入操作191至第三混合写入操作193的所述多个混合写入操作中的一个。然而，本发明概念的实施例并不仅限于此。举例来说，写入比率管理器111’可将单层单元区121、131、141、及151对三层单元区122、132、142、及152的写入比率调整为0:1。在此种情形中，写入数据仅存储在三层单元区122、 132、142、及152中。
图19说明根据本发明概念示例性实施例的图18所示混合写入操作。
参考图19，在图18所示第一混合写入操作191至第三混合写入操作193的情形中，可将写入数据混合地写入至单层单元区121、131、141、及151以及三层单元区122、132、142、及152。具体来说，可将写入数据划分成多个部分数据，且可将所述多个部分数据依序输出至控制器110’，且接着交替地存储在单层单元区121、131、141、及151以及三层单元区122、132、142、及152中。接着，可分别将存储在单层单元区121、131、141、及151中的数据迁移至三层单元区122、132、142、及152。
根据本实施例，由于将写入数据混合地写入至单层单元区121、131、141、及151以及三层单元区122、132、142、及152，因此写入至单层单元区121、 131、141、及151的数据量与单层单元写入操作相比可减少。因此，单层单元区121、131、141、及151的消耗速度与单层单元写入操作相比可降低。因此，迁移执行时间点与单层单元写入操作相比可被延迟。因而，写入放大因数及功耗可减小，且可以较慢的速度执行单层单元区121、131、141、及151的编程/ 擦除循环计数的更新。
因此，当执行混合写入操作时，由于单层单元区121、131、141、及151的相对快的写入速度与三层单元区122、132、142、及152的相对慢的写入速度的混合，存储装置100B的写入性能与三层单元写入操作相比可维持为高的。此外，其中存储装置100B可维持恒定性能的区段与单层单元写入操作相比为长的，且可提供恒定性能的缓冲区大小与单层单元写入操作相比为大的。此外，由于以较慢的速度执行单层单元区121、131、141、及151的编程/擦除循环计数的更新，因此单层单元区121、131、141、及151的寿命可延长，从而使得存储装置100B的寿命延长。
图20是说明根据本发明概念示例性实施例的图1所示存储装置100的另一实例100C的方块图。
参考图20，存储装置100C包括控制器110A(例如，控制电路)及存储器 120。存储器120可为单个存储器芯片，抑或可包括多个存储器芯片。控制器110A 包括写入比率管理器111a，且写入比率管理器111a包括工作负荷监测器1111、写入比率调整器1112a、及数据分配器1113。
工作负荷监测器1111可从主机200接收写入请求WR及写入数据WD，且基于所接收的写入请求WR的频率及所接收的写入数据WD的大小来监测存储装置100C的工作负荷。写入比率调整器1112a从工作负荷监测器111接收监测结果，且基于所接收的监测结果来动态地调整写入比率。数据分配器1113根据经调整的写入比率来分配写入数据WD，且将所分配写入数据WD提供至单层单元区121及三层单元区122。将参考图21来详细地阐述工作负荷监测器1111 的操作。
图21是示出在图20所示工作负荷监测器1111运行期间的第一周期Ta及第二周期Tm的曲线图。
参考图1、图20、及图21，工作负荷监测器1111在第一周期Ta期间积聚从主机200接收的写入请求WR及写入数据WD，且对主机200在每一第一周期Ta所需要的性能进行监测。第一周期Ta也可被称为工作负荷确定周期、性能确定周期、或写入比率确定周期。工作负荷监测器1111将所监测的性能提供至写入比率调整器1112a，且写入比率调整器1112a可根据所监测的性能来实时地调整写入比率。
举例来说，当在第一周期Ta期间所监测的性能为1,400MB/s时，可将主机 200所需要的性能确定为相对高的。在此种情形中，写入比率调整器1112a可将写入比率调整成使得所有写入数据中写入至单层单元区121的数据量增加。由于单层单元区121的写入速度快，因此可快速地写入所有写入数据。因此，存储装置100C可自适应于所监测的性能来提供写入性能。
另一方面，举例来说，当在第一周期Ta期间所监测的性能为300MB/s时，可将主机200所需要的性能确定为相对低的。在此种情形中，写入比率调整器 1112a可将写入比率调整成使得所有写入数据中写入至单层单元区121的数据量减少。由于写入至单层单元区121的数据量减少，因此单层单元区121的消耗速度可降低且迁移时间点可被延迟。因此，存储装置100C可提供增大的缓冲区大小及寿命。
此外，工作负荷监测器1111可通过以下方式来检测重的工作负荷：在第二周期Tm期间积聚从主机200接收的写入请求WR及写入数据WD，以及对主机 200在每一第二周期Tm所需要的性能进行监测。第二周期Tm也可被称为重工作负荷检测周期。第二周期Tm可比第一周期Ta短，或可等于第一周期Ta。
在实施例中，工作负荷监测器1111基于在第二周期Tm期间从主机200接收到的写入请求WR及写入数据WD而将工作负荷与阈值进行比较。举例来说，阈值可对应于当以当前设定的写入比率执行写入操作时所预期的最大性能。在实施例中，当工作负荷大于或等于阈值时，写入比率调整器1112a将写入比率调整成使得仅将写入数据写入至单层单元区121。
如此一来，当在第二周期Tm期间所监测的性能达到当以当前设定的写入比率来执行写入操作时所预期的最大性能时，工作负荷监测器1111可将所监测的性能确定为重的工作负荷。当检测到重的工作负荷时，写入比率调整器1112a 可将写入比率调整为1:0，且将写入模式切换成仅对单层单元区121执行写入操作的单层单元写入模式。
图22A至图22C是示出根据本发明概念实施例的存储装置根据工作负荷来运行的曲线图。以下，将参考图20以及图22A至图22C来阐述存储装置根据工作负荷的运行。在图22A至图22C中，水平轴表示缓冲区大小而垂直轴表示性能。
参考图22A，当工作负荷监测器1111所监测的性能为P1时，写入比率调整器1112a可确定出P1为重的工作负荷，且将写入比率调整为1:0。数据分配器1113可根据写入比率而将写入数据仅提供至单层单元区121，且写入数据可仅存储在单层单元区121中。因此，存储装置100C可自适应于所监测的性能来提供最大性能。
参考图22B，当工作负荷监测器1111所监测的性能为P2时，写入比率调整器1112a可确定出P2为正常的工作负荷，并将写入比率调整为X:1(X>0)。数据分配器1113可将写入数据提供至以X:1的比率进行混合的单层单元区121 及三层单元区122，且可将写入数据存储在单层单元区121及三层单元区122中。与单层单元写入操作232相比，根据写入比率的调整来进行的混合写入操作231 可使存储装置100C能够在更长的时间自适应于所监测的性能来提供性能P2。换句话说，由于写入比率的动态调整，存储装置100C可增大用于提供恒定性能 P2的缓冲区大小。
参考图22C，当工作负荷监测器1111所监测的性能为P3时，写入比率调整器1112a可确定出P3为轻的工作负荷，且将写入比率调整为Y:1(0<Y<X)。数据分配器1113可将写入数据提供至以Y:1的比率进行混合的单层单元区121 及多层单元区122，且写入数据可存储在单层单元区121及三层单元区122 中。在实施例中，数据分配器1113由一个或多个多路复用器或解多路复用器实作。与单层单元写入操作234相比，根据写入比率的调整进行的混合写入操作 233可使存储装置100C能够在更长的时间自适应于所监测的性能来提供性能P3。换句话说，由于写入比率的动态调整，存储装置100C可增大用于提供恒定性能P3的缓冲区大小。
图23是根据本发明概念示例性实施例的一种操作存储装置的方法的流程图。
参考图23，根据本实施例的操作存储装置的方法可为将数据写入至存储装置的操作，且可包括例如图20所示存储装置100C按照时间次序执行的操作。参考图20至图22C所提供的说明可应用于本实施例，且因此将不再予以赘述。
在操作S100中，从主机接收写入请求及写入数据。在操作S125中，对存储装置100C的工作负荷进行监测。具体来说，工作负荷监测器1111可从主机接收写入请求WR及写入数据WD，且基于所接收的写入请求WR的频率及所接收的写入数据WD的大小来监测存储装置100C的工作负荷。举例来说，工作负荷监测器1111可在所述频率及/或大小高于阈值时确定出工作负荷为高的。
在操作S145中，基于所监测的工作负荷来动态地调整第一存储区对第二存储区的写入比率。具体来说，写入比率调整器1112a可从工作负荷监测器1111 接收监测结果，且基于所接收的监测结果来动态地调整写入比率。在操作S150 中，以经调整的写入比率将写入数据写入至进行混合的第一存储区及第二存储区。
图24是说明根据本发明概念示例性实施例的图1所示存储装置100的另一实例100D的方块图。
参考图24，存储装置100D包括控制器110B及存储器120。存储器120可为单个存储器芯片，或可包括多个存储器芯片。控制器110B包括写入比率管理器111b及随机存取存储器113，且写入比率管理器111b包括写入比率调整器 1112b及数据分配器1113。
从主机接收到的写入数据WD可在随机存取存储器113中进行缓冲。在此种情形中，随机存取存储器113可用作缓冲器。写入比率调整器1112b可基于在随机存取存储器113中缓冲的写入数据WD1至写入数据WD4的量来动态地调整写入比率。具体来说，当在随机存取存储器113中缓冲大量写入数据时，写入比率调整器1112b可确定出主机所需要的性能为相对高的，且可增大所有写入数据中对于单层单元区121的写入比率，以提高写入速度。另一方面，当在随机存取存储器113中缓冲少量写入数据时，写入比率调整器1112b可确定出主机所需要的性能为相对低的，且可减少所有写入数据中对于单层单元区121的写入比率。举例来说，当在随机存取存储器113中缓冲的写入数据量小于或等于阈值时，写入比率调整器1112b可确定出主机所需要的性能为低的，且当所述量超过阈值时，写入比率调整器1112b可确定出主机所需要的性能为高的。
图25是说明根据本发明概念示例性实施例的图1所示存储装置100的另一实例100E的方块图。
参考图25，存储装置100E包括控制器110C、存储器120、及温度传感器 160(例如，温度传感电路)。存储器120可为单个存储器芯片，或可包括多个存储器芯片。控制器110C包括写入比率管理器111c，且写入比率管理器111b 包括写入比率调整器1112b及数据分配器1113。温度传感器160感测存储装置 100E的温度，并将所感测温度信息提供至写入比率调整器1112c。写入比率调整器1112c可基于温度信息来动态地调整写入比率。
在示例性实施例中，当所感测温度高于参考温度时，写入比率调整器1112c 增加所有写入数据中写入至单层单元区121的数据量。由于单层单元区121的写入速度比三层单元区122的写入速度快，因此整体写入速度可提高且写入操作的完成时间点可加快。因此，存储装置100E的空闲时间可增加且存储装置 100E的温度可降低。此外，当所感测温度高于参考温度时，三层单元区122的稳定性比单层单元区121的稳定性弱。因此，可通过增加对单层单元区121的写入比率来确保写入操作的稳定性。
在示例性实施例中，当所感测温度低于参考温度时，写入比率调整器1112c 会减少所有写入数据中写入至单层单元区121的数据量。由于三层单元区122 的写入速度比单层单元区121的写入速度慢，因此整体写入速度可降低且写入操作的完成时间点可被延迟。因此，存储装置100E的空闲时间可减少且存储装置100E的温度可升高。
图26是根据本发明概念示例性实施例的电子设备1000的方块图。
参考图26，电子设备1000包括处理器1100、记忆装置1200、存储装置1300、调制解调器1400、输入/输出(I/O)装置1500、及电源1600。在本实施例中，记忆装置1200及/或存储装置1300可包括具有不同性能的第一存储区及第二存储区，且可动态地调整第一存储区对第二存储区的写入比率并且以经调整的写入比率将写入数据写入至进行混合的第一存储区及第二存储区。参考图1至图 25所提供的说明可应用于记忆装置1200及/或存储装置1300。
尽管已参考本发明概念的实施例具体示出及阐述了本发明概念，然而应理解，在不背离本发明概念的精神及范围的条件下可做出各种形式及细节上的改变。

Claims (23)

1.一种操作存储装置的方法，所述存储装置包括第一存储区及第二存储区，其特征在于，所述方法包括：
所述存储装置的控制器响应于来自主机的写入请求为从所述主机接收到的写入数据调整所述第一存储区对所述第二存储区的写入比率；以及
所述控制器以经调整的所述写入比率将所述写入数据写入至所述第一存储区及所述第二存储区，
其中所述第一存储区包括具有第一写入速度的存储单元，且
其中所述第二存储区包括具有与所述第一写入速度不同的第二写入速度的存储单元。
2.根据权利要求1所述的方法，其特征在于，所述第一存储区是单层单元区，且所述第二存储区是多层单元区或三层单元区。
3.根据权利要求1所述的方法，其特征在于，所述写入比率对应于从所述第一存储区选择的区块的数目对从所述第二存储区选择的区块的数目的比率、从所述第一存储区选择的页面的数目对从所述第二存储区选择的页面的数目的比率、或从所述第一存储区选择的字线的数目对从所述第二存储区选择的字线的数目的比率。
4.根据权利要求1所述的方法，其特征在于，所述写入包括：
将所述写入数据划分成多个部分数据；以及
将所述多个部分数据交替地写入至所述第一存储区及所述第二存储区。
5.根据权利要求1所述的方法，其特征在于，所述写入包括交替地及重复地对所述第一存储区执行第一写入操作及对所述第二存储区执行第二写入操作，且
以字线为单位在执行所述第一写入操作与执行所述第二写入操作之间进行切换。
6.根据权利要求1所述的方法，其特征在于，所述调整包括根据所述主机的要求动态地调整所述写入比率。
7.根据权利要求1所述的方法，其特征在于，所述调整包括基于从所述主机接收的写入模式动态地调整所述写入比率，所述写入模式指示所述写入比率。
8.根据权利要求7所述的方法，其特征在于，进一步包括：在接收所述写入模式之前，所述控制器根据所述写入比率向所述主机提供关于所述存储装置的性能、缓冲区大小、及寿命中的至少一个的信息。
9.根据权利要求1所述的方法，其特征在于，所述调整包括基于所接收的所述写入数据的大小及所接收的所述写入请求的频率中的至少一个来动态地调整所述写入比率。
10.根据权利要求1所述的方法，其特征在于，所述调整包括基于所述第一存储区及所述第二存储区的状态信息来动态地调整所述写入比率，且
所述状态信息包括以下中的至少一个：所述第一存储区及所述第二存储区的编程/擦除循环信息、所述第一存储区及所述第二存储区中的自由区块的数目、及所述第一存储区及所述第二存储区的数据保持时间信息。
11.根据权利要求1所述的方法，其特征在于，所述第一存储区是易失性存储器且所述第二存储区是非易失性存储器。
12.根据权利要求1所述的方法，其特征在于，所述第一存储区及所述第二存储区是易失性存储器。
13.根据权利要求1所述的方法，其特征在于，所述第一存储区及所述第二存储区是非易失性存储器。
14.一种操作存储装置的方法，所述存储装置包括第一存储区及第二存储区，其特征在于，所述方法包括：
所述存储装置的控制器基于在第一周期期间从主机接收到的写入请求及写入数据来监测所述存储装置的工作负荷；
所述控制器基于所监测的所述工作负荷为所接收的所述写入数据调整所述第一存储区对所述第二存储区的写入比率；以及
所述控制器以经调整的所述写入比率将所述写入数据写入至所述第一存储区及所述第二存储区，
其中所述第一存储区包括具有第一写入速度的存储单元，且
其中所述第二存储区包括具有与所述第一写入速度不同的第二写入速度的存储单元。
15.根据权利要求14所述的方法，其特征在于，所述第一存储区是单层单元区，且所述第二存储区是多层单元区或三层单元区。
16.根据权利要求15所述的方法，其特征在于，所述调整包括：
基于在第二周期期间从所述主机接收的所述写入请求及所述写入数据对所述工作负荷与阈值进行比较，所述第二周期短于所述第一周期；以及
改变所述写入比率，使得当所述工作负荷大于或等于所述阈值时，所述写入数据只被写入至所述单层单元区。
17.根据权利要求14所述的方法，其特征在于，所述调整包括基于在所述存储装置的随机存取存储器中所缓冲的数据量或所述存储装置的温度来动态地调整所述写入比率。
18.根据权利要求14所述的方法，其特征在于，所述写入比率对应于从所述第一存储区选择的区块的数目对从所述第二存储区选择的区块的数目的比率、从所述第一存储区选择的页面的数目对从所述第二存储区选择的页面的数目的比率、或从所述第一存储区选择的字线的数目对从所述第二存储区选择的字线的数目的比率。
19.一种存储装置，其特征在于，包括：
存储器，包括第一存储区及第二存储区，所述第一存储区包括具有第一写入速度的存储单元，所述第二存储区包括具有与所述第一写入速度不同的第二写入速度的存储单元；以及
控制器，被配置成从主机接收写入请求及写入数据，动态地调整对于所接收的所述写入数据的所述第一存储区对所述第二存储区的写入比率，并控制所述存储器以经调整的所述写入比率将所述写入数据写入至所述第一存储区及所述第二存储区。
20.根据权利要求19所述的存储装置，其特征在于，所述第一存储区是单层单元区，且所述第二存储区是多层单元区或三层单元区。
21.一种存储装置，其特征在于，包括：
记忆装置，包括单层单元区及多层单元区，其中所述记忆装置存储写入比率X:Y，其中X是写入至所述单层单元区的第一数据量且Y是写入至所述多层单元区的第二数据量，其中X与Y不相同；以及
控制器，被配置成从主机接收写入模式及写入数据，基于所述写入模式调整所述写入比率，并根据所述经调整的写入比率将所述写入数据写入至所述单层单元区及所述多层单元区。
22.根据权利要求21所述的存储装置，其特征在于，所述单层单元区的写入速度高于所述多层单元区的写入速度。
23.根据权利要求21所述的存储装置，其特征在于，所述控制器被配置成周期性地估计所述记忆装置还剩下多长的寿命，并产生寿命信息且将所述寿命信息发送至所述主机。
CN201710482651.2A 2016-09-19 2017-06-22 存储装置及其操作方法 Withdrawn CN107845394A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160119560A KR20180031289A (ko) 2016-09-19 2016-09-19 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR10-2016-0119560 2016-09-19

Publications (1)

Publication Number Publication Date
CN107845394A true CN107845394A (zh) 2018-03-27

Family

ID=61620309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710482651.2A Withdrawn CN107845394A (zh) 2016-09-19 2017-06-22 存储装置及其操作方法

Country Status (4)

Country Link
US (1) US20180081594A1 (zh)
KR (1) KR20180031289A (zh)
CN (1) CN107845394A (zh)
TW (1) TW201814528A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108920107A (zh) * 2018-07-13 2018-11-30 深圳忆联信息系统有限公司 筛选冷数据的方法、装置、计算机设备及存储介质
CN109582248A (zh) * 2018-12-14 2019-04-05 深圳市硅格半导体有限公司 闪存数据的写入方法、装置及计算机可读存储介质
CN110442299A (zh) * 2018-05-03 2019-11-12 群联电子股份有限公司 数据写入方法、存储器控制电路单元以及存储器储存装置
CN110569002A (zh) * 2019-09-18 2019-12-13 深圳市得一微电子有限责任公司 一种基于混合模式的闪存设备可变容量装置和方法
CN111562880A (zh) * 2019-02-14 2020-08-21 英韧科技(上海)有限公司 一种数据存储装置、系统及数据写入方法
CN111984186A (zh) * 2019-05-23 2020-11-24 爱思开海力士有限公司 装置及其操作方法
CN112119384A (zh) * 2018-05-07 2020-12-22 苹果公司 用于管理存储设备内的存储器分配以改善相机应用程序的操作的技术
CN112732189A (zh) * 2021-01-07 2021-04-30 Oppo广东移动通信有限公司 数据存储方法、装置、存储介质及电子设备
CN112783424A (zh) * 2019-04-09 2021-05-11 爱思开海力士有限公司 存储装置及其控制方法
CN113138712A (zh) * 2020-01-20 2021-07-20 爱思开海力士有限公司 非易失性存储器装置及包括该非易失性存储器装置的存储器系统
CN114115737A (zh) * 2021-11-23 2022-03-01 合肥兆芯电子有限公司 数据存储分配方法、存储器存储装置及控制电路单元
CN117785071A (zh) * 2024-02-27 2024-03-29 合肥康芯威存储技术有限公司 一种存储器及其性能优化方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10795607B2 (en) * 2017-08-17 2020-10-06 SK Hynix Inc. Memory device, a memory controller, a storage device including the memory device and the memory controller and operating method thereof
US10572388B2 (en) * 2017-08-30 2020-02-25 Micron Technology, Inc. Managed NVM adaptive cache management
US10838644B2 (en) * 2017-12-06 2020-11-17 Western Digital Technologies, Inc. Data storage arrangement partitionable memory and method to accomplish partition
TWI700635B (zh) * 2018-04-26 2020-08-01 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
US11209998B2 (en) 2018-06-11 2021-12-28 Western Digital Technologies, Inc. Adjustment of storage device parameters based on workload characteristics
JP2020035128A (ja) 2018-08-29 2020-03-05 キオクシア株式会社 メモリシステム
CN109491616B (zh) 2018-11-14 2022-05-24 三星（中国）半导体有限公司 数据的存储方法和设备
US10725705B1 (en) * 2019-01-16 2020-07-28 Western Digital Technologies, Inc. System and method for storage system property deviation
CN109992525A (zh) * 2019-04-01 2019-07-09 合肥沛睿微电子股份有限公司 快闪存储器控制器
KR102242957B1 (ko) * 2019-06-03 2021-04-21 주식회사 원세미콘 고속 낸드 메모리 시스템과 고속 낸드 메모리 패키지 디바이스
KR20200142219A (ko) 2019-06-12 2020-12-22 삼성전자주식회사 전자 장치 및 그의 저장 공간 이용 방법
US10908844B2 (en) 2019-06-18 2021-02-02 Western Digital Technologies, Inc. Storage system and method for memory backlog hinting for variable capacity
KR20210045029A (ko) 2019-10-16 2021-04-26 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11416168B2 (en) 2019-11-07 2022-08-16 FADU Inc. Memory controller and storage device including the same
KR102266166B1 (ko) * 2019-11-07 2021-06-17 주식회사 파두 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스
JP2021081883A (ja) * 2019-11-15 2021-05-27 富士通株式会社 メモリバックアップ制御装置、ストレージ制御装置及び制御情報作成プログラム
KR20210121527A (ko) * 2020-03-30 2021-10-08 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20210128780A (ko) * 2020-04-17 2021-10-27 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 저장 장치
TWI791981B (zh) 2020-04-30 2023-02-11 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
US11640262B2 (en) 2020-05-07 2023-05-02 Micron Technology, Inc. Implementing variable number of bits per cell on storage devices
KR20220003837A (ko) * 2020-07-02 2022-01-11 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
TWI738442B (zh) * 2020-07-29 2021-09-01 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
TWI760262B (zh) * 2020-07-29 2022-04-01 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
KR20230010765A (ko) * 2020-08-26 2023-01-19 양쯔 메모리 테크놀로지스 씨오., 엘티디. Nand 플래시 메모리 장치에서의 비파괴 모드 캐시 프로그래밍
US11625297B2 (en) 2020-08-28 2023-04-11 Samsung Electronics Co., Ltd. Storage device and operating method thereof
DE102020123220A1 (de) * 2020-09-04 2022-03-10 Harman Becker Automotive Systems Gmbh Speichersystem, Verfahren zum Betrieb desselben
CN112162695A (zh) * 2020-09-09 2021-01-01 Oppo（重庆）智能科技有限公司 一种数据缓存方法、装置、电子设备及存储介质
US11403032B2 (en) 2020-09-10 2022-08-02 Micron Technology, Inc. Data transfer management within a memory device having multiple memory regions with different memory densities
KR20220069543A (ko) * 2020-11-20 2022-05-27 삼성전자주식회사 스토리지 장치, 스토리지 컨트롤러 및 이를 포함하는 스토리지 시스템
KR20220092021A (ko) 2020-12-24 2022-07-01 삼성전자주식회사 스토리지 컨트롤러 및 이를 포함하는 스토리지 시스템
US11847324B2 (en) 2020-12-31 2023-12-19 Pure Storage, Inc. Optimizing resiliency groups for data regions of a storage system
US11614880B2 (en) * 2020-12-31 2023-03-28 Pure Storage, Inc. Storage system with selectable write paths
US20210232313A1 (en) * 2021-04-15 2021-07-29 Intel Corporation User configurable slc memory size
KR102580946B1 (ko) * 2021-11-09 2023-09-21 삼성전자주식회사 버퍼 메모리의 할당 비율을 제어하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US20230418490A1 (en) * 2022-06-22 2023-12-28 Western Digital Technologies, Inc. Rate Levelling Among Peer Data Storage Devices
US11977739B2 (en) * 2022-09-01 2024-05-07 Western Digital Technologies, Inc. Handling write data burst for improved performance and resource usage
US20240103739A1 (en) * 2022-09-25 2024-03-28 Advanced Micro Devices, Inc. Multi-Level Cell Memory Management

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080031041A1 (en) * 2006-08-07 2008-02-07 Micron Technology, Inc. Non-volatile memory device with both single and multiple level cells
US20080250220A1 (en) * 2007-04-06 2008-10-09 Takafumi Ito Memory system
US20090300269A1 (en) * 2008-05-28 2009-12-03 Radke William H Hybrid memory management
US20160019137A1 (en) * 2014-07-15 2016-01-21 Sandisk Enterprise Ip Llc Methods and Systems for Flash Buffer Sizing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080031041A1 (en) * 2006-08-07 2008-02-07 Micron Technology, Inc. Non-volatile memory device with both single and multiple level cells
US20080250220A1 (en) * 2007-04-06 2008-10-09 Takafumi Ito Memory system
US20090300269A1 (en) * 2008-05-28 2009-12-03 Radke William H Hybrid memory management
US20160019137A1 (en) * 2014-07-15 2016-01-21 Sandisk Enterprise Ip Llc Methods and Systems for Flash Buffer Sizing

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442299A (zh) * 2018-05-03 2019-11-12 群联电子股份有限公司 数据写入方法、存储器控制电路单元以及存储器储存装置
CN110442299B (zh) * 2018-05-03 2022-12-13 群联电子股份有限公司 数据写入方法、存储器控制电路单元以及存储器储存装置
CN112119384A (zh) * 2018-05-07 2020-12-22 苹果公司 用于管理存储设备内的存储器分配以改善相机应用程序的操作的技术
CN108920107A (zh) * 2018-07-13 2018-11-30 深圳忆联信息系统有限公司 筛选冷数据的方法、装置、计算机设备及存储介质
CN109582248A (zh) * 2018-12-14 2019-04-05 深圳市硅格半导体有限公司 闪存数据的写入方法、装置及计算机可读存储介质
CN109582248B (zh) * 2018-12-14 2022-02-22 深圳市硅格半导体有限公司 闪存数据的写入方法、装置及计算机可读存储介质
US11188245B2 (en) 2019-02-14 2021-11-30 Innogrit Technologies Co., Ltd. Data storage device, system, and data writing method
CN111562880A (zh) * 2019-02-14 2020-08-21 英韧科技(上海)有限公司 一种数据存储装置、系统及数据写入方法
CN112783424B (zh) * 2019-04-09 2024-01-16 爱思开海力士有限公司 存储装置及其控制方法
CN112783424A (zh) * 2019-04-09 2021-05-11 爱思开海力士有限公司 存储装置及其控制方法
CN111984186A (zh) * 2019-05-23 2020-11-24 爱思开海力士有限公司 装置及其操作方法
CN110569002B (zh) * 2019-09-18 2022-12-27 得一微电子股份有限公司 一种基于混合模式的闪存设备可变容量装置和方法
CN110569002A (zh) * 2019-09-18 2019-12-13 深圳市得一微电子有限责任公司 一种基于混合模式的闪存设备可变容量装置和方法
CN113138712A (zh) * 2020-01-20 2021-07-20 爱思开海力士有限公司 非易失性存储器装置及包括该非易失性存储器装置的存储器系统
CN112732189A (zh) * 2021-01-07 2021-04-30 Oppo广东移动通信有限公司 数据存储方法、装置、存储介质及电子设备
CN112732189B (zh) * 2021-01-07 2024-05-10 Oppo广东移动通信有限公司 数据存储方法、装置、存储介质及电子设备
CN114115737A (zh) * 2021-11-23 2022-03-01 合肥兆芯电子有限公司 数据存储分配方法、存储器存储装置及控制电路单元
CN114115737B (zh) * 2021-11-23 2024-02-02 合肥兆芯电子有限公司 数据存储分配方法、存储器存储装置及控制电路单元
CN117785071A (zh) * 2024-02-27 2024-03-29 合肥康芯威存储技术有限公司 一种存储器及其性能优化方法
CN117785071B (zh) * 2024-02-27 2024-05-24 合肥康芯威存储技术有限公司 一种存储器及其性能优化方法

Also Published As

Publication number Publication date
TW201814528A (zh) 2018-04-16
US20180081594A1 (en) 2018-03-22
KR20180031289A (ko) 2018-03-28

Similar Documents

Publication Publication Date Title
CN107845394A (zh) 存储装置及其操作方法
TWI498730B (zh) 用於對記憶體進行耗損平均之方法，記憶體控制器及裝置
US11016811B2 (en) Apparatuses and methods to determine timing of operations
DE112011106032B4 (de) Energieeinsparung durch Speicherkanal-Abschaltung
US9542307B2 (en) Shiftable memory defragmentation
CN107003813B (zh) 用于提高固态驱动器的读取性能的方法和装置
US11003356B2 (en) Memory system
US20160224247A1 (en) Memory system, including memory device capable of overwrite operation, and method of operating the memory system
Venkatesan et al. Stag: Spintronic-tape architecture for gpgpu cache hierarchies
CN104798055B (zh) 存储器控制器、数据存储装置和存储器控制方法
TWI494922B (zh) 記憶卡系統中減少頁複製數的寫入與合併方法
CN104899154B (zh) 基于嵌入式系统混合主存的页面管理方法
CN109753234A (zh) 存储器系统及非易失性存储器的控制方法
US10430108B2 (en) Concurrent copying of first and second subsets of pages from media such as SLC NAND to media such as QLC or MLC NAND for completion of copying of data
US20170285954A1 (en) Data storage device and data maintenance method thereof
CN106527652A (zh) 用于控制功耗的系统和方法
CN102346682A (zh) 信息处理装置及信息处理方法
CN108958643A (zh) 数据存储装置及其操作方法
US10719247B2 (en) Information processing device, information processing method, estimation device, estimation method, and computer program product
US11157202B2 (en) Memory management utilizing buffer reset commands
CN107958690A (zh) 数据存储装置及其操作方法
CN102169464B (zh) 一种用于非易失性存储器的缓存方法、装置及智能卡
CN103744783B (zh) 重复数据删除性能测试方法和装置
CN113946283A (zh) 存储器装置的分区命名空间中的部分区存储器单元处置
CN106326135B (zh) 一种平移非易失性存储器nvm的数据的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180327

WW01 Invention patent application withdrawn after publication