CN107844447A - 多通道串行总线高速数据采集处理系统及方法 - Google Patents

多通道串行总线高速数据采集处理系统及方法 Download PDF

Info

Publication number
CN107844447A
CN107844447A CN201710904252.0A CN201710904252A CN107844447A CN 107844447 A CN107844447 A CN 107844447A CN 201710904252 A CN201710904252 A CN 201710904252A CN 107844447 A CN107844447 A CN 107844447A
Authority
CN
China
Prior art keywords
serial bus
data
fpga chip
time
temporal information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710904252.0A
Other languages
English (en)
Other versions
CN107844447B (zh
Inventor
张智勇
郭申
李德润
阎哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Computer Technology and Applications
Original Assignee
Beijing Institute of Computer Technology and Applications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Computer Technology and Applications filed Critical Beijing Institute of Computer Technology and Applications
Priority to CN201710904252.0A priority Critical patent/CN107844447B/zh
Publication of CN107844447A publication Critical patent/CN107844447A/zh
Application granted granted Critical
Publication of CN107844447B publication Critical patent/CN107844447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及一种多通道串行总线高速数据采集处理系统及方法，涉及数据处理技术领域。本发明提出了一种基于微型CPU加FPGA和多种类串行收发器的高速串行通讯采集处理并存储的方案，能够满足电子系统在串行总线高速通讯时数据异常后问题排查分析和串行总线通讯监听存储的需求。

Description

多通道串行总线高速数据采集处理系统及方法
技术领域
本发明涉及数据处理技术领域，具体涉及一种多通道串行总线高速数据采集处理系统及方法。
背景技术
多种类的总线通讯在当今时代被广泛应用，而近年来，在工业和航空航天、汽车领域对通讯总线有了更多需求，尤其是对于总线的可靠性，稳定性有极高的要求。而传统的串行通讯都采用总线方式传输，用校验方式，故障出现时部分总线瘫痪，部分总线丢包，部分总线会错误重发，故障比较隐蔽，所有串行数据采集设备可以用于发现总线连接的设备是否出现问题，在发生问题时，无法直观复现故障当时的实际状况。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何设计一种多通道串行总线高速数据采集处理系统及方法，用来满足电子系统在串行总线高速通讯时数据异常后问题排查分析和串行总线通讯监听存储的需求。
(二)技术方案
为了解决上述技术问题，本发明提供了一种多通道串行总线高速数据采集处理系统，包括ARM处理器、FPGA芯片、SATA存储设备、时间信息获取模块及多个串行总线收发器；
所述时间信息获取模块用于将GPS信号及秒脉冲发送至FPGA芯片；
所述FPGA芯片中包含与串行总线收发器一一对应的串行总线控制器；所述FPGA芯片用于通过各串行总线控制器控制对应的串行总线收发器，对各串行总线收发器进行监听操作，得到串行总线数据；并通过IP软核从时间信息获取模块接收GPS信号，从中提取时间信息，并且用时间信息获取模块所输出的秒脉冲细分时间，使得时间精确度不小于0.01ms，并将细分后的时间存入寄存器内；然后将串行总线数据，和时间信息组合成为FPGA芯片的带时间戳的内部帧格式后放入缓冲器中等待ARM处理器进行读取；
所述ARM处理器用于读取FPGA芯片内缓冲器中的数据帧后，将数据帧加上ARM设备码，存入SATA存储设备中。
优选地，所述时间信息获取模块为GPS或北斗2信号接收模块。
优选地，所述多个串行总线收发器包括4路1553B双冗余控制器和4路CAN2.0控制器。
优选地，所述缓冲器为BAR空间，所述ARM处理器通过PCIE访问FPGA芯片内的BAR空间，将数据帧顺序读出，缓冲进SDRAM内，然后转移至SATA存储设备中。
优选地，所述ARM处理器通过1000BASE-T连接外部上位机，以输出采集的数据帧。
本发明还提供了一种利用所述的系统进行多通道串行总线高速数据采集处理的方法，包括以下步骤：
所述时间信息获取模块将GPS信号及秒脉冲发送至FPGA芯片；
所述FPGA芯片通过各串行总线控制器控制对应的串行总线收发器，对各串行总线收发器进行监听操作，得到串行总线数据；并通过IP软核从时间信息获取模块接收GPS信号，从中提取时间信息，并且用时间信息获取模块所输出的秒脉冲细分时间，使得时间精确度不小于0.01ms，并将细分后的时间存入寄存器内；并将串行总线数据，和时间信息组合成为FPGA芯片的带时间戳的内部帧格式后放入缓冲器中等待ARM处理器进行读取；
所述ARM处理器读取FPGA芯片内缓冲器中的数据帧后，将数据加上ARM设备码，存入SATA存储设备中。
(三)有益效果
本发明提出了一种基于微型CPU加FPGA和多种类串行收发器的高速串行通讯采集处理并存储的方案，可以保证时间被读取时精确的明确来源和发生时间，能够满足电子系统在串行总线高速通讯时数据异常后问题排查分析和串行总线通讯监听存储的需求。
附图说明
图1是本发明的系统原理框图；
图2是对被测件的翻译处理示意图；
图3是FPGA内部帧格式示意图；
图4是存入SATA存储设备的帧格式示意图；
图5是本发明的系统与上位机连接方式示意图之一；
图6是本发明的系统与上位机连接方式示意图之二；
图7是本发明实施例的系统原理框图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
如图1所示，本发明提供了一种多通道串行总线高速数据采集处理系统，包括ARM处理器、FPGA芯片、SATA存储设备(SATA盘或SATA控制器，以及NAND-FLASH阵列)、GPS或北斗2信号接收模块及多个串行总线收发器；
所述GPS或北斗2信号接收模块用于将GPS信号及秒脉冲(作为时间校准和时间戳参考)发送至FPGA芯片；
如图2所示，所述FPGA芯片中包含与串行总线收发器一一对应的串行总线控制器；所述FPGA芯片用于通过各串行总线控制器控制对应的串行总线收发器，对各串行总线收发器进行监听，实现读写操作，得到串行总线数据；并通过IP软核从GPS或北斗2信号接收模块接收GPS信号，从中提取时间信息，并且用GPS或北斗2信号接收模块所输出的秒脉冲细分时间，使得时间精确度不小于0.01ms，并将细分后的时间存入寄存器内；然后将串行总线数据，和时间信息组合成为FPGA芯片的带时间戳的内部帧格式(如图3所示)后放入缓冲器中等待ARM处理器进行读取，缓存空间可以达到512KB；所述缓冲器为BAR空间，所述ARM处理器通过PCIE2.0IP硬核访问FPGA芯片内的BAR空间，将数据帧顺序读出，缓冲进SDRAM内，然后转移至SATA存储设备中。
所述ARM处理器用于读取FPGA芯片内缓冲器中的数据帧后，将数据帧加上ARM设备码，格式如图4所示，存入SATA存储设备中。
所述ARM处理器通过1000BASE-T连接外部上位机，以便以文件的形式输出采集的数据帧。上位机使用专用的应用软件，对接收回来的文件进行数据分析，用人直观的形式将数据解析出来。利用分析软件，对所得的数据进行可以得知具体什么故障，结合数据帧内的时间，可以知道是否有问题发生和问题发生的具体时间。
外部上位机通过千兆网直接连接或通过SWITCH连接ARM处理器，通过FTP和UTP访问设置好IP地址的ARM处理器的存储区域。直接连接见图5，是本发明的多通道串行总线高速数据采集处理系统与上位机连接方法之一，通过SWITCH连接见图6，是本发明的多通道串行总线高速数据采集处理系统与上位机连接方法之二。
本发明还提供了一种利用所述的系统进行多通道串行总线高速数据采集处理的方法，包括以下步骤：
所述时间信息获取模块将GPS信号及秒脉冲发送至FPGA芯片；
所述FPGA芯片通过各串行总线控制器控制对应的串行总线收发器，对各串行总线收发器进行监听操作，得到串行总线数据；并通过IP软核从时间信息获取模块接收GPS信号，从中提取时间信息，并且用时间信息获取模块所输出的秒脉冲细分时间，使得时间精确度不小于0.01ms，并将细分后的时间存入寄存器内；并将串行总线数据，和时间信息组合成为FPGA芯片的带时间戳的内部帧格式后放入缓冲器中等待ARM处理器进行读取；
所述ARM处理器使用Linux操作系统，读取FPGA芯片内缓冲器中的数据帧后，将数据帧加上ARM设备码，存入SATA存储设备中。
本实施例中，所述多个串行总线收发器包括4路1553B双冗余控制器和4路CAN2.0控制器，如图7所示，其中，Xilinx A7系列FPGA连接了4路1553B航空总线收发器，4路CAN2.0汽车总线收发器。FPGA内部集成了4路1553B双冗余控制器、4路CAN2.0控制器作为串行总线控制器。I`MX6Q为ARM处理器，SATA存储设备为64G容量的ESSD。
本发明实现了在使用非实时操作系统Linux的情况下，能将多通道串行总线数据的具体时间和数据同时采集到，误差不大于10ns。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (7)

1.一种多通道串行总线高速数据采集处理系统，其特征在于，包括ARM处理器、FPGA芯片、SATA存储设备、时间信息获取模块及多个串行总线收发器；
所述时间信息获取模块用于将GPS信号及秒脉冲发送至FPGA芯片；
所述FPGA芯片中包含与串行总线收发器一一对应的串行总线控制器；所述FPGA芯片用于通过各串行总线控制器控制对应的串行总线收发器，对各串行总线收发器进行监听操作，得到串行总线数据；并通过IP软核从时间信息获取模块接收GPS信号，从中提取时间信息，并且用时间信息获取模块所输出的秒脉冲细分时间，使得时间精确度不小于0.01ms，并将细分后的时间存入寄存器内；然后将串行总线数据，和时间信息组合成为FPGA芯片的带时间戳的内部帧格式后放入缓冲器中等待ARM处理器进行读取；
所述ARM处理器用于读取FPGA芯片内缓冲器中的数据帧后，将数据帧加上ARM设备码，存入SATA存储设备中。
2.如权利要求1所述的系统，其特征在于，所述时间信息获取模块为GPS或北斗2信号接收模块。
3.如权利要求1所述的系统，其特征在于，所述多个串行总线收发器包括4路1553B双冗余控制器和4路CAN2.0控制器。
4.如权利要求1或2或3所述的系统，其特征在于，所述缓冲器为BAR空间，所述ARM处理器通过PCIE访问FPGA芯片内的BAR空间，将数据帧顺序读出，缓冲进SDRAM内，然后转移至SATA存储设备中。
5.如权利要求1至4中任一项所述的系统，其特征在于，所述ARM处理器通过1000BASE-T连接外部上位机，以输出采集的数据。
6.一种利用权利要求1至5中任一项所述的系统进行多通道串行总线高速数据采集处理的方法，其特征在于，包括以下步骤：
所述时间信息获取模块将GPS信号及秒脉冲发送至FPGA芯片；
所述FPGA芯片通过各串行总线控制器控制对应的串行总线收发器，对各串行总线收发器进行监听操作，得到串行总线数据；并通过IP软核从时间信息获取模块接收GPS信号，从中提取时间信息，并且用时间信息获取模块所输出的秒脉冲细分时间，使得时间精确度不小于0.01ms，并将细分后的时间存入寄存器内；并将串行总线数据，和时间信息组合成为FPGA芯片的带时间戳的内部帧格式后放入缓冲器中等待ARM处理器进行读取；
所述ARM处理器读取FPGA芯片内缓冲器中的数据帧后，将数据帧加上ARM设备码，存入SATA存储设备中。
7.如权利要求6所述的方法，其特征在于，所述数据帧加上ARM设备码之后得到的帧格式为，包括ARM设备码、数据来源表示位、时间日期、采集数据、校验位。
CN201710904252.0A 2017-09-29 2017-09-29 多通道串行总线高速数据采集处理系统及方法 Active CN107844447B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710904252.0A CN107844447B (zh) 2017-09-29 2017-09-29 多通道串行总线高速数据采集处理系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710904252.0A CN107844447B (zh) 2017-09-29 2017-09-29 多通道串行总线高速数据采集处理系统及方法

Publications (2)

Publication Number Publication Date
CN107844447A true CN107844447A (zh) 2018-03-27
CN107844447B CN107844447B (zh) 2019-06-28

Family

ID=61661791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710904252.0A Active CN107844447B (zh) 2017-09-29 2017-09-29 多通道串行总线高速数据采集处理系统及方法

Country Status (1)

Country Link
CN (1) CN107844447B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108563607A (zh) * 2018-04-13 2018-09-21 成都赫尔墨斯科技股份有限公司 一种用于在航电系统中提高通信与处理速度的装置和方法
CN109698824A (zh) * 2019-02-14 2019-04-30 北京计算机技术及应用研究所 一种fc-ae-1553协议转换多协议多通道数据记录系统
CN113568853A (zh) * 2021-06-29 2021-10-29 通号城市轨道交通技术有限公司 数据采集装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854279A (zh) * 2009-04-01 2010-10-06 中国科学院空间科学与应用研究中心 一种适用于小卫星控制器局域网的数据采集及通信系统
CN203133272U (zh) * 2013-03-22 2013-08-14 武汉大学 一种基于cpci总线的高频地波雷达同步装置
US20160335101A1 (en) * 2015-05-11 2016-11-17 Dspace Digital Signal Processing And Control Engineering Gmbh Method for configuring an interface unit of a computer system
CN107135200A (zh) * 2017-03-29 2017-09-05 中国航空无线电电子研究所 基于fpga的高速串行总线数据发送方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854279A (zh) * 2009-04-01 2010-10-06 中国科学院空间科学与应用研究中心 一种适用于小卫星控制器局域网的数据采集及通信系统
CN203133272U (zh) * 2013-03-22 2013-08-14 武汉大学 一种基于cpci总线的高频地波雷达同步装置
US20160335101A1 (en) * 2015-05-11 2016-11-17 Dspace Digital Signal Processing And Control Engineering Gmbh Method for configuring an interface unit of a computer system
CN107135200A (zh) * 2017-03-29 2017-09-05 中国航空无线电电子研究所 基于fpga的高速串行总线数据发送方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHE JINHUI，JIANG FENG，XUE MANLING等: "One dynamic configurable channel algorithm for CAN bus communication", 《2011 INTERNATIONAL CONFERENCE ON MECHATRONIC SCIENCE, ELECTRIC ENGINEERING AND COMPUTER (MEC) ON IEEE》 *
何焱，李睿: "基于FPGA的ARINC429总线嵌入式接口板的设计与实现", 《计算机测量与控制》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108563607A (zh) * 2018-04-13 2018-09-21 成都赫尔墨斯科技股份有限公司 一种用于在航电系统中提高通信与处理速度的装置和方法
CN109698824A (zh) * 2019-02-14 2019-04-30 北京计算机技术及应用研究所 一种fc-ae-1553协议转换多协议多通道数据记录系统
CN113568853A (zh) * 2021-06-29 2021-10-29 通号城市轨道交通技术有限公司 数据采集装置

Also Published As

Publication number Publication date
CN107844447B (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
US10845830B2 (en) Intelligent control system and control method for detector, and pet device
CN102917069B (zh) 与设备无关性的医疗信息采集中间件装置及其设计方法
CN107844447A (zh) 多通道串行总线高速数据采集处理系统及方法
CN102710409B (zh) 一种安全隔离的时间同步装置
CN102420719B (zh) 一种测试PCIe总线带宽的装置和方法
CN111258504B (zh) 一种基于sata接口固态硬盘的存储控制系统
CN104408009A (zh) 一种多通道的干扰信号采集与处理验证系统及其方法
CN101887401A (zh) 高速数据实时采集存储设备
CN107168644A (zh) 基于sfp光纤接口的高速大容量宽带i/q数据记录仪
CN104408008A (zh) 一种多通道的干扰信号采集与处理验证的方法
CN102185748A (zh) 温湿度感联网系统
CN104361143A (zh) 一种便携式数据采集卡及其方法
US9396145B1 (en) In-chip bus tracer
CN104780123B (zh) 一种网络包收发处理装置及其设计方法
CN105045532B (zh) 动态可重构总线监听系统的三级缓冲存储装置与方法
CN103853680A (zh) 总线信号监测装置及方法
CN106468733A (zh) 一种特高压雷电侵入波的监测系统及其监测方法
CN105242603B (zh) 一种具有usb otg接口的电力采集终端及其调试升级方法
CN107479579A (zh) 一种两轴四框架光电稳定平台的限位检测方法及系统
CN108318028A (zh) 一种导航系统核心处理电路设计方法
CN104536923B (zh) 一种多通道的干扰信号采集与处理验证系统
CN111649843A (zh) 一种防疫体温日常监测系统
CN109620193A (zh) 血压监测单元以及系统
CN205365638U (zh) 信号智能采集器
CN102523198B (zh) 一种多路数据采集卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant