CN113568853A - 数据采集装置 - Google Patents

数据采集装置 Download PDF

Info

Publication number
CN113568853A
CN113568853A CN202110728665.4A CN202110728665A CN113568853A CN 113568853 A CN113568853 A CN 113568853A CN 202110728665 A CN202110728665 A CN 202110728665A CN 113568853 A CN113568853 A CN 113568853A
Authority
CN
China
Prior art keywords
data
bus
core
acquisition device
axi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110728665.4A
Other languages
English (en)
Inventor
朱波
刘龙
曾重阳
武昊
刘鲁鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRSC Urban Rail Transit Technology Co Ltd
Original Assignee
CRSC Urban Rail Transit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CRSC Urban Rail Transit Technology Co Ltd filed Critical CRSC Urban Rail Transit Technology Co Ltd
Priority to CN202110728665.4A priority Critical patent/CN113568853A/zh
Publication of CN113568853A publication Critical patent/CN113568853A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Abstract

本发明提供一种数据采集装置，其中装置包括：FPGA单元，包括MicroBlaze软核和AXI CAN IP核，用于获取CAN总线数据；所述AXI CAN IP核的数量是基于所述CAN总线数据的通道数量确定的；处理器单元，与所述FPGA单元连接，用于对所述CAN总线数据进行处理，确定所述CAN总线数据的处理结果。本发明提供的数据采集装置，采用软件结构代替硬件控制器，能够适应大量数据的接入需求，同时由于不增加硬件控制器，节约了硬件电路的布局空间，减少了硬件电路的潜在故障点。

Description

数据采集装置
技术领域
本发明涉及轨道交通技术领域，尤其涉及一种数据采集装置。
背景技术
在轨道交通系统中，需要对轨道及周围环境进行实时检测，因此需要部署大量的检测设备，这些检测设备一般采用的通信接口方式为CAN，并通过专线连接至监控中心的各个监控设备。这种方式极大地浪费了线路资源，也不易于设备的统一管理。
现有技术中，为了更方便地通过CAN总线采集数据，通常通过硬件扩展的方式来得到多个CAN总线输入接口。例如，通过在硬件电路中增加多个MCP2515控制器扩展CAN总线输入接口。该方法存在的不足是，通过硬件扩展的方式得到的输入接口是极其有限并且固定不变，无法适应大量数据的接入需求；此外，由于增加控制器，使得硬件电路布局空间紧张，潜在故障点增加。
发明内容
本发明提供一种数据采集装置，用于解决现有的数据采集装置无法适应大量数据的接入需求并且潜在故障点较多的技术问题。
本发明提供一种数据采集装置，包括：
FPGA单元，包括MicroBlaze软核和AXI CAN IP核，用于获取CAN总线数据；所述AXICAN IP核的数量是基于所述CAN总线数据的通道数量确定的；
处理器单元，与所述FPGA单元连接，用于对所述CAN总线数据进行处理，确定所述CAN总线数据的处理结果。
根据本发明提供的数据采集装置，所述AXI CAN IP核与所述MicroBlaze软核通过AXI总线连接。
根据本发明提供的数据采集装置，所述AXI CAN IP核的数量上限值是基于AXI总线确定的。
根据本发明提供的数据采集装置，所述FPGA单元还包括：
双口RAM，与所述MicroBlaze软核连接，用于储存所述CAN总线数据；
通信IP核，一端与所述双口RAM连接，另一端与所述处理器单元连接，用于控制所述CAN总线数据传输。
根据本发明提供的数据采集装置，所述FPGA单元还包括：
时钟模块，与所述MicroBlaze软核连接，用于对所述FPGA单元的输入时钟进行倍频与分频，确定所述MicroBlaze软核的工作时钟。
根据本发明提供的数据采集装置，所述FPGA单元还包括：
调试模块，与所述MicroBlaze软核连接，用于对所述MicroBlaze软核中的运行程序进行调试。
根据本发明提供的数据采集装置，所述FPGA单元与所述处理器单元通过GPMC总线连接。
根据本发明提供的数据采集装置，所述CAN总线数据的处理结果为Linux文件系统格式。
根据本发明提供的数据采集装置，所述数据采集装置还包括：
存储单元，与所述处理器单元连接，用于存储所述CAN总线数据的处理结果。
根据本发明提供的数据采集装置，所述数据采集装置还包括：
接口单元，与所述处理器单元连接，用于传输所述CAN总线数据的处理结果。
本发明提供的数据采集装置，包括相互连接的FPGA单元和处理器单元，FPGA单元包括MicroBlaze软核和AXI CAN IP核，用于获取CAN总线数据，处理器单元确定CAN总线数据的处理结果，AXI CAN IP核的数量是基于CAN总线数据的通道数量确定的，采用软件结构代替硬件控制器，能够根据数据的采集需求设置CAN总线输入接口，能够适应大量数据的接入需求，同时，由于不增加硬件控制器，节约了硬件电路的布局空间，减少了硬件电路的潜在故障点。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的数据采集装置的结构示意图；
图2为本发明提供的32路CAN信号采集存储装置的结构示意图；
图3为本发明提供的XC7A35T FPGA的结构示意图。
附图标记：
100：数据采集装置； 110：FPGA单元；
120：处理器单元； 111：MicroBlaze软核；
112：AXI CAN IP核； 130：存储单元；
140：接口单元。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明提供的数据采集装置的结构示意图，如图1所示，数据采集装置100包括：
FPGA单元110，包括MicroBlaze软核111和AXI CAN IP核112，用于获取CAN总线数据；AXI CAN IP核112的数量是基于CAN总线数据的通道数量确定的；
处理器单元120，与FPGA单元110连接，用于对CAN总线数据进行处理，确定CAN总线数据的处理结果。
具体地，IP核(Intellectual Property core，知识产权核)是一段具有特定电路功能的硬件描述语言程序，该程序与集成电路工艺无关，可以移植到不同的半导体工艺中去生产集成电路芯片。IP内核可以在不同的硬件描述级实现，由此产生了两类IP内核：软核和硬核。
软核是用VHDL等硬件描述语言描述的功能块，但是并不涉及用具体电路元件实现这些功能。软核通常是以硬件描述语言HDL源文件的形式出现，应用开发过程与普通的HDL设计也十分相似，只是所需的开发硬软件环境比较昂贵。软核的设计周期短，设计投入少。由于不涉及物理实现，为后续设计留有很大的发挥空间，增大了IP核的灵活性和适应性。其主要缺点是在一定程度上使后续工序无法适应整体设计，从而需要一定程度的软核修正，在性能上也不可能获得全面的优化。
硬核提供设计阶段最终阶段产品。以经过完全的布局布线的网表形式提供，这种硬核既具有可预见性，同时还可以针对特定工艺进行功耗和尺寸上的优化。硬核缺乏灵活性而可移植性差。
大多数应用于FPGA的IP核均为软核，软核有助于用户调节参数并增强可复用性。软核通常以加密形式提供，这样实际的寄存器转换级电路对用户是不可见的，但布局和布线灵活。在这些加密的软核中，如果对内核进行了参数化，那么用户就可通过头文件或图形用户接口方便地对参数进行操作。对于对时序要求严格的内核，可预先布线特定信号或分配特定的布线资源，以满足时序要求。
MicroBlaze软核是基于FPGA的微处理器IP核，和其它外设IP核一起，可以完成可编程系统芯片的设计。MicroBlaze软核采用RISC架构和哈佛结构的32位指令和数据总线，可以全速执行存储在片上存储器和外部存储器中的程序，并访问其数据。所有的指令字长都是32位，有3个操作数和2种寻址模式。指令按功能划分有逻辑运算、算术运算、分支、存储器读/写和特殊指令等。指令执行的流水线是并行流水线，它分为3级流水：取指、译码和执行。
AXI CAN IP核是支持AXI协议的能够用于传输CAN总线数据的IP核。
本发明实施例中的数据采集装置100包括相互连接的FPGA单元110和处理器单元120。FPGA单元110为现场可编程逻辑门阵列(Field Programmable Gate Array)，可以包括一个MicroBlaze软核111和多个AXI CAN IP核112。将FPGA单元110与外部CAN总线连接，运行MicroBlaze软核111和AXI CAN IP核112，可以将外部CAN总线中传输的CAN总线数据采集到FPGA单元110中的存储器中。
其中，AXI CAN IP核112的数量是可以根据CAN总线数据的通道数量进行配置的。例如，当数据采集装置100用于采集32路CAN总线数据时，可以将AXI CAN IP核112的数量配置为32；当数据采集装置100用于采集64路CAN总线数据时，可以将AXI CAN IP核112的数量配置为64。
处理器单元120，用于对CAN总线数据进行处理，确定CAN总线数据的处理结果。例如，处理器单元120可以对CAN总线数据进行格式整理，将获取的多路CAN总线数据以文件形式存储，方便数据拷贝和传输。
本发明实施例提供的数据采集装置，包括相互连接的FPGA单元和处理器单元，FPGA单元包括MicroBlaze软核和AXI CAN IP核，用于获取CAN总线数据，处理器单元确定CAN总线数据的处理结果，AXI CAN IP核的数量是基于CAN总线数据的通道数量确定的，采用软件结构代替硬件控制器，能够根据数据的采集需求设置CAN总线输入接口，能够适应大量数据的接入需求，同时，由于不增加硬件控制器，节约了硬件电路的布局空间，减少了硬件电路的潜在故障点。
基于上述实施例，AXI CAN IP核112与MicroBlaze软核111通过AXI总线连接。
具体地，多个AXI CAN IP核112可以通过AXI总线接入MicroBlaze软核。
AXI(Advanced eXtensible Interface)是一种总线协议，该协议是AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。其地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中只需要首地址，同时分离读写数据通道、并支持超前传输访问和乱序访问，并更加容易进行时序收敛。AXI是AMBA中一个新的高性能协议。AXI技术丰富了现有的AMBA标准内容，满足超高性能和复杂的片上系统设计的需求。
基于上述任一实施例，AXI CAN IP核112的数量上限值是基于AXI总线确定的。
具体地，为了保证CAN总线数据的传输效率，需要对AXI CAN IP核112设置数量上限值，使得AXI CAN IP核112的数量不超过AXI总线的承载范围。可以根据AXI总线来确定AXI CAN IP核112的数量上限值。
基于上述任一实施例，FPGA单元还包括：
双口RAM，与MicroBlaze软核111连接，用于存储CAN总线数据；
通信IP核，一端与双口RAM连接，另一端与处理器单元120连接，用于控制CAN总线数据传输。
具体地，RAM(Random Access Memory，随机存取存储器)是与CPU直接交换数据的内部存储器。它可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。
双口RAM是在一个SRAM(Static Random-Access Memory，静态随机存取存储器)上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问。
本发明实施例中设置一个双口RAM，与MicroBlaze软核111连接，用来存储CAN总线数据。双口RAM中存储的CAN总线数据将被传输至处理器单元120中。
CAN总线数据传输的过程是由通信IP核实现的。通信IP核的一端与双口RAM连接，另一端与处理器单元120连接。
基于上述任一实施例，FPGA单元110还包括：
时钟模块，与MicroBlaze软核连接，用于对FPGA单元的输入时钟进行倍频与分频，确定MicroBlaze软核的工作时钟。
具体地，倍频，全称是倍频系数。CPU的核心工作频率与外频之间存在着一个比值关系，这个比值就是倍频系数，简称倍频。在许多电子设备中，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需的各种频率成分。
在本发明实施例提供的FPGA单元110，可以设置时钟模块，对FPGA单元的输入时钟进行倍频和/或分频，确定MicroBlaze软核的工作时钟。
基于上述任一实施例，FPGA单元110还包括：
调试模块，与MicroBlaze软核连接，用于对MicroBlaze软核中的运行程序进行调试。
具体地，可以在FPGA单元110中设置调试模块，用来对MicroBlaze软核中的运行程序进行调试。
例如，JTAG仿真器也称为JTAG调试器，是通过芯片的JTAG边界扫描口进行调试的设备。将调试模块的接口与JTAG仿真器连接，从而实现对MicroBlaze软核中的运行程序进行调试。
基于上述任一实施例，FPGA单元110与处理器单元120通过GPMC总线连接。
具体地，GPMC(General-Purpose Memory Controller，通用存储器控制器)，用于连接外部存储器件。按照所控制的存储器类型，存储器一般分为两种：专用存储器控制器和通用存储器控制器。通过IP核重用的方式，通用存储器可以适用于不同要求的高性能SOC(System On a Chip)系统，从而减少系统开发时间，节省成本。
基于上述任一实施例，CAN总线数据的处理结果为Linux文件系统格式。
具体地，在Linux操作系统里有Ext2、Ext3、Linux swap和VFAT四种格式。
其中，Ext2是Linux系统中标准的文件系统。这是Linux中使用最多的一种文件系统，它是专门为Linux设计的，拥有极快的速度和极小的CPU占用率。Ext2既可以用于标准的块设备(如硬盘)，也被应用在软盘等移动存储设备上。
Ext3是Ext2的下一代，也就是保有Ext2的格式之下再加上日志功能。Ext3是一种日志式文件系统,最大的特点是：它会将整个磁盘的写入动作完整的记录在磁盘的某个区域上，以便有需要时回溯追踪。当在某个过程中断时，系统可以根据这些记录直接回溯并重整被中断的部分，重整速度相当快。该分区格式被广泛应用在Linux系统中。
Linux swap是Linux中一种专门用于交换分区的swap文件系统。Linux是使用这一整个分区作为交换空间。一般这个swap格式的交换分区是主内存的2倍。在内存不够时，Linux会将部分数据写到交换分区上。
VFAT为长文件名系统，是与Windows系统兼容的Linux文件系统，支持长文件名，可以作为Windows与Linux交换文件的分区。
基于上述任一实施例，数据采集装置100还包括：
存储单元130，与处理器单元120连接，用于存储CAN总线数据的处理结果。
具体地，存储单元130为外部存储介质，例如SD卡等，用于存储CAN总线数据的处理结果。例如，CAN总线数据的处理结果处理后，以Ext2文件格式保存。此时，可以将该Ext2文件存储在SD卡中，用来对CAN总线数据进行备份，防止数据丢失。
基于上述任一实施例，数据采集装置100还包括：
接口单元140，与处理器单元120连接，用于传输CAN总线数据的处理结果。
具体地，接口单元140与处理器单元120连接，用于向外部控制系统传输CAN总线数据的处理结果。
在轨道交通系统中，需要对轨道及周围环境进行实时检测，因此需要部署大量的检测设备，这些检测设备一般采用的通信接口方式为CAN，一般嵌入式处理器可以流畅运行Linux系统，依托Linux系统中强大的文件系统，可以对数据进行存储与管理，但嵌入式处理器的CAN接口数量有限，一般为1～4个，很难实现多路的CAN接口。
本发明实施例应用XC7A35T FPGA硬件和MicroBlaze软核嵌入处理器技术结合AXICAN IP核，可以实现多路CAN通信接口的采集。结合两种技术的优势，开发出一种32路CAN信号采集并存储的设备。
基于上述任一实施例，图2为本发明提供的32路CAN信号采集存储装置的结构示意图，如图2所示，该装置由XILINX FPGA XC7A35T部分、AM5718 Sitara ARM应用处理器部分、存储器部分、USB3.0接口部分、CAN通信接口部分组成。
Linux操作系统在AM5718 Sitara ARM应用处理器中运行，AM5718 Sitara ARM应用处理器和XC7A35T之间通过GPMC总线进行数据传输。
XC7A35T FPGA负责32路CAN通信信号的采集，在此FPGA中运行MicroBlaze软核+AXI CAN IP核，将CAN通信信号采集到缓存中，利用GPMC总线XC7A35T将采集到的数据传输给AM5718，AM5718将数据以文件形式存储到SD卡。
AM5718自带USB3.0接口，可以使用USB3.0的U盘进行数据拷贝，数据传输速率可达100MB每秒。
图3为本发明提供的XC7A35T FPGA的结构示意图，如图3所示，XC7A35T将CAN通信接口扩展到了32路。在XC7A35T中使用MicroBlaze软核嵌入处理器技术，利用FPGA内部通用资源和AXI CAN IP核，实现可编程片上系统(SOPC)的设计。
该部分由MicroBlaze软核、调试模块、时钟模块、内存、AXI总线内部连接器、AXICAN IP核、双口RAM和自定义IP核(BRAM Read)组成。
其中MicroBlaze软核支持70多个配置选项，有32个3位通用寄存器以及2个32位特殊寄存器(PC指针寄存器和MSR状态标志寄存器)。
调试模块用于JTAG仿真器的连接与调试。
时钟模块可对输入时钟进行倍频与分频，给MicroBlaze软核提供合适的工作时钟。
内存用于对MicroBlaze软核运行时提供存储空间。
AXI总线内部连接器用于实现带有AXI协议接口的IP核接入MicroBlaze软核。
AXI CAN IP核用于实现CAN通信接口。
双口RAM用于MicroBlaze软核与外部处理器进行数据交互。
自定义IP核是自定义的IP核，实现了GPMC总线与双口RAM的数据读写。
Linux操作系统将独立的文件系统组合成了一个层次化的树形结构，并且由一个单独的实体代表这一文件系统。Linux将新的文件系统通过一个称为“挂装”或“挂上”的操作将其挂装到某个目录上，从而让不同的文件系统结合成为一个整体。Linux操作系统的一个重要特点是它支持许多不同类型的文件系统。Linux中最普遍使用的文件系统是Ext2，也能够支持FAT、VFAT、FAT32、MINIX等不同类型的文件系统，从而可以方便地和其它操作系统交换数据。由于Linux支持许多不同的文件系统，并且将它们组织成了一个统一的虚拟文件系统。在本装置中使用Ext2文件系统。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干命令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种数据采集装置，其特征在于，包括：
FPGA单元，包括MicroBlaze软核和AXI CAN IP核，用于获取CAN总线数据；所述AXI CANIP核的数量是基于所述CAN总线数据的通道数量确定的；
处理器单元，与所述FPGA单元连接，用于对所述CAN总线数据进行处理，确定所述CAN总线数据的处理结果。
2.根据权利要求1所述的数据采集装置，其特征在于，所述AXI CAN IP核与所述MicroBlaze软核通过AXI总线连接。
3.根据权利要求1所述的数据采集装置，其特征在于，所述AXI CAN IP核的数量上限值是基于AXI总线确定的。
4.根据权利要求1所述的数据采集装置，其特征在于，所述FPGA单元还包括：
双口RAM，与所述MicroBlaze软核连接，用于储存所述CAN总线数据；
通信IP核，一端与所述双口RAM连接，另一端与所述处理器单元连接，用于控制所述CAN总线数据传输。
5.根据权利要求1所述的数据采集装置，其特征在于，所述FPGA单元还包括：
时钟模块，与所述MicroBlaze软核连接，用于对所述FPGA单元的输入时钟进行倍频与分频，确定所述MicroBlaze软核的工作时钟。
6.根据权利要求1所述的数据采集装置，其特征在于，所述FPGA单元还包括：
调试模块，与所述MicroBlaze软核连接，用于对所述MicroBlaze软核中的运行程序进行调试。
7.根据权利要求1所述的数据采集装置，其特征在于，所述FPGA单元与所述处理器单元通过GPMC总线连接。
8.根据权利要求1至7任一项所述的数据采集装置，其特征在于，所述CAN总线数据的处理结果为Linux文件系统格式。
9.根据权利要求1至7任一项所述的数据采集装置，其特征在于，所述数据采集装置还包括：
存储单元，与所述处理器单元连接，用于存储所述CAN总线数据的处理结果。
10.根据权利要求1至7任一项所述的数据采集装置，其特征在于，所述数据采集装置还包括：
接口单元，与所述处理器单元连接，用于传输所述CAN总线数据的处理结果。
CN202110728665.4A 2021-06-29 2021-06-29 数据采集装置 Pending CN113568853A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110728665.4A CN113568853A (zh) 2021-06-29 2021-06-29 数据采集装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110728665.4A CN113568853A (zh) 2021-06-29 2021-06-29 数据采集装置

Publications (1)

Publication Number Publication Date
CN113568853A true CN113568853A (zh) 2021-10-29

Family

ID=78163033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110728665.4A Pending CN113568853A (zh) 2021-06-29 2021-06-29 数据采集装置

Country Status (1)

Country Link
CN (1) CN113568853A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341946B1 (ko) * 2012-12-12 2013-12-16 현대로템 주식회사 다중통신 적용차량의 데이터 획득장치
CN103941619A (zh) * 2014-04-16 2014-07-23 南京国电南自美卓控制系统有限公司 一种基于fpga可重构的微机保护的开发平台
CN107168181A (zh) * 2017-06-26 2017-09-15 南方电网科学研究院有限责任公司 一种基于fpga的数据采集系统
CN107844447A (zh) * 2017-09-29 2018-03-27 北京计算机技术及应用研究所 多通道串行总线高速数据采集处理系统及方法
WO2019047575A1 (zh) * 2017-09-05 2019-03-14 百度在线网络技术（北京）有限公司 基于fpga的数据采集卡、数据采集系统及数据采集方法
CN208656793U (zh) * 2018-05-02 2019-03-26 山东浪潮人工智能研究院有限公司 基于Microblaze核的CAN交换模块和系统
CN212181459U (zh) * 2020-06-19 2020-12-18 苏州华兴源创科技股份有限公司 Fpga升级系统
CN112162506A (zh) * 2020-09-11 2021-01-01 通号城市轨道交通技术有限公司 一种列车仿真系统和平台
CN112433966A (zh) * 2020-11-15 2021-03-02 中国航空工业集团公司洛阳电光设备研究所 一种基于Windows平台的多接口架构及实现方法
CN112667320A (zh) * 2021-01-14 2021-04-16 中国电子科技集团公司第五十八研究所 一种基于MicroBlaze的FPGA及DSP远程加载系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341946B1 (ko) * 2012-12-12 2013-12-16 현대로템 주식회사 다중통신 적용차량의 데이터 획득장치
CN103941619A (zh) * 2014-04-16 2014-07-23 南京国电南自美卓控制系统有限公司 一种基于fpga可重构的微机保护的开发平台
CN107168181A (zh) * 2017-06-26 2017-09-15 南方电网科学研究院有限责任公司 一种基于fpga的数据采集系统
WO2019047575A1 (zh) * 2017-09-05 2019-03-14 百度在线网络技术（北京）有限公司 基于fpga的数据采集卡、数据采集系统及数据采集方法
CN107844447A (zh) * 2017-09-29 2018-03-27 北京计算机技术及应用研究所 多通道串行总线高速数据采集处理系统及方法
CN208656793U (zh) * 2018-05-02 2019-03-26 山东浪潮人工智能研究院有限公司 基于Microblaze核的CAN交换模块和系统
CN212181459U (zh) * 2020-06-19 2020-12-18 苏州华兴源创科技股份有限公司 Fpga升级系统
CN112162506A (zh) * 2020-09-11 2021-01-01 通号城市轨道交通技术有限公司 一种列车仿真系统和平台
CN112433966A (zh) * 2020-11-15 2021-03-02 中国航空工业集团公司洛阳电光设备研究所 一种基于Windows平台的多接口架构及实现方法
CN112667320A (zh) * 2021-01-14 2021-04-16 中国电子科技集团公司第五十八研究所 一种基于MicroBlaze的FPGA及DSP远程加载系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张孟新;: "基于FPGA的工业以太网的实现", 电脑知识与技术, no. 07, pages 69 - 70 *

Similar Documents

Publication Publication Date Title
US10318468B2 (en) FPGA-based interface signal remapping method
Karam et al. Trends in multicore DSP platforms
US7805638B2 (en) Multi-frequency debug network for a multiprocessor array
US10180850B1 (en) Emulating applications that use hardware acceleration
US9977758B1 (en) Device profiling for tuning OpenCL applications on programmable integrated circuits
EP2546757B1 (en) Flexible flash commands
JP2013025795A (ja) フラッシュデバイスのためのフラッシュコントローラハードウェアアーキテクチャ
JPH02287635A (ja) マイクロコンピュータ，マイクロプロセッサおよびコア・プロセッサ集積回路用デバッグ周辺装置
US10678976B2 (en) Generic protocol analyzer for circuit design verification
CN115146568B (zh) 一种基于uvm的芯片验证系统及验证方法
EP0942373B1 (en) Adapter device with a local memory and method for processor emulation
WO2016126774A1 (en) System and method for generating cross-core breakpoints in a multi-core microcontroller
CN111209247A (zh) 一种集成电路计算设备及计算处理系统
CN105335548A (zh) 一种用于ice的mcu仿真方法
US20080046228A1 (en) Emulation System
US10664637B2 (en) Testbench restoration based on capture and replay
EP1113281A2 (en) A method and apparatus for circuit emulation
Panic et al. A system-on-chip implementation of the IEEE 802.11 a MAC layer
Mendon et al. A high performance, open source SATA2 core
CN114746853A (zh) 存储器与分布式计算阵列之间的数据传输
CN113568853A (zh) 数据采集装置
US20090132747A1 (en) Structure for universal peripheral processor system for soc environments on an integrated circuit
CN202795364U (zh) 一种动态可重构的测试测量仪
US9075639B1 (en) Systems and methods for handling interrupts during software design simulation
Willmann et al. Spinach: A Liberty-based simulator for programmable network interface architectures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination